本发明提供一种GOA电路，该GOA电路包括m个级联的GOA单元，第n级GOA单元包括：第一电位控制模块，接入第n‑1级扫描信号、第一时钟信号以及第三时钟信号；第二电位控制模块，接入所述第三时钟信号，所述第二电位控制模块分别与第一节点和第二节点连接；第一上拉模块，接入第二时钟信号，所述第一上拉模块分别与所述第二节点和所述第一节点连接；下拉控制模块，接入所述第二时钟信号，所述第一下拉控制模块分别与所述第二节点和第三节点连接；上拉控制模块，分别与所述第一节点和所述第三节点连接；第二上拉模块，分别与所述第三节点和输出端连接。本发明的GOA电路，能够简化制程工艺，降低生产成本。
1.一种GOA电路，其特征在于，包括m个级联的GOA单元，第n级GOA单元包括：第一电位控制模块，接入第n-1级扫描信号、第一时钟信号以及第三时钟信号；
第二电位控制模块，接入所述第三时钟信号，所述第二电位控制模块分别与第一节点和第二节点连接；
第一上拉模块，接入第二时钟信号，所述第一上拉模块分别与所述第二节点和所述第一节点连接；
下拉控制模块，接入所述第二时钟信号，所述下拉控制模块分别与所述第二节点和第三节点连接；
上拉控制模块，分别与所述第一节点和所述第三节点连接；
存储电容，其一端与所述第二节点连接，所述存储电容的另一端与所述下拉控制模块连接，其中m≥n≥1；
所述第一电位控制模块还接入高电位信号，所述第二电位控制模块还接入低电位信号和所述高电位信号，所述第一上拉模块还接入所述高电位信号，所述上拉控制模块还接入所述高电位信号，所述第二上拉模块还接入所述高电位信号，所述下拉模块还接入所述第二时钟信号以及所述低电位信号。
2.根据权利要求1所述的GOA电路，其特征在于，所述第一电位控制模块包括第一薄膜晶体管和第二薄膜晶体管；
所述第一薄膜晶体管的栅极接入所述第一时钟信号，所述第一薄膜晶体管的源极接入所述第n-1级扫描信号；
所述第二薄膜晶体管的栅极接入所述第三时钟信号，所述第二薄膜晶体管的源极接入所述高电位信号，所述第二薄膜晶体管的漏极和所述第一薄膜晶体管的漏极均与所述第一节点连接。
3.根据权利要求1所述的GOA电路，其特征在于，所述第二电位控制模块包括第三薄膜晶体管和第四薄膜晶体管；
所述第三薄膜晶体管的栅极与所述第一节点连接，所述第三薄膜晶体管的源极接入所述高电位信号；
所述第四薄膜晶体管的栅极接入所述第三时钟信号，所述第四薄膜晶体管的源极接入所述低电位信号，所述第三薄膜晶体管的漏极和所述第四薄膜晶体管的漏极均与所述第二节点连接。
4.根据权利要求1所述的GOA电路，其特征在于，所述第一上拉模块包括第五薄膜晶体管以及第六薄膜晶体管；
所述第五薄膜晶体管的栅极与所述第二节点连接，所述第五薄膜晶体管的源极接入所述高电位信号；
所述第六薄膜晶体管的栅极接入所述第二时钟信号，所述第六薄膜晶体管的源极与所述第五薄膜晶体管的漏极连接，所述第六薄膜晶体管的漏极与所述第一节点连接。
5.根据权利要求1所述的GOA电路，其特征在于，所述下拉控制模块包括第七薄膜晶体管以及第八薄膜晶体管；
所述第七薄膜晶体管的栅极与所述第二节点连接，所述第七薄膜晶体管的源极与所述第二时钟信号连接；
所述第八薄膜晶体管的栅极与所述第二时钟信号连接，所述第八薄膜晶体管的源极与所述第七薄膜晶体管的漏极连接，所述第八薄膜晶体管的漏极与所述第三节点连接。
6.根据权利要求5所述的GOA电路，其特征在于，所述存储电容的一端与所述第二节点连接，所述存储电容的另一端与所述第八薄膜晶体管的源极连接。
7.根据权利要求1所述的GOA电路，其特征在于，所述上拉控制模块包括第九薄膜晶体管；
所述第九薄膜晶体管的栅极与所述第一节点连接，所述第九薄膜晶体管的源极接入所述高电位信号，所述第九薄膜晶体管的漏极与所述第三节点连接。
8.根据权利要求1所述的GOA电路，其特征在于，所述第二上拉模块包括第十薄膜晶体管；
所述第十薄膜晶体管的栅极与所述第三节点连接，所述第十薄膜晶体管的源极接入所述高电位信号，所述第十薄膜晶体管的漏极与所述输出端连接。
9.根据权利要求8所述的GOA电路，其特征在于，所述第二上拉模块还包括第二电容，所述第二电容的一端与所述第十薄膜晶体管的栅极连接，所述第二电容的另一端与所述第十薄膜晶体管的源极连接。
10.根据权利要求1所述的GOA电路，其特征在于，所述下拉模块包括第十一薄膜晶体管；
所述第十一薄膜晶体管的栅极与所述第一节点连接，所述第十一薄膜晶体管的源极接入所述低电位信号，所述第十一薄膜晶体管的漏极与所述输出端连接。
一种GOA电路
【技术领域】
[0001] 本发明涉及显示技术领域，特别是涉及一种GOA电路。【背景技术】
[0002] 目前显示面板(比如有源矩阵有机发光二极体面板(AMOLED，Active-matrix organic light-emitting diode)的扫描线的驱动是由外接集成电路来实现的，外接集成
电路可以控制各级行扫描线的逐级开启，而采用GOA(Gate Driver on Array)方法，可以将
行扫描驱动电路集成在显示面板基板上，能够减少外接芯片的数量，从而降低了显示面板
的生产成本，并且能够实现显示装置的窄边框化。
[0003] 然而，现有的GOA电路的结构较复杂，且需要较多的薄膜晶体管，因此导致制程工艺比较复杂，增大了生产成本。
[0004] 因此，有必要提供一种GOA电路，以解决现有技术所存在的问题。【发明内容】
[0005] 本发明的目的在于提供一种GOA电路，能够简化制程工艺，降低生产成本。
[0006] 为解决上述技术问题，本发明提供一种GOA电路，其m个级联的GOA单元，第n级GOA单元包括：
[0007] 第一电位控制模块，接入第n-1级扫描信号、第一时钟信号以及第三时钟信号；
[0008] 第二电位控制模块，接入所述第三时钟信号，所述第二电位控制模块分别与第一节点和第二节点连接；
[0009] 第一上拉模块，接入第二时钟信号，所述第一上拉模块分别与所述第二节点和所述第一节点连接；
[0010] 下拉控制模块，接入所述第二时钟信号，所述第一下拉控制模块分别与所述第二节点和第三节点连接；
[0011] 上拉控制模块，分别与所述第一节点和所述第三节点连接；
[0012] 第二上拉模块，分别与所述第三节点和输出端连接；
[0013] 下拉模块，分别与所述第一节点和输出端连接；
[0014] 存储电容，其一端与所述第二节点连接，所述存储电容的另一端与所述下拉控制模块连接，其中m≥n≥1。
[0015] 本发明的GOA电路，通过对现有的GOA电路进行改进，由于采用较少的薄膜晶体管便实现了扫描信号的输出，因此节省了薄膜晶体管的数量，还简化了GOA电路的结构，从而
降低了生产成本。
【附图说明】
[0016] 图1为本发明GOA电路的结构示意图；
[0017] 图2为本发明GOA电路的时序图；
[0018] 图3为本发明GOA电路的仿真图。【具体实施方式】
[0019] 以下各实施例的说明是参考附加的图式，用以例示本发明可用以实施的特定实施例。本发明所提到的方向用语，例如「上」、「下」、「前」、「后」、「左」、「右」、「内」、「外」、「侧面」等，仅是参考附加图式的方向。因此，使用的方向用语是用以说明及理解本发明，而非用以
限制本发明。在图中，结构相似的单元是以相同标号表示。
[0020] 如图1所示，本发明的GOA电路包括m个级联的GOA单元，第n级GOA单元包括第一电位控制模块100、第二电位控制模块200、第一上拉模块300、下拉控制模块400、上拉控制模
块500、第二上拉模块700、下拉模块600、存储电容C2，其中m≥n≥1。
[0021] 第一电位控制模块100接入第n-1级扫描信号(IN)、第一时钟信号CK1以及第三时钟信号CK3；比如用于根据第n-1级扫描信号(IN)、第一时钟信号CK1以及第三时钟信号CK3
控制所述第一节点A点的电位。
[0022] 第二电位控制模块200接入所述第三时钟信号CK3，所述第二电位控制模块200分别与所述第一节点A点和第二节点B点连接，比如用于根据所述第一节点A点的电位和所述
第三时钟信号CK3控制所述第二节点B点的电位。
[0023] 第一上拉模块300接入第二时钟信号CK2，所述第一上拉模块300分别与所述第二节点B点和所述第一节点A点连接。
[0024] 下拉控制模块400接入所述第二时钟信号CK2，所述第一下拉控制模块分别与所述第二节点B点和第三节点C点连接。
[0025] 上拉控制模块500分别与所述第一节点A点和所述第三节点C点连接。
[0026] 第二上拉模块700分别与所述第三节点C点和输出端连接；比如用于上拉输出端(用于输出OUT信号)的电位。
[0027] 下拉模块600分别与所述第一节点A点和输出端连接；用于下拉所述输出端的电位。
[0028] 存储电容C2的一端与所述第二节点B点连接，另一端与所述下拉控制模块400连接。
[0029] 其中所述第一电位控制模块100包括第一薄膜晶体管T1和第二薄膜晶体管T2；
[0030] 所述第一薄膜晶体管T1的栅极接入第一时钟信号CK1，所述第一薄膜晶体管T1的源极接入第n-1级扫描信号IN。
[0031] 所述第二薄膜晶体管T2的栅极接入第三时钟信号CK3，所述第二薄膜晶体管T2的源极接入高电位信号VGH，所述第二薄膜晶体管T2的漏极、所述第一薄膜晶体管T1的漏极均
与所述第一节点A点连接。
[0032] 所述第二电位控制模块200包括第三薄膜晶体管T3和第四薄膜晶体管T4；
[0033] 所述第三薄膜晶体管T3的栅极与所述第一节点A点连接，所述第三薄膜晶体管T3的源极接入高电位信号VGH。
[0034] 所述第四薄膜晶体管T4的栅极接入第三时钟信号CK3，所述第四薄膜晶体管T4的源极接入低电位信号，所述第三薄膜晶体管的漏极T3、所述第四薄膜晶体管T4的漏极均与
所述第二节点连接。
[0035] 所述第一上拉模块300包括第五薄膜晶体管T5以及第六薄膜晶体管T6；
[0036] 所述第五薄膜晶体管T5的栅极与所述第二节点B点连接，所述第五薄膜晶体管T5的源极接入高电位信号VGH。
[0037] 所述第六薄膜晶体管T6的栅极接入所述第二时钟信号CK2，所述第六薄膜晶体管T6的源极与所述第五薄膜晶体管T5的漏极连接，所述第六薄膜晶体管T6的漏极与所述第一
节点A点连接。
[0038] 所述下拉控制模块400包括第七薄膜晶体管T7以及第八薄膜晶体管T8；
[0039] 所述第七薄膜晶体管T7的栅极与所述第二节点B点连接，所述第七薄膜晶体管T7的源极与所述第二时钟信号CK2连接。
[0040] 所述第八薄膜晶体管T8的栅极与所述第二时钟信号CK2连接，所述第八薄膜晶体管T8的源极与所述第七薄膜晶体管T7的漏极连接，所述第八薄膜晶体管T8的漏极与所述第
三节点C点连接。
[0041] 所述存储电容C2的一端与所述第二节点B点连接，所述第一电容C2的另一端与所述第八薄膜晶体管T8的源极连接。
[0042] 所述上拉控制模块500包括第九薄膜晶体管T9；所述第九薄膜晶体管T9的栅极与所述第一节点A点连接，所述第九薄膜晶体管T9的源极接入高电位信号VGH，所述第九薄膜
晶体管T9的漏极与所述第三节点C点连接。
[0043] 所述第二上拉模块700包括第十薄膜晶体管T10；所述第十薄膜晶体管T10的栅极与所述第三节点C点连接，所述第十薄膜晶体管T10的源极接入高电位信号VGH，所述第十薄
膜晶体管T10的漏极与输出端连接。
[0044] 所述第二上拉模块700还包括第二电容C3，所述第二电容C3的一端与所述第十薄膜晶体管T10的栅极连接，所述第二电容C3的另一端与所述第十薄膜晶体管T10的源极连
接。
[0045] 所述下拉模块600包括第十一薄膜晶体管T11；所述第十一薄膜晶体管T11的栅极与所述第一节点A点连接，所述第十一薄膜晶体管T11的源极接入低电位信号VGL，所述第十
一薄膜晶体管T11的漏极与所述输出端连接。
[0046] 所述下拉模块还包括第三电容C1，所述第三电容C1的一端与所述第十一薄膜晶体管T11的栅极连接，所述第三电容C1的一端接入第二时钟信号CK2。
[0047] 如图2所示，CK1、CK2、CK3分别为第一时钟信号、第二时钟信号以及第三时钟信号，IN为第n-1级扫描信号，OUT为本级扫描信号，也即输出端输出的信号。
[0048] 其中第一薄膜晶体管至第十一薄膜晶体管都为PMOS管，也即P型MOS管。
[0049] 电路工作前，先输入低电平的CK3，使得第二节点B点的电位为低电平。
[0050] 如图2和3所示，t1时段(也即第一阶段)：CK1为低电平，CK2、CK3、IN均为高电平，此时，T1、T5、T7打开，其他PMOS管关闭，输出端(OUT)保持之前的低电平状态。
[0051] t2时段(也即第二阶段)：CK2为低电平、CK1、CK3、IN均为高电平，此时，T5、T6、T7、T8、T10打开，其他PMOS管关闭，输出端输出高电平。
[0052] t3时段(也即第三阶段)：CK3为低电平，CK1、CK2、IN为高电平，此时，T2、T4、T5、T7打开，其他PMOS管关闭，输出端保持高电平。
[0053] t4时段：CK1为低电平、CK2、CK3、IN为高电平，GOA重复阶第一阶段的过程，输出端保持之前的状态，输出高电平。
[0054] t5时段：CK2为低电平、CK1、CK3、IN为高电平，GOA重复阶第二阶段的过程，输出端输出高电平；
[0055] t6时段：CK3为低电平，CK1、CK2、IN为高电平，GOA重复第三阶段的过程，输出端输出高电平；
[0056] t7时段：CK1、IN为低电平，CK2、CK3为高电平，此时，T1、T3、T9、T11打开，输出端输出低电平.
[0057] t8时段：CK2、IN为低电平、CK1、CK3为高电平，此时，T3、T6、T8、T9、T11打开，其他PMOS管关闭，输出端输出低电平；
[0058] t9时段：CK3、IN为低电平，CK1、CK2为高电平，此时，T2、T4、T5、T7打开，其他PMOS管关闭，OUT端保持低电平。后续阶段重复t7到t9时段，输出端持续输出低电平。
[0059] 从图3的仿真图可以看出，本发明的GOA电路采用较为简单的结构，也能够输出扫描信号，满足实际驱动需求。其中OUT1至OUT3分别代表第1至3级GOA单元的扫描信号。
[0060] 本发明的GOA电路，通过对现有的GOA电路进行改进，由于采用较少的薄膜晶体管便实现了扫描信号的输出，因此节省了薄膜晶体管的数量，此外还简化了GOA电路的结构，
从而降低了生产成本。
[0061] 在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示意性实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不一定指的是相同的实施例或示例。而且描述的具体特征、结构、材料或者特点
可以在任何的一个或多个实施例或示例中以合适的方式结合。
[0062] 尽管已经示出和描述了本发明的实施例，本领域的普通技术人员可以理解：在不脱离本发明的原理和宗旨的情况下可以对这些实施例进行多种变化、修改、替换和变型，本
发明的范围由权利要求及其等同物限定。
