一种直接数字相位处理的线性比相方法

摘要

本发明公开了一种直接数字相位处理的线性比相方法，无需使用频率变换辅助电路，但又避免了通常正弦信号波形对于相位处理的非线性失真。利用了频率信号相位变化的周期性以及其波形特征，按照正弦信号的线性段占比相满周期全相位变化范围的比例，选择时钟信号是比对信号对应频率的n倍。这样就能保证连续在一起的n个时钟信号中总有一个工作在信号的线性段。该方法的相位分辨率能够优于ps量级甚至更高，比相和测量频率的响应时间可以从信号的载频周期开始，且长期一直覆盖到天以上，可实现ns量级取样时间的频率稳定度测量以及控制等。该方法适用于任意频率标称值信号之间的数字化相位测量与比对，而且许多性能优于国际普遍认可的双混时差DMTD。

权利要求

1.一种单A/D采样数字相位处理的线性比相方法，其特征在于，选择时钟信号是被测信号对应频率的n倍，这样保证连续在一起的n个时钟信号中总有一个工作在被测正弦信号的线性段，具体包括以下步骤：①将比对信号作为被测信号保持原来的频率和波形；

②将参考信号通过倍频器，频率扩大为被测信号频率标称值的n倍，倍频后的n个参考信号作为A/D转换器采样的时钟信号，n为正数；

③FPGA控制A/D转换器对被测信号进行采样，并且把采集到的线性区的电压数据送入单片机MCU；

④单片机MCU将接收到的电压数据转换为被测信号与参考信号的相位差值，并通过相位差变化计算被测信号的频率和频率稳定度。

2.根据权利要求1所述的一种单A/D采样数字相位处理的线性比相方法，其特征在于，时钟信号频率是被测信号频率n倍时，每连续在一起的n个时钟信号中总有一个出现在被测信号的线性区，并且是周期性地在线性区变化，一个时钟信号由于两个信号之间的相位变化而移动出线性区时，与其相邻的另一个时钟信号会自动进入线性区域，而且相邻两个时钟信号的间隔等于时钟信号的周期，即时钟信号周期性的替换是一个相位比对的满周期；

其中n越大，线性区越窄、线性度越好。

3.一种双A/D采样数字相位处理的线性比相方法，其特征在于，两个A/D转换器共用一个高频率的时钟信号，其频率值等于被测信号和参考信号频率的公倍数值，具体包括以下步骤：①将被测信号输入一个A/D转换器；

②选取与被测信号频率标称值相同的参考信号输入另一个A/D转换器；

③选取被测信号和参考信号的公倍数频率分别作为两个A/D转换器的采样时钟信号；

④FPGA控制两个A/D转换器分别对各自输入的信号进行采样，并且把采集到线性区的电压数据作为有效采样值送入单片机MCU；

⑤单片机MCU将接收到的电压数据转换为被测信号与参考信号之间的相位差，并通过相位差变化计算被测信号的频率和频率稳定度。

4.根据权利要求3所述的一种双A/D采样数字相位处理的线性比相方法，其特征在于，步骤⑤中相位差值的计算方法为：在相同的时钟下采集到的两个有效采样值的差为被测信号和参考信号的相位差值，而在采集的有效采样值的时钟不同时，则要在相位差值的基础上增加对应时钟周期的相应倍数值。

说明书

一种直接数字相位处理的线性比相方法

技术领域

[0001] 本发明属于无线电测量领域以及精密时间频率测量和控制，特别是一种直接数字相位处理的线性比相方法。

背景技术

[0002] 直接数字相位处理的线性比相方法是用于频标比对，相位变化检测的高精度测量方法。目前，已有技术在解决相位比对问题时采用门电路或集成电路触发器对两个比对信号直接鉴相，如美国HpK34－59991A比相仪，这种方案存在着线性度差、调整不便和在高频下比相时有“死区”及非线性现象的缺陷。美国3.986，113专利采用双混频器幅相检波的方案，虽说对线性度和“死区”有所改善，但仍存在着比相器的测量精度与频率标称值相关和低频比相精度低以及辅助公共振荡器频率在不同比相频率值时必须作不同的更改的不足。模拟方式的线性相位比对仪器在漂移和相位分辨率方面仍有不足之处，尤其是针对复杂的频率信号间其相位差变化难以恢复出被测量信号的实际相位变化的情况。

[0003] 目前国际上公认最好的双混频器时差测量方法(DMTD)，无论是模拟的还是数字的DMTD方法确实具有很高的测量分辨率。但是这种方法采用了差拍的方法，在误差被倍增的同时大大降低了时差测量的视在比对频率，这样也就降低了测量更短取样时间频率稳定度的短期和瞬态能力。例如，DMTD方法通过双混频的方法引入了测量的倍增效果，同时又降低了测量频率，如从原来比对的10MHz频率经过混频常常被降到几百Hz。这样在终端的比对中就只能测量长于ms时间的频率稳定度。而且DMTD方法存在时间滞后问题。DMTD方法包含混频、滤波、放大、计数等环节，其处理的实时性受到很大的影响。并且DMTD及其他方法虽然具有很高的分辨率，但是设备复杂、造价高，在控制中应用受到限制。

[0004] 综上，现阶段方法的缺陷或不足主要包括：

[0005] 1、测量响应时间慢、短期比对时间只能达到ms级；

[0006] 2、相噪、长期漂移较大，长期稳定度不足；

[0007] 3、设备复杂，造价高，应用受到限制；

发明内容

[0008] 本发明所要解决的技术问题是提出一种直接数字相位处理的线性比相技术，利用ADC采集信号线性区作为检相区间，实现高分辨率的相位比对和处理。

[0009] 为了实现上述目的，本发明采用如下技术方案予以解决：

[0010] 一种单A/D采样数字相位处理的线性比相方法，选择时钟信号是被测信号对应频率的n倍，这样保证连续在一起的n个时钟信号中总有一个工作在信号的线性段，具体包括以下步骤：

[0011] ①将一路比对信号作为被测信号保持原来的频率和波形；

[0012] ②将另一路参考信号通过倍频器，频率扩大为被测信号频率标称值的n倍，每一个被测信号周期中有倍频后的n个参考信号作为A/D转换器采样的时钟信号，n为正数；

[0013] ④FPGA控制A/D转换器对被测信号进行采样，并且把采集到的线性区的电压数据送入单片机MCU；

[0014] ⑤单片机MCU将接收到的电压数据转换为两个信号的相位差值，并通过相位差变化计算被测信号的频率和频率稳定度等。

[0015] 时钟信号频率是被测信号频率n倍时，每连续在一起的n个时钟信号中总有一个出现在被测信号的线性区，并且是周期性地在线性区变化，一个时钟信号由于两个信号之间的相位变化而移动出线性区时，与其相邻的另一个时钟信号会自动进入线性区域，而且相邻2个时钟信号的间隔等于时钟信号的周期，即时钟信号周期性的替换是一个相位比对的满周期；其中n越大，线性区越窄、线性度越好。

[0016] 一种双A/D采样数字相位处理的线性比相方法，两个A/D转换器共用一个高频率的时钟信号，其频率值等于被测信号和参考信号频率的公倍数值，具体包括以下步骤：

[0017] ①将一路被测信号输入一个A/D转换器；

[0018] ②选取与被测信号频率标称值相同的参考信号输入另一个A/D转换器；

[0019] ③选取被测信号和参考信号的公倍数频率分别作为两个A/D转换器的采样时钟信号；

[0020] ④FPGA控制两个A/D转换器分别对各自输入的信号进行采样，并且把采集到线性区的电压数据作为有效采样值送入单片机MCU；

[0021] ⑤单片机MCU将接收到的电压数据分别转换为被测信号与参考信号间的相位差值，并通过相位差值的变化计算被测信号的频率稳定度。

[0022] 其中，步骤⑤中相位差值的计算方法为：在相同的时钟下采集到的两个有效采样值的差为被测信号和参考信号的相位差值，而在采集的有效采样值的时钟不同时，则要在相位差值的基础上增加对应时钟周期的相应倍数值。

[0023] 本发明的优点如下：

[0024] 1、该方法硬件结构简单，成本低，分辨率高。相位分辨率能够优于ps量级甚至更高，直接采集线性区的相位数据，避免了通常正弦信号波形对于相位处理的线性失真，无频率变换电路、处理直接，能大幅度的降低漂移和线路噪声。

[0025] 2、在实际的比相中，如果时钟信号倍频到100MHz或者更高，这样得到的相位比对的满周期是10ns。而A/D转换的满度值是对应于这个10ns，所以在16位A/D转换的情况下，能够得到接近于1×10-13的分辨率。

[0026] 3、比相和测量频率的响应时间可以从信号的载频周期开始，且长期一直覆盖到天以上，可实现ns量级取样时间的频率稳定度测量以及控制等。

[0027] 4、本发明不仅仅是用于线性相位测量，还可以用于相位噪声测量中相位信息的获取以及频率和相位控制中。

附图说明

[0028] 图1是本发明采用单A/D的设备构成图；

[0029] 图2是本发明使用单A/D采样的波形图；

[0030] 图3是本发明采用双A/D的设备构成图；

[0031] 图4是本发明使用双A/D采样的波形图；

[0032] 图5是本发明复杂频率信号之间的数字相位取样；

[0033] 图6是本发明线性相位比对的比对曲线和时钟的对应性；

[0034] 图7是本发明自校实验结果；

[0035] 图8是本发明方法的应用方向。

具体实施方式

[0036] 下面结合附图和实施例，对本发明作进一步说明。

[0037] 本发明给出了两种方案，一种是采用单A/D数字化采样，另一种是采用双A/D数字化采样。当使用单A/D电路时，一路信号作为被测是保持了原来的频率和波形，另一路信号通过倍频器后作为时钟则保持了更加密集的、频率成n倍的采样率，采样时钟信号的各个取样值之间也保证了固定的时间间隔或者相位差变化。对于正弦信号来说，通过对信号的正确调理，使得其具有标准和稳定的波形和幅度，并且间隔性地采样。

[0038] 先参阅图1，图1是采用单A/D的设备构成图，被测信号与参考信号两个比对信号既可以是简单频率关系，又可以是复杂频率关系，其具体实施步骤如下：

[0039] ①被测信号1a作为被测保持原来的频率和波形；

[0040] ②将参考信号3a通过倍频器4a，频率扩大为被测信号频率标称值的n倍，每一个被测信号周期中有倍频后的n个参考信号作为A/D转换器2a采样的时钟信号；

[0041] ③FPGA 5a控制A/D转换器2a对被测信号进行采样，并且把采集到的线性区的电压数据送入单片机MCU 6a；

[0042] ④单片机MCU 6a将接收到的电压数据转换为两个信号的相位差值；

[0043]

[0044]

[0045]

[0046] ΔTn＝φn+1-φn

[0047] Δf和τ是平均频率偏差以及度量的平均时间，ΔT是在平均时间τ内的相位差的变化量，V0为参考信号的振幅，ε(t)为幅度方向的偏差值，f0为标称频率， 为相位的偏差值，t代表时刻，φ代表角度。然后在此基础上计算频率稳定度：

[0048]

[0049] 其中，m为采样次数。

[0050] 图2是采用单A/D、n＝10(时钟信号100Mhz、被测信号10Mhz)时的采样波形图，从图中可以看出：每连续在一起的10个时钟信号中总有一个出现在被测信号的线性区，并且是周期性地在这个线性区变化。一旦这个时钟信号由于两个信号之间的相位变化而移动出这个线性区时，与其相邻的另一个时钟信号会自动进入这个线性区域，而且由于这2个时钟信号的间隔恰好等于10ns，即是100MHz比对信号的周期，也就是这种时钟信号的周期性的替换也恰恰是一个个的相位比对的满周期的完成。

[0051] 为了更加方便的保证比对信号和时钟之间的关系而不用倍频等处理的方法，采用了2个A/D转换器。

[0052] 图3是采用双A/D的设备构成图，被测信号1b与参考信号2b两个比对信号频率标称值相同。其具体实施步骤如下：

[0053] ①将被测信号1b输入一个A/D转换器4b；

[0054] ②选取与被测信号频率标称值相同的参考信号2b输入另一个A/D转换器5b；

[0055] ③选取被测信号和参考信号的公倍数频率分别作为两个A/D转换器的采样时钟信号3b；

[0056] ④FPGA 6b控制两个A/D转换器分别对各自输入的信号进行采样，并且把采集到线性区的电压数据作为有效采样值送入单片机MCU 7b；

[0057] ⑤单片机MCU 7b将接收到的电压数据分别转换为被测信号与参考信号的相位差值：

[0058]

[0059]

[0060]

[0061] 这里，ΔTfxn、ΔTfon和ΔTn分别代表用时钟信号对被测信号的相位差取值、用时钟信号对参考信号的相位差取值，以及被测信号和参考信号间的相位差。

[0062] 并计算频率稳定度：

[0063]

[0064] 参考信号与被测信号频率标称值相同，无需使用倍频线路，测量的频率稳定度会更好。它们共用一个高频率的时钟信号，其频率值等于2个比对信号频率的倍数值。这个时钟信号同时对2个比对信号进行采样，仍然是采集到0度附近的线性区的数据是有效采样值。因为比对信号间的相位差变化，2个有效采样值的获得并不一定是在相同的时钟下。在相同的时钟下采集到的2个有效采样值的差就是这2个比对信号间的相位差值。而在采集的有效采样值的时钟不同时，则要在差值的基础上再增加对应时钟周期的相应倍数值。

[0065] 非线性校正在这种典型的线性相位比对方法中是必须考虑的，尤其是有效采集区占被测信号的满周期的比例较大的时候。当一个时钟信号完成一次有效的采集后，下一个时钟信号会再对这个线性区进行采集，依次进行下去，直到完成一个满周期的测量。在一个最小公倍数周期内不会出现完全相同的采样值，所以将一个满周期内的全部有效采集点按大小排列可以得到一条明显的线性相位比对曲线，如图4所示，当选取的线性段范围较大时，在边缘处可能会得到偏离的曲线，这时需要对数据进行修正处理。

[0066] 时钟是被测信号频率倍数情况下的相位比对，以及频率关系复杂情况下的相位比对，在数字化的时钟切换时虽然时钟已经不是时钟群中原来的时钟序列的时钟组采样得到相位差数据，而是相邻或者按照被测信号的电压值相邻的另一个时钟序列的时钟组来采样得到相位差数据。这种固定的时钟序列的时钟组的切换，对于时钟是被测信号频率倍数时相邻的另一个时钟序列的时钟组的采样，在时间关系上就会有一个时钟周期的变化，而采集的相位数据也就会有一个时钟周期的增加或者减少。由于这样的相位比对是以时钟周期作为相位比对的满周期(0度到360度，或者反过来)，所以下一个比相周期的开始恰恰也就是上一个比相周期的结束，对于周期性相位比对0度和360度是等同的，保证了相位的连续性。

[0067] 而对于A/D来说，A/D动态范围和A/D精确度通常指相同的内容。动态范围被定义为系统可测量到的最小和最大信号的比例。A/D分辨率由数字化输入信号时所使用的比特数16
决定。对于16位器件，总电压范围被表示为2 65536个独立的数字值或输出代码。因此，系统可以测量的绝对最小电平表示为1比特，或A/D电压范围的1/65536。对于16位A/D分辨率，由于出现内部或外部误差源，实际的精确度可能远小于分辨率。16位A/D包括216＝65536个步骤或转换，且最低有效位LSB＝VREF/65536＝3.3V/65536＝50.35μV。对于理想的A/D，所有代码都具有1LSB的相同宽度。如果A/D的最大信号值为2.5V，那么意味着总共有49652次转换2.5V/1LSB。对于这种情况，将有65536-49652＝15884次转换未被使用。这反应了转换后的信号精确度损失或ENOB损失0.4位。如果A/D参考VREF和A/D最大信号电平之间的差异增加，那么ENOB损失或精确度损失将加剧。例如，如果A/D最大信号电平为1.2V且VREF＝3.3V，那么ENOB损失将为1.5位。因此A/D动态范围一定要匹配最大信号振幅，以获得最高精确度。

[0068] 图5是复杂频率信号之间的数字相位取样，在Tmin中信号间的相位变化虽然是非连续性的，但是我们如果按照单调性重新整理后，数字化采集得到的相位差的变化、步进量是固定的ΔT。这种情况就和以Tmin为差拍值的接近频率值信号间的比对类似。因此，可以对于最小公倍数周期内所有电压采集数据的排列状况的取样及其变化，确定实际的相位差值。我们要取值的是从被测量信号0到360度的线性区，只是在0度附近仅仅占了不到满周期的
10％的很有限的线性区电压–相位差数据，如第四个周期的接近过0点，以及第七个周期的接近于周期结束的位置。这几个取样点都是工作在被测信号的线性段，即要选取的有效值点。

[0069] 在按照时钟周期在特定的线性段处理器中设定了固定的满周期的始、末位置。按照被测信号的周期为间隔，落在这个特定的线性段区中的时钟采集的电压–相位差值是有效相位差值。一旦该时钟出了这个特定的线性段区，其前或者其后的相邻另一个时钟信号恰好落在了这个区域。出、进这个特定的线性段区的时钟发生的替代位置是不同的，这就相对于0到360度的相位比对，一个时钟从0度出区域，另一个时钟则从360度进入，也可能反过来。这种数据的采集适合于长期和短期指标的测量。图6是这个工作的说明，需要注意的是，两个比对信号是简单频率关系时，测得有效相位时的比对时钟是连续的；当其是复杂频率关系时，时钟是不连续的。

[0070] 图7是10MHz8607自校的频率稳定度-曲线。从图中可以看出，系统本底噪声为3.93×10-13/s，可以满足大多数原子频标及晶体振荡器的测量要求。

[0071] 本发明方法还可以进一步应用在被测信号的相位变化、频率、频率稳定度、相位噪声的测量以及数字化的锁相环、模块化的频率–相位控制器件和系统等方面。图8是其应用方向的说明。数字化的相位比对不仅仅是用于频率稳定度测量，其更多的是用于相位噪声测量以及频率和相位控制。和目前最高精度的测量技术相比，这种方法虽然并不能够完全连续的测量和控制任意频率的相位及频率等，但是其毕竟能够把各种最常用的频率点的信号的相位及频率高精度地测量，而且测量更加的简单、方便。