位线驱动器装置

摘要

一种位线驱动器装置，包括半导体衬底和设置在半导体衬底中的至少一个隔离结构。通过所述至少一个隔离结构在半导体衬底中限定有源区。每个有源区在第一方向上延伸，并且有源区中的两个在第二方向上彼此相邻地设置。每个有源区包括第一部分、第二部分和第三部分。第三部分在第一方向上设置在第一部分和第二部分之间。第三部分的宽度小于第一部分的宽度和第二部分的宽度。第三部分可以相应地增大两个相邻有源区之间的距离。

权利要求

1.一种位线驱动器装置，包括：

半导体衬底；以及

至少一个隔离结构，所述至少一个隔离结构设置在所述半导体衬底中，以便在所述半导体衬底中限定有源区，其中，每个所述有源区在第一方向上延伸，两个所述有源区在第二方向上彼此相邻地设置并通过所述至少一个隔离结构彼此分离，并且每个所述有源区包括：第一部分和第二部分；以及

第三部分，所述第三部分在所述第一方向上设置在所述第一部分和所述第二部分之间，其中，在所述第二方向上所述第三部分的宽度小于所述第一部分的宽度和所述第二部分的宽度。

2.根据权利要求1所述的位线驱动器装置，其中，所述第一部分的宽度等于所述第二部分的宽度。

3.根据权利要求1所述的位线驱动器装置，其中，所述第二方向上的所述第三部分之间的距离大于所述第二方向上的所述第一部分之间的距离和所述第二方向上的所述第二部分之间的距离。

4.根据权利要求3所述的位线驱动器装置，其中，所述第二方向上的所述第一部分之间的距离等于所述第二方向上的所述第二部分之间的距离。

5.根据权利要求1所述的位线驱动器装置，其中，所述第二方向上的所述第三部分之间的间距等于所述第二方向上的所述第一部分之间的间距和所述第二方向上的所述第二部分之间的间距。

6.根据权利要求1所述的位线驱动器装置，还包括：

栅极结构，所述栅极结构设置在所述半导体衬底上，其中，所述栅极结构在所述第二方向上延伸，并且所述栅极结构部分地与每个所述有源区重叠。

7.根据权利要求6所述的位线驱动器装置，其中，所述栅极结构在所述半导体衬底的厚度方向上部分地与所述第二部分重叠。

8.根据权利要求6所述的位线驱动器装置，其中，所述栅极结构在所述半导体衬底的厚度方向上部分地与所述第三部分重叠。

9.根据权利要求6所述的位线驱动器装置，其中，所述栅极结构在所述半导体衬底的厚度方向上不与所述第一部分重叠。

10.根据权利要求6所述的位线驱动器装置，还包括：

漏极区，所述漏极区设置在所述有源区中，其中，每个所述漏极区的至少一部分设置在所述第一部分中的一个中；以及源极区，所述源极区设置在所述有源区中，其中，每个所述源极区的至少一部分设置在所述第二部分中的一个中，其中，设置在相同的有源区中的所述漏极区和所述源极区在所述第一方向上设置在所述栅极结构的两个相对侧处。

11.根据权利要求10所述的位线驱动器装置，其中，每个所述漏极区还设置在所述第三部分中。

12.根据权利要求11所述的位线驱动器装置，其中，每个所述漏极区在所述第二方向上的最小长度等于每个所述第三部分的宽度。

13.根据权利要求11所述的位线驱动器装置，其中，每个所述漏极区在所述第二方向上的最大长度等于每个所述第一部分的宽度。

14.根据权利要求11所述的位线驱动器装置，其中，每个所述漏极区在所述第一方向上的长度大于每个所述源极区在所述第一方向上的长度。

15.根据权利要求10所述的位线驱动器装置，其中，每个所述源极区在所述第一方向上的长度等于每个所述第一部分在所述第一方向上的长度。

16.根据权利要求10所述的位线驱动器装置，其中，每个所述源极区在所述第二方向上的长度等于每个所述第一部分在所述第二方向上的长度。

17.根据权利要求10所述的位线驱动器装置，其中，每个所述源极区还设置在所述第三部分中。

18.根据权利要求17所述的位线驱动器装置，其中，每个所述源极区在所述第二方向上的最小长度等于每个所述第三部分的宽度。

19.根据权利要求10所述的位线驱动器装置，其中，每个所述源极区在所述第二方向上的最大长度等于每个所述漏极区在所述第二方向上的最大长度。

20.根据权利要求1所述的位线驱动器装置，其中，所述第一方向和所述第二方向垂直于所述半导体衬底的厚度方向。

说明书

位线驱动器装置

技术领域

[0001] 本公开内容涉及一种位线驱动器装置，更具体而言，涉及一种包括多个有源区的位线驱动器装置。

背景技术

[0002] 通过改进工艺技术、电路设计、编程算法和制造工艺，将平面存储单元缩放到更小的尺寸。然而，随着存储单元的特征尺寸接近下限，平面工艺和制造技术变得具有挑战性且成本高。结果，平面存储单元的存储密度接近上限。

[0003] 3D存储器架构可以解决平面存储单元中的密度限制。3D存储器架构包括存储器阵列和用于控制进出存储器阵列的信号的外围装置。随着3D存储器架构中的存储单元密度增大，外围装置中的部件的尺寸必须相对变小，尤其是当存储器阵列和外围装置形成在同一晶圆上并且用于外围装置的面积(area)有限时。当外围装置的尺寸缩小时会产生许多问题，并且必须解决这些问题以开发具有更高储存容量的3D存储设备。

发明内容

[0004] 在本公开内容中提供了一种位线(BL)驱动器装置。每个有源区被修改为具有宽度较小的部分，用于增加两个相邻有源区之间的距离并改善位线驱动器装置的电性能。

[0005] 根据本公开内容的实施例，提供了一种位线驱动器装置。位线驱动器装置包括半导体衬底和设置在半导体衬底中的至少一个隔离结构。通过至少一个隔离结构在半导体衬底中限定有源区。每个有源区在第一方向上延伸(elongate)，并且有源区中的两个在第二方向上彼此相邻地设置。每个有源区包括第一部分、第二部分和第三部分。第三部分在第一方向上设置在第一部分和第二部分之间。第三部分的宽度小于第一部分的宽度和第二部分的宽度。

[0006] 在一些实施例中，第一部分的宽度等于第二部分的宽度。

[0007] 在一些实施例中，第二方向上的第三部分之间的距离大于第二方向上的第一部分之间的距离和第二方向上的第二部分之间的距离。

[0008] 在一些实施例中，第二方向上的第一部分之间的距离等于第二方向上的第二部分之间的距离。

[0009] 在一些实施例中，第二方向上的第三部分之间的间距等于第二方向上的第一部分之间的间距和第二方向上的第二部分之间的间距。

[0010] 在一些实施例中，位线驱动器装置还包括设置在半导体衬底上的栅极结构。栅极结构在第二方向上延伸，并且栅极结构部分地与每个有源区重叠。

[0011] 在一些实施例中，栅极结构在半导体衬底的厚度方向上与第二部分部分地重叠。

[0012] 在一些实施例中，栅极结构在半导体衬底的厚度方向上与第三部分部分地重叠。

[0013] 在一些实施例中，栅极结构在半导体衬底的厚度方向上不与第一部分重叠。

[0014] 在一些实施例中，位线驱动器装置还包括漏极区和源极区。漏极区和源极区设置在有源区中。每个漏极区的至少一部分设置在第一部分中的一个中。每个源极区的至少一部分设置在第二部分中的一个中。设置在相同有源区中的漏极区和源极区在第一方向上设置在栅极结构的两个相对侧。

[0015] 在一些实施例中，每个漏极区还设置在第三部分中。

[0016] 在一些实施例中，每个漏极区在第二方向上的最小长度等于每个第三部分的宽度。

[0017] 在一些实施例中，每个漏极区在第二方向上的最大长度等于每个第一部分的宽度。

[0018] 在一些实施例中，每个漏极区在第一方向上的长度大于每个源极区在第一方向上的长度。

[0019] 在一些实施例中，每个源极区在第一方向上的长度等于每个第一部分在第一方向上的长度。

[0020] 在一些实施例中，每个源极区在第二方向上的长度等于每个第一部分在第二方向上的长度。

[0021] 在一些实施例中，每个源极区还设置在第三部分中。

[0022] 在一些实施例中，每个源极区在第二方向上的最小长度等于每个第三部分的宽度。

[0023] 在一些实施例中，每个源极区在第二方向上的最大长度等于每个漏极区在第二方向上的最大长度。

[0024] 在一些实施例中，第一方向和第二方向垂直于半导体衬底的厚度方向。

[0025] 根据本公开内容的说明书、权利要求书和附图，本领域技术人员可以理解本公开内容的其他方面。

[0026] 在阅读了在各个图示和附图中示出的优选实施例的以下详细说明之后，对于本领域普通技术人员而言本发明的这些和其他目的无疑将变得显而易见。

附图说明

[0027] 并入本文并且形成说明书的一部分的附图示出了本公开内容的实施例，并且与说明书一起进一步用于解释本公开内容的原理并且使得相关领域技术人员能够实现和使用本公开内容。

[0028] 图1是示出根据本公开内容的实施例的位线驱动器装置的示意图。

[0029] 图2是示出根据本公开内容的第一实施例的位线驱动器装置的示意图。

[0030] 图3是沿图2中的线A-A'截取的横截面图。

[0031] 图4-6是示出根据本公开内容的第一实施例的位线驱动器装置的制造方法的示意图，其中，图5是图4之后的步骤中的示意图，图6是图5之后的步骤中的示意图。

[0032] 图7是示出根据本公开内容的第二实施例的位线驱动器装置的示意图。

[0033] 图8是示出根据本公开内容的第三实施例的位线驱动器装置的示意图。

[0034] 图9是示出根据本公开内容的第四实施例的位线驱动器装置的示意图。

具体实施方式

[0035] 尽管讨论了具体的配置和布置，但应该理解，这仅仅是为了说明的目的而进行的。相关领域的技术人员将认识到，在不脱离本公开内容的精神和范围的情况下，可以使用其他配置和布置。对于相关领域的技术人员而言将显而易见的是，本公开内容还可以用于各种其他应用中。

[0036] 应注意到，在说明书中对“一个实施例”、“实施例”、“一些实施例”等的引用指示所描述的实施例可以包括特定的特征、结构或特性，但是每个实施例可能不一定包括该特定的特征、结构或特性。而且，这样的短语不一定指代相同的实施例。此外，当结合实施例描述特定特征、结构或特性时，无论是否明确描述，结合其他实施例来实现这样的特征、结构或特性都在相关领域的技术人员的知识范围内。

[0037] 通常，可以至少部分地从上下文中的用法理解术语。例如，如本文所用的术语“一个或多个”至少部分取决于上下文，可用于以单数意义描述任何特征、结构或特性，或可用于以复数意义描述特征、结构或特征的组合。类似地，至少部分取决于上下文，诸如“一”、“一个”或“该”的术语同样可以被理解为表达单数用法或表达复数用法。另外，术语“基于”可以被理解为不一定旨在传达排他性的因素集合，而是可以允许存在不一定明确描述的其他因素，这同样至少部分地取决于上下文。

[0038] 应当理解，尽管本文可以使用术语第一、第二等来描述各种元件、部件、区域(region)、层和/或部分，但是这些元件、部件、区域、层和/或部分不应受这些术语限制。这些术语仅用于将一个元件、部件、区域、层和/或部分与另一个区分开。因此，下面讨论的第一元件、部件、区域、层或部分可以被称为第二元件、部件、区域、层或部分而不脱离本公开内容的教导。

[0039] 应当容易理解的是，本公开内容中的“在……上”、“在……之上”和“在……上方”的含义应以最宽泛的方式来解释，使得“在……上”不仅意味着“直接在某物上”，而且还包括其间具有中间特征或层的“在某物上”的含义，并且“在……之上”或“在……上方”不仅意味着“在某物之上”或“在某物上方”的含义，而且还可以包括其间没有中间特征或层的“在某物之上”或“在某物上方”的含义(即，直接在某物上)。

[0040] 此外，为了便于描述，可以在本文使用诸如“在……之下”、“在……下方”、“下”、“在……之上”、“上”等的空间相对术语来描述如图所示的一个元件或特征与另一个元件或特征的关系。除了附图中所示的取向之外，空间相对术语旨在涵盖设备在使用或操作中的不同取向。该装置可以以其他方式取向(旋转90度或在其他取向)并且同样可以相应地解释本文使用的空间相关描述词。

[0041] 请参考图1。图1是示出根据本公开内容的实施例的位线驱动器装置的示意图。具体而言，图1是位线驱动器装置100的一部分的顶视图。如图1所示，位线驱动器装置100包括半导体衬底10和设置在半导体衬底10中的至少一个隔离结构20，用于在半导体衬底10中限定有源区30。换言之，有源区30可以是半导体衬底10的一部分并且通过至少一个隔离结构20彼此分离。在一些实施例中，半导体衬底10可以包括硅衬底、外延硅衬底、硅锗衬底、碳化硅衬底、绝缘体上硅(SOI)衬底，或由其他合适的半导体材料制成的衬底。在一些实施例中，隔离结构20可以包括一层或多层绝缘材料，例如氮化硅、氮氧化硅、碳氮化硅或其他合适的绝缘材料，并且隔离结构20可以被视为浅槽隔离(STI)，但不限于此。

[0042] 每个有源区30可以在第一方向D1上延伸，并且有源区30中的两个可以在第二方向D2上彼此相邻地设置。在一些实施例中，第二方向D2可以基本上垂直于第一方向D1，但不限于此。在一些实施例中，第一方向D1和第二方向D2可以垂直于半导体衬底10的厚度方向(例如，图1中所示的第三方向D3)。换言之，第一方向D1和第二方向D1可以被视为平行于半导体衬底10的顶表面的水平方向，但是不限于此。每个有源区30在第一方向D1上的长度大于每个有源区30在第二方向D2上的长度，并且每个有源区30在第二方向D2上的长度可以被相应地视为每个有源区30的宽度。在该实施例中，每个有源区30可以是条纹图案并且仅具有一个宽度。

[0043] 在一些实施例中，位线驱动器装置100还可包括栅极结构40、源极区50S和漏极区50D。栅极结构40设置在半导体衬底10上。在一些实施例中，栅极结构40可以在第二方向D2上延伸并且部分地与每个有源区30重叠。源极区50S中的一个和漏极区50D中的一个可以设置在相同的有源区30中并且在第一方向D1上设置在栅极结构40的两个相对侧。有源区30中的一个、设置在该有源区30中的源极区50S、设置在该有源区30中的漏极区50D，以及栅极结构40与该有源区30重叠的部分可以构成晶体管。因此，位线驱动器装置100可包括至少两个晶体管，并且栅极结构40可由两个晶体管共享，但不限于此。在一些实施例中，位线驱动器装置100还可包括分别设置在源极区50S和漏极区50D上的多个导电结构60。导电结构60可以被视为穿透覆盖源极区50S和漏极区50D的电介质层(未示出)的导电插塞，以用于分别与源极区50S和漏极区50D电连接。在一些实施例中，源极区50S和漏极区50D可以是有源区30中的掺杂区、外延结构或其他合适类型的源/漏结构。例如，上述掺杂区可以包括硼掺杂区、磷掺杂区、砷掺杂区，或者掺杂有其他适当掺杂剂的有源区30。

[0044] 在一些实施例中，栅极结构40可以包括栅极电介质层(未示出)，设置在栅极电介质层上的栅电极(未示出)，以及设置在栅电极的侧壁上的间隔物(未示出)，但是不限于此。上述栅极电介质层可包括氧化硅层，高介电常数(高k)电介质层或其他合适的电介质材料。
高k电介质层可包括氧化铝(Al2O3)、氧化钽(Ta2O5)、氧化锆(ZrO2)或其他合适的高k材料。上述导电结构60和栅电极可分别包括非金属导电材料，例如多晶硅，金属导电材料，例如铝(Al)、钨(W)、铜(Cu)、铝化钛(TiAl)、氮化钽(TaN)和氮化钛(TiN)，或其他合适的导电材料。
上述间隔物可以包括氮化硅、氮氧化硅、碳氮化硅或其他合适的绝缘材料，并且间隔物可以是由绝缘材料构成的单层结构或多层结构。

[0045] 在一些实施例中，位线驱动器装置100中的每个晶体管可以电连接到设置在半导体衬底10上的存储单元阵列(未示出)(例如3D NAND存储单元阵列)中的多个位线(未示出)。随着3D NAND存储单元阵列中的存储单元密度增加，位线的数量相对增加，第二方向D2上的有源区30之间的间距P和有源区30之间的距离DS必须减小，因为位线驱动器装置100在半导体衬底10上的面积有限。例如，当位线之间的间距约为39nm并且位线驱动器装置100中的每个晶体管电连接到24条位线时，有源区30之间的间距P将约为0.936μm。当必须减小有源区30之间的间距P时，有源区30的宽度必须保持在特定范围内，并且有源区30之间的距离DS将太小。位线驱动器装置100的一些电性能，例如漏源击穿电压(BVdss)和/或穿通电压，将受到有源区30之间的距离DS减小的影响。例如，当3D NAND存储单元阵列的操作中的擦除电压约为22V时，位线驱动器装置的BVdss必须高于24V，并且位线驱动器装置中的晶体管之间的穿通电压必须优选地高于3.5V。然而，位线驱动器装置100难以实现所描述的电性能。

[0046] 以下描述将详细说明本公开内容的不同实施例。为了简化描述，以下每个实施例中的相同部件用相同的符号进行标记。为了更容易理解实施例之间的差异，以下描述将详细说明不同实施例之间的不同之处，并且将不再重复描述相同的特征。

[0047] 请参考图2和图3。图2是示出根据本公开内容的第一实施例的位线驱动器装置201的示意图。图3是沿图2中的线A-A'截取的横截面图。如图2和图3所示，位线驱动器装置201包括半导体衬底10和设置在半导体衬底10中的隔离结构20，用于在半导体衬底10中限定有源区30。在该实施例中，每个有源区30包括第一部分30A、第二部分30B和第三部分30C。第三部分30C在第一方向D1上设置在第一部分30A和第二部分30B之间，并且第三部分30C的宽度(例如图2中所示的第三宽度W3)小于第一部分30A的宽度(例如图2中所示的第一宽度W1)和第二部分30B的宽度(例如图2中所示的第二宽度W2)。在一些实施例中，第一部分30A和第二部分30B可以在第一方向D1上位于有源区30的两个相对端，但不限于此。与图1中所示的位线驱动器装置100相比，两个相邻有源区30的部分之间的距离被放大，并且可以相应地改善位线驱动器装置201的相关电性能，例如漏源击穿电压(BVdss)和/或穿通电压。

[0048] 具体地，第二方向D2上的第三部分30C之间的距离(例如图2中所示的第三距离DS3)大于第二方向D2上的第一部分30A之间的距离(例如图2中所示的第一距离DS1)和第二方向D2上的第二部分30B之间的距离(例如图2中所示的第二距离DS2)。在一些实施例中，每个第一部分30A的第一宽度W1可以等于每个第二部分30B的第二宽度W2，并且第二方向DS上的第一部分30A之间的第一距离DS1可以等于第二方向D2上的第二部分30B之间的第二距离DS2，但不限于此。在一些实施例中，在每个有源区30中，第一部分30A可以与第三部分30C直接连接，第三部分30C可以与第二部分30B直接连接。在一些实施例中，第二方向D2上的第三部分30C之间的间距(例如图2中所示的第三间距P3)可以等于第二方向D2上的第一部分30A之间的间距(例如图2中所示的第一间距P1)和第二方向D2上的第二部分30B之间的间距(例如图2中所示的第二间距P2)，但不限于此。换言之，当有源区30的中间部分的宽度减小时，第二方向D2上的有源区30之间的间距可以在有源区30的不同部分处不变。

[0049] 如图2和图3所示，位线驱动器装置201还包括上述栅极结构40、源极区50S、漏极区50D和导电结构60。在该实施例中，栅极结构40可以在半导体衬底10的厚度方向上(例如，第三方向D3)与第二部分30B部分地重叠，而不在第三方向D3上与第一部分30A和第三部分30C重叠，但是不限于此。每个漏极区50D的至少一部分可以设置在第一部分30A中的一个中，并且每个源极区50S的至少一部分可以设置在第二部分30B中的一个中。设置在相同有源区30中的漏极区30D和源极区30S在第一方向D1上设置在栅极结构40的两个相对侧。

[0050] 在一些实施例中，每个第一部分30A在第一方向D1上的长度(例如图2中所示的第一长度L1)可以短于每个第二部分30B在第一方向D1上的长度(例如，图2中所示的第二长度L2)，每个第二部分30B在第一方向D1上的第二长度L2可以大于每个第三部分30C在第一方向D1上的长度(例如，图2中所示的第三长度L3)，但不限于此。在一些实施例中，漏极区50D可以部分地设置在第一部分30A中并且部分地设置在第三部分30C中。在一些实施例中，每个漏极区50D在第一方向D1上的长度(例如图2中所示的长度L11)可以大于每个源极区50S在第一方向D1上的长度(例如，图2中所示的长度L21)。在一些实施例中，每个源极区50S在第一方向D1上的长度L21可以基本上等于每个第一部分30A在第一方向D1上的第一长度L1，每个源极区50S在第二方向D2上的长度(例如，图2中所示的长度L22)可以基本上等于每个第一部分30A在第二方向D2上的长度(例如第一宽度W1)，但不限于此。每个源极区50S的形状和面积可以与每个第一部分30A在第三方向D3上的形状和面积相同，并且出于高电压操作考虑，漏极区50D的长度L11可以相对较长。

[0051] 如图2和图3所示，在一些实施例中，第一部分30A的第一宽度W1可以被视为第一部分30A在第二方向D2上的长度，第二部分30B的第二宽度W2可以视为第二部分30B在第二方向D2上的长度，第三部分30C的第三宽度W3可以被视为第三部分30C在第二方向D2上的长度。在一些实施例中，每个漏极区50D在第二方向D2上的最小长度(例如图2中所示的长度L13)可以基本上等于每个第三部分30C的第三宽度W3，并且每个漏极区50D在第二方向D2上的最大长度(例如图2中所示的长度L12)可以基本上等于每个第一部分30A的第一宽度W1，但不限于此。

[0052] 请参考图2和图4-6。图4-6是示出第一实施例中的位线驱动器装置的制造方法的示意图。图5是图4之后的步骤中的示意图，图6是图5之后的步骤中的示意图，图2可以视为图6之后的步骤中的示意图。本实施例中位线驱动器装置的制造方法可以包括但不限于以下步骤。如图4所示，在半导体衬底10中形成隔离结构20，用于限定有源区30。隔离结构20可以通过在半导体衬底10中形成凹槽并用绝缘材料填充凹槽来形成。因此，有源区30可以是半导体衬底10的一部分并且通过隔离结构20彼此分离。在一些实施例中，隔离结构20可以被视为STI结构，并且有源区30的形状(包括宽度较窄的第三部分30C)可以通过形成隔离结构20的步骤来控制。如图5所示，栅极结构40形成为覆盖每个有源区30的一部分。如图6所示，在形成栅极结构40的步骤之后形成源极区50S和漏极区50D。如图2所示，导电结构60可以形成在源极区50S和漏极区50D上，以用于分别与源极区50S和漏极区50D电连接。

[0053] 请参考图7。图7是示出根据本公开内容的第二实施例的位线驱动器装置202的示意图。如图7所示，栅极结构40可以在半导体衬底10的厚度方向(例如，第三方向D3)上部分地与有源区30的第二部分30B重叠，并且部分地与有源区30的第三部分30C重叠。与图2所示的位线驱动器装置201相比，位线驱动器装置202中的第三部分30C的第三长度L3可以相对较长，并且可以相应地进一步改善位线驱动器装置202的相关电性能，例如漏源击穿电压和/或穿通电压。然而，在位线驱动器装置202中可以相对减小由栅极结构40覆盖的有源区30的面积，并且可以影响位线驱动器装置202中的晶体管的某些特性。换言之，在图2所示的位线驱动器装置201中，由栅极结构40覆盖的有源区30的宽度不会相对减小，并且可以在不损害位线驱动器装置201中的每个晶体管的某些特性的情况下改善位线驱动器装置201中的晶体管之间的电性能，例如漏源击穿电压和/或穿通电压。

[0054] 请参考图8。图8是示出根据本公开内容的第三实施例的位线驱动器装置203的示意图。如图8所示，栅极结构40可以在半导体衬底10的厚度方向(例如，第三方向D3)上仅与每个第三部分30C的一部分重叠。在该实施例中，每个第三部分30C的第三长度L3可以长于每个第一部分30A的第一长度L1和每个第二部分30B的第二长度L2。在一些实施例中，第一长度L1可以基本上等于第二长度L2，但不限于此。

[0055] 请参考图9。图9是示出根据本公开内容的第四实施例的位线驱动器装置204的示意图。如图9所示，每个源极区50S可以进一步设置在第三部分30C中。换言之，每个源极区50S可以部分地设置在第二部分30B中并且部分地设置在第三部分30C中，每个漏极区50D可以部分地设置在第一部分30A中并且部分地设置在第三部分30C中。在一些实施例中，每个源极区50S在第二方向D2上的最小长度(例如，图9中所示的长度L23)可以基本上等于每个第三部分30C的第三宽度W3，并且每个源极区50S在第二方向D2上的最大长度(例如，图9中所示的长度L22)可以基本上等于每个第二部分30B的第二宽度W2。在一些实施例中，第二部分30B的第二宽度可以基本上等于第一部分30A的第一宽度W1，并且每个源极区50S在第二方向D2上的最大长度(例如，长度L22)可以基本上等于每个漏极区50D在第二方向D2上的最大长度(例如，长度L12)。

[0056] 总结以上描述，在本公开内容的位线驱动器装置中，可以修改每个有源区以具有用于增加两个相邻有源区之间的距离的宽度较小的部分，并且可以相应地改善位线驱动器装置的相关电性能，诸如漏源击穿电压和/或穿通电压。

[0057] 本领域技术人员将容易地观察到，可以在保留本发明的教导的同时对装置和方法进行多种修改和变化。因此，上述公开内容应被解释为仅受所附权利要求的范围和界限的限制。