薄膜晶体管及其制备方法、阵列基板和显示装置

摘要

本公开提供了一种薄膜晶体管，包括：有源层和栅极绝缘层，所述有源层包括：层叠设置的第一有源子层和第二有源子层，所述第二有源子层位于所述栅极绝缘层和所述第一有源子层之间，所述第一有源子层的费米势大于所述第二有源子层的费米势。本公开的技术方案还提供了一种薄膜晶体管的制备方法、阵列基板和显示装置。

权利要求

1.一种薄膜晶体管，其特征在于，包括：有源层和栅极绝缘层，所述有源层包括：层叠设置的第一有源子层和第二有源子层，所述第二有源子层位于所述栅极绝缘层和所述第一有源子层之间，所述第一有源子层的费米势大于所述第二有源子层的费米势。

2.根据权利要求1所述的薄膜晶体管，其特征在于，所述第一有源子层的载流子浓度大于所述第二有源子层的载流子浓度。

3.根据权利要求1所述的薄膜晶体管，其特征在于，所述第一有源子层和所述第二有源子层的材料相同且均包括氧化物半导体材料。

4.根据权利要求3所述的薄膜晶体管，其特征在于，所述氧化物半导体材料包括：铟镓锌氧化物。

5.根据权利要求1所述的薄膜晶体管，其特征在于，还包括：栅极、源极和漏极，栅极位于所述栅极绝缘层背向所述有源层的一侧；

所述源极和所述漏极均与所述有源层电连接，所述源极和所述漏极位于所述有源层朝向所述栅极绝缘层的一侧；或者，所述源极和所述漏极位于所述有源层背向所述栅极绝缘层的一侧。

6.一种阵列基板，其特征在于，包括：如权利要求1-5中任一所述的薄膜晶体管。

7.一种显示装置，包括：如上述权利要求6中所述的薄膜晶体管。

8.一种薄膜晶体管的制备方法，其特征在于，包括：形成栅极绝缘层；

形成有源层，所述有源层包括：层叠设置的第一有源子层和第二有源子层；

其中，所述有源层与所述栅极绝缘层层叠设置，所述第二有源子层位于所述栅极绝缘层和所述第一有源子层之间，所述第一有源子层的费米势大于所述第二有源子层的费米势。

9.根据权利要求8所述的薄膜晶体管的制备方法，其特征在于，所述形成有源层的步骤包括：形成第一有源材料薄膜；

形成第二有源材料薄膜；

对所述第一有源材料薄膜和所述第二有源材料薄膜进行一次构图工艺，以形成所述第一有源子层的图形和所述第二有源子层的图形。

10.根据权利要求9所述的薄膜晶体管的制备方法，其特征在于，所述第一有源材料薄膜和所述第二有源材料薄膜的材料相同；

形成第一有源材料薄膜的步骤包括：

在氧分压为第一预设值的工艺环境下，通过磁控溅射技术形成第一有源材料薄膜；

形成第二有源材料薄膜的步骤包括：

在氧分压为第二预设值的工艺环境下，通过磁控溅射技术形成第二有源材料薄膜；

所述第一预设值a1和第二预设值a2满足：

a1∈[0，60％]，a2∈[0，60％]，且a1小于a2。

11.根据权利要求8-10中任一所述的薄膜晶体管的制备方法，其特征在于，形成栅极绝缘层和形成有源层的步骤具体包括：在衬底基板的一侧形成第一有源材料薄膜；

在所述第一有源材料薄膜背向所述衬底基板的一侧形成第二有源材料薄膜；

对所述第一有源子层材料薄膜和所述第二有源材料薄膜进行构图工艺，以形成所述第一有源子层的图形和所述第二有源子层的图形；

在所述第二有源子层背向所述衬底基板的一侧形成栅极绝缘材料薄膜；

对所述栅极绝缘材料薄膜进行构图工艺，以形成所述栅极绝缘层的图形。

12.根据权利要求11所述的薄膜晶体管的制备方法，其特征在于，所述对所述栅极绝缘材料薄膜进行构图工艺，以形成所述栅极绝缘层的图形的步骤之后，还包括：对所述第二有源子层未被所述栅极绝缘层覆盖的区域进行导体化处理。

13.根据权利要求11所述的薄膜晶体管的制备方法，其特征在于，还包括：在所述栅极绝缘层背向衬底基板的一侧形成栅极；

在所述栅极背向衬底基板的一侧形成层间介质层，所述层间介质层上形成有连通至所述第二有源子层的过孔；

在所述层间介质层背向衬底基板的一侧形成源极和漏极。

14.根据权利要求8-10中任一所述的薄膜晶体管的制备方法，其特征在于，形成栅极绝缘层和形成有源层的步骤具体包括：在衬底基板的一侧形成栅极绝缘材料薄膜，以作为所述栅极绝缘层；

在所述栅极绝缘层背向所述衬底基板的一侧形成第二有源材料薄膜；

在所述第二有源材料薄膜背向所述衬底基板的一侧形成第一有源材料薄膜；

对所述第一有源子层材料薄膜和所述第二有源材料薄膜进行构图工艺，以形成所述第一有源子层的图形和所述第二有源子层的图形。

15.根据权利要求14所述的薄膜晶体管的制备方法，其特征在于，所述在衬底基板的一侧形成栅极绝缘材料薄膜的步骤之前还包括：在衬底基板的一侧形成栅极；

所述对所述第一有源子层材料薄膜和所述第二有源材料薄膜进行构图工艺之后还包括：在所述第一有源子层背向所述衬底基板的一侧形成源极和漏极。

说明书

薄膜晶体管及其制备方法、阵列基板和显示装置

技术领域

[0001] 本公开涉及显示技术领域，特别涉及一种薄膜晶体管及其制备方法、阵列基板和显示装置。

背景技术

[0002] 在现有的氧化物型薄膜晶体管(Thin-Film Transistor，简称TFT)中，有源层为单层结构，且有源层与栅极绝缘层相接触；此时，当有源层中形成导电沟道时，有源层与栅极绝缘层之间的界面缺陷、栅极绝缘层内部缺陷会对导电沟道的电学特性造成影响(例如，有源层与栅极绝缘层之间的界面会捕获沟道载流子)，从而导致TFT的正偏压温度稳定性(Positive-Bias Temperature Stress，简称PBTS)下降，响应TFT的使用寿命。

发明内容

[0003] 本公开旨在至少解决现有技术中存在的技术问题之一，提出了一种薄膜晶体管及其制备方法、阵列基板和显示装置。

[0004] 第一方面，本公开提供了一种薄膜晶体管，包括：有源层和栅极绝缘层，所述有源层包括：层叠设置的第一有源子层和第二有源子层，所述第二有源子层位于所述栅极绝缘层和所述第一有源子层之间，所述第一有源子层的费米势大于所述第二有源子层的费米势。

[0005] 在一些实施例中，所述第一有源子层的载流子浓度大于所述第二有源子层的载流子浓度。

[0006] 在一些实施例中，所述第一有源子层和所述第二有源子层的材料相同且均包括氧化物半导体材料。

[0007] 在一些实施例中，所述氧化物半导体材料包括：铟镓锌氧化物。

[0008] 在一些实施例中，还包括：栅极、源极和漏极，栅极位于所述栅极绝缘层背向所述有源层的一侧；

[0009] 所述源极和所述漏极均与所述有源层电连接，所述源极和所述漏极位于所述有源层朝向所述栅极绝缘层的一侧；或者，所述源极和所述漏极位于所述有源层背向所述栅极绝缘层的一侧。

[0010] 第二方面，本公开实施例还提供了一种阵列基板，包括如上述的薄膜晶体管。

[0011] 第三方面，本公开实施例还提供了一种显示装置，包括：如上述的阵列基板。

[0012] 第四方面，本公开实施例还提供了一种薄膜晶体管的制备方法，包括：

[0013] 形成栅极绝缘层；

[0014] 形成有源层，所述有源层包括：层叠设置的第一有源子层和第二有源子层；

[0015] 其中，所述有源层与所述栅极绝缘层层叠设置，所述第二有源子层位于所述栅极绝缘层和所述第一有源子层之间，所述第一有源子层的费米势大于所述第二有源子层的费米势。

[0016] 在一些实施例中，所述形成有源层的步骤包括：

[0017] 形成第一有源材料薄膜；

[0018] 形成第二有源材料薄膜；

[0019] 对所述第一有源材料薄膜和所述第二有源材料薄膜进行一次构图工艺，以形成所述第一有源子层的图形和所述第二有源子层的图形。

[0020] 在一些实施例中，所述第一有源材料薄膜和所述第二有源材料薄膜的材料相同；

[0021] 形成第一有源材料薄膜的步骤包括：

[0022] 在氧分压为第一预设值的工艺环境下，通过磁控溅射技术形成第一有源材料薄膜；

[0023] 形成第二有源材料薄膜的步骤包括：

[0024] 在氧分压为第二预设值的工艺环境下，通过磁控溅射技术形成第二有源材料薄膜；

[0025] 所述第一预设值a1和第二预设值a2满足：

[0026] a1∈[0，60％]，a2∈[0，60％]，且a1小于a2。

[0027] 在一些实施例中，形成栅极绝缘层和形成有源层的步骤具体包括：

[0028] 在衬底基板的一侧形成第一有源材料薄膜；

[0029] 在所述第一有源材料薄膜背向所述衬底基板的一侧形成第二有源材料薄膜；

[0030] 对所述第一有源子层材料薄膜和所述第二有源材料薄膜进行构图工艺，以形成所述第一有源子层的图形和所述第二有源子层的图形；

[0031] 在所述第二有源子层背向所述衬底基板的一侧形成栅极绝缘材料薄膜；

[0032] 对所述栅极绝缘材料薄膜进行构图工艺，以形成所述栅极绝缘层的图形。

[0033] 在一些实施例中，所述对所述栅极绝缘材料薄膜进行构图工艺，以形成所述栅极绝缘层的图形的步骤之后，还包括：

[0034] 对所述第二有源子层未被所述栅极绝缘层覆盖的区域进行导体化处理。

[0035] 在一些实施例中，还包括：

[0036] 在所述栅极绝缘层背向衬底基板的一侧形成栅极；

[0037] 在所述栅极背向衬底基板的一侧形成层间介质层，所述层间介质层上形成有连通至所述第二有源子层的过孔；

[0038] 在所述层间介质层背向衬底基板的一侧形成源极和漏极。

[0039] 在一些实施例中，形成栅极绝缘层和形成有源层的步骤具体包括：

[0040] 在衬底基板的一侧形成栅极绝缘材料薄膜，以作为所述栅极绝缘层；

[0041] 在所述栅极绝缘层背向所述衬底基板的一侧形成第二有源材料薄膜；

[0042] 在所述第二有源材料薄膜背向所述衬底基板的一侧形成第一有源材料薄膜；

[0043] 对所述第一有源子层材料薄膜和所述第二有源材料薄膜进行构图工艺，以形成所述第一有源子层的图形和所述第二有源子层的图形。

[0044] 在一些实施例中，所述在衬底基板的一侧形成栅极绝缘材料薄膜的步骤之前还包括：

[0045] 在衬底基板的一侧形成栅极；

[0046] 所述对所述第一有源子层材料薄膜和所述第二有源材料薄膜进行构图工艺之后还包括：

[0047] 在所述第一有源子层背向所述衬底基板的一侧形成源极和漏极。

附图说明

[0048] 图1为本公开实施例提供的一种薄膜晶体管的结构示意图；

[0049] 图2为图1所示薄膜晶体管处于截止状态时的示意图；

[0050] 图3为图1所示薄膜晶体管处于埋沟沟道导通状态时的示意图；

[0051] 图4为图1所示薄膜晶体管处于完全导通状态时的示意图；

[0052] 图5为本公开实施例提供的另一种薄膜晶体管的结构示意图；

[0053] 图6为本公开实施例提供的另一种薄膜晶体管的制备方法的流程图；

[0054] 图7a～图7i为采用图6所提供的制备方法制备薄膜晶体管的中间结构示意图；

[0055] 图8为当第一预设值a1为30％且第二预设值a2为40％时所制备出的薄膜晶体管的在不同源漏电压差下的Id-Vg曲线示意图；

[0056] 图9为本公开实施例提供的又一种薄膜晶体管的制备方法的流程图；

[0057] 图10a～图10e为采用图9所提供的制备方法制备薄膜晶体管的中间结构示意图。

具体实施方式

[0058] 为使本领域的技术人员更好地理解本公开的技术方案，下面结合附图对本公开提供的一种薄膜晶体管及其制备方法、阵列基板和显示装置进行详细描述。

[0059] 薄膜晶体管一般包括有源层、栅极、源极和漏极，栅极与有源层之间设置有栅极绝缘层，在源极和漏极所施加的电压均固定的情况下，通过控制栅极所施加的电压，可以对薄膜晶体管的导通状态进行控制。本公开中的薄膜晶体管为氧化物型薄膜晶体管，氧化物型薄膜晶体管为一种N型器件；当栅源电压Vgs(栅极电压Vg与源极电压Vs的差)大于阈值电压时，薄膜晶体管处于导通状态。

[0060] 在下面实施例中，以源极9电压Vs为参考电压(0V)为例进行示例性描述，此时栅极7电压Vg可表征栅源电压Vgs。

[0061] 图1为本公开实施例提供的一种薄膜晶体管的结构示意图，如图1所示，该薄膜晶体管包括：栅极7、源极9、漏极10以及层叠设置的有源层4和栅极绝缘层3；其中，栅极7位于栅极绝缘层3背向有源层4的一侧，源极9和漏极10均与有源层4电连接；有源层4包括：层叠设置的第一有源子层5和第二有源子层6，第二有源子层6位于栅极绝缘层3和第一有源子层5之间，第一有源子层5的费米势大于第二有源子层6的费米势。

[0062] 需要说明的是，图1所示例的薄膜晶体管为顶栅型薄膜晶体管，即栅极7和栅极绝缘层3位于有源层4背向衬底基板1的一侧，源极9和漏极10位于有源层4朝向栅极绝缘层3的一侧。此外，栅极7与源极9/漏极10之间设置有层间介质层8，源极9/漏极10通过层间介质层8上的过孔与第二有源子层6连接。

[0063] 优选地，本公开中还可以在有源层4和衬底基板1之间设置缓冲层2(Buffer Layer)，缓冲层2用于缓解衬底基板1和有源层4之间的晶格失配。

[0064] 在本公开中，假定薄膜晶体管完成制备后其阈值电压为Vth。

[0065] 图2为图1所示薄膜晶体管处于截止状态时的示意图，图3为图1所示薄膜晶体管处于埋沟沟道导通状态时的示意图，图4为图1所示薄膜晶体管处于完全导通状态时的示意图，如图2至4所示，本公开中的薄膜晶体管可工作于如下三种状态：

[0066] 1)截止状态；参见图2所示，当栅极电压Vg小于或等于薄膜晶体管的阈值电压Vth时，第一有源子层5和第二有源子层6均处于耗尽状态，有源层4内耗尽层11厚度处于最大状态，载流子12无法迁移，薄膜晶体管处于截止状态。

[0067] 2)埋沟沟道导通状态；参见图3所示，当栅极电压Vg逐渐增大且大于Vth时，有源层4内耗尽层11厚度变窄，载流子12可在费米势较大的第一有源子层5中发生迁移，第一有源子层5内形成导电沟道，费米势较小的第二有源子层6处于耗尽状态而不参与导电。此时，导电沟道与栅极绝缘层3之间存在第二有源子层6，该导电沟道为埋沟沟道(Buried Channel)；由于导电沟道与栅极绝缘层3不接触，因此有源层4与栅极绝缘层3之间的界面缺陷、栅极绝缘层3内部缺陷均不会对导电沟道造成影响，即导电沟通的电学特性不会发生明显偏移，从而能提升薄膜晶体管的在导电正偏压温度稳定性。此时，薄膜晶体管处于埋沟沟道导通状态。

[0068] 需要说明的是，为便于埋沟沟道内的载流子12能够更快速的到达源极9或漏极10，可将第二有源子层6上未被栅极绝缘层3所覆盖的区域13进行导体化，以提升载流子的迁移速率。当然，同时还可以将第一有源子层5上对应未被栅极绝缘层3的正投影所覆盖的区域进行导体化(此种情况未给出相应附图)，以降低源极9/漏极10与埋沟沟道之间的电阻。

[0069] 3)完全导通状态；参见图4所示，当栅极电压Vg进一步增大且远远大于Vth时，费米势较小的第二有源子层6内产生感应载流子，导电沟道的厚度增大，有源层4内的耗尽层11消失；此时，薄膜晶体管处于完全导通状态。

[0070] 因此，在实际应用中通过控制栅极电压的大小，使得薄膜晶体管开启时处于埋沟沟道导通状态，可提升薄膜晶体管的正偏压温度稳定性。

[0071] 在一些实施例中，第一有源子层5的载流子浓度大于第二有源子层6的载流子浓度。此时，可实现第一有源子层5的费米势大于第二有源子层6的费米势。

[0072] 在一些实施例中，第一有源子层5和第二有源子层6的材料相同，且第一有源子层5和第二有源子层6的材料均包括氧化物半导体材料。进一步地，氧化物半导体材料包括：铟镓锌氧化物(Indium Gallium Zinc Oxide，简称IGZO)；IGZO的载流子迁移率较大，可以大大提高薄膜晶体管对其他器件(例如像素电极)的充放电速率。

[0073] 图5为本公开实施例提供的另一种薄膜晶体管的结构示意图，如图5所示，与图1所示薄膜晶体管不同的是，图5中的薄膜晶体管为底栅型薄膜晶体管；即栅极7和栅极绝缘层3位于有源层4朝向衬底基板1的一侧，源极9和漏极10位于有源层4背向栅极绝缘层3的一侧。

[0074] 需要说明的是，在图5所示薄膜晶体管中，当栅极电压Vg适当大于阈值电压Vth时，费米势较大的第一有源子层5内形成导电沟道，费米势较小的第二有源子层6处于耗尽状态而不参与导电；此时由于导电沟道与栅极绝缘层3之间存在第二有源子层6，该导电沟道为埋沟沟道，薄膜晶体管工作于埋沟沟道导通状态，因而具有较佳的正偏压温度稳定性。

[0075] 本公开实施例还提供了一种薄膜晶体管的制备方法，该制备方法包括：

[0076] 步骤Sa：形成栅极绝缘层。

[0077] 步骤Sb：形成有源层，有源层包括：层叠设置的第一有源子层和第二有源子层。

[0078] 其中，有源层与栅极绝缘层层叠设置。

[0079] 具体地，步骤Sb包括：分别形成第一有源材料薄膜和第二有源材料薄膜；然后，对第一有源材料薄膜和第二有源材料薄膜进行一次构图工艺，以形成第一有源子层的图形和第二有源子层的图形。

[0080] 其中，第二有源子层位于栅极绝缘层和第一有源子层之间，第一有源子层的费米势大于第二有源子层的费米势。

[0081] 需要说明的是，在本公开中可根据实际情况先形成第一有源材料薄膜后形成第二有源材料薄膜，或者先形成第二有源材料薄膜后形成第一有源材料薄膜。

[0082] 另外，在本公开中，步骤Sa可先于步骤Sb执行或后于步骤Sb执行，两者情况均属于本公开的保护范围。具体情况可参见后续内容。

[0083] 图6为本公开实施例提供的另一种薄膜晶体管的制备方法的流程图，图7a～图7i为采用图6所提供的制备方法制备薄膜晶体管的中间结构示意图，如图6至图7i所示，该制备方法可用于制备图1所示的薄膜晶体管，该制备方法包括：

[0084] 步骤S101、在衬底基板的一侧形成缓冲层。

[0085] 参见图7a所示，其中，缓冲层2的材料包括氧化硅。

[0086] 步骤S102、在缓冲层背向衬底基板的一侧形成第一有源材料薄膜。

[0087] 参见图7b所示，在步骤S102中，在氧分压为第一预设值a1的工艺环境下，通过磁控溅射技术形成第一有源材料薄膜5a。具体地，向工艺腔室内通入工艺气体(一般选用惰性气体，例如氩气)和氧气，然后利用磁场将工艺腔室内的气体激发为等离子体，等离子体轰击第一有源材料靶材，以在衬底基板的表面沉积一定厚度的第一有源材料薄膜5a。

[0088] 其中，氧分压是指通入至工艺腔室内的氧气体积与全部气体总体积之比；第一预设值a1的取值范围包括：[0，60％]。

[0089] 第一有源材料包括：氧化物半导体材料，例如IGZO。

[0090] 在本公开中，通过步骤S102所形成的第一有源材料薄膜5a的厚度范围包括[0091] 步骤S103、在第一有源材料薄膜背向衬底基板的一侧形成第二有源材料薄膜。

[0092] 参见图7c所示，在步骤S102中，在氧分压为第二预设值a2的工艺环境下，通过磁控溅射技术形成第二有源材料薄膜6a。具体地，向工艺腔室内通入气体例如氧气和惰性气体(例如氩气)，然后利用磁场将气体激发为等离子体，等离子体轰击第二有源材料靶材，以在衬底基板的表面沉积一定厚度的第二有源材料薄膜6a。

[0093] 第二预设值a2的取值范围包括：[0，60％]，且第一预设值a1小于第二预设值a1。

[0094] 第二有源材料包括：氧化物半导体材料，例如IGZO。

[0095] 在本公开中，优选地，第一有源材料和第二有源材料相同，因此步骤S102和步骤S103可在同一工艺腔室内且使用相同的靶材进行。具体地，在进行步骤S102时控制氧气流量处于较低水平，在进行步骤S103时控制氧气流量处于较高水平。第一有源材料薄膜5a和第二有源材料薄膜6a选用相同的材料，且在同一工艺腔室中进行制备，可以减少开腔和关腔次数，缩短工艺周期。

[0096] 需要说明的是，第一有源材料和第二有源材料相同仅为本公开中的一种优选方案，其不会对本公开的技术方案产生限制。

[0097] 在本公开中，通过步骤S103所形成的第二有源材料薄膜6a的厚度范围包括[0098] 在实际应用中发现，在进行氧化物半导体材料薄膜制备时，氧分压的增大会导致最终所形成薄膜内氧空位的减少，由于氧化物半导体的导电载流子来源于氧空位，因此薄膜内的载流子浓度降低，薄膜的费米势降低。

[0099] 基于上述原理，在本公开中制备第一有源材料薄膜5a时的氧分压小于制备第二有源材料薄膜6a时的氧分压，因此最终所制备出的第一有源材料薄膜的费米势大于第二有源材料薄膜的费米势。

[0100] 步骤S104、对第一有源材料薄膜和第二有源材料薄膜进行一次构图工艺，以得到第一有源子层和第二有源子层的图形。

[0101] 本公开中的构图工艺通常包括：光刻胶涂敷、曝光、显影、薄膜刻蚀、光刻胶剥离等工艺。

[0102] 参见图7d所示，通过一次构图工艺以同时对第一有源材料薄膜5a和第二有源材料薄膜6a进行图案化，以得到具有相同图形的第一有源子层5和第二有源子层6。

[0103] 需要说明的是，本公开中也可以是在完成第一有源材料薄膜5a制备后，先对第一有源材料薄膜5a进行一次构图工艺以得到第一有源子层5，然后再形成第二有源材料薄膜6a，最后再对第二有源材料薄膜6a进行一次构图工艺以得到第二有源子层6。此种情况也应属于本公开的保护范围。

[0104] 步骤S105、在第二有源子层背向衬底基板的一侧形成栅极绝缘材料薄膜。

[0105] 参见图7e所示，其中，栅极绝缘材料薄膜3a包括氧化硅(SiOx)和/或氮化硅(SiNx)。

[0106] 步骤S106、在栅极绝缘材料薄膜背向衬底基板的一侧形成第一导电材料薄膜。

[0107] 参见图7f所示，其中，第一导电材料薄膜7a包括金属材料，例如，金属铬(Cr)、铬的合金材料、钼(Mo)钽(Ta)合金、铝(Al)等。

[0108] 步骤S107、对栅极绝缘材料薄膜和第一导电材料薄膜进行一次构图工艺，以得到栅极绝缘层和栅极的图形。

[0109] 参见图7g所示，在步骤S107中，首先采用湿法刻蚀工艺对第一导电材料薄膜7a进行刻蚀处理以得到栅极7，然后采用干法刻蚀工艺对栅极绝缘材料薄膜3a进行刻蚀处理以得到栅极绝缘层3。此时，栅极7和栅极绝缘层3的图形相同。

[0110] 需要说明的是，上述采用一次构图工艺来制备栅极绝缘层3和栅极7的情况，为本公开中的一种可选实施方案。本公开中也可以是在完成栅极绝缘材料薄膜3a的制备后，先对栅极绝缘材料薄膜3a进行一次构图工艺以得到栅极绝缘层3，然后再形成第一导电材料薄膜7a，最后再对第一导电材料薄膜7a进行一次构图工艺以得到栅极7。此种情况也应属于本公开的保护范围。

[0111] 步骤S108、对第二有源子层未被栅极绝缘层覆盖的区域进行导体化处理。

[0112] 参见图7h所示，在步骤S108中，向步骤S107所制备出的基板表面注入氢等离子体，第二有源子层6上未被栅极绝缘层覆盖的区域13的金属氧化物半导体材料与氢等离子接触并反应(氢离子与金属氧化物半导体中的氧离子结合)，对应区域13的金属氧化物脱氧转换为金属单质，从而具有导电性，即金属氧化物半导体材料被导体化。

[0113] 需要说明的是，在对第二有源子层6进行导体化处理的过程中，可能会出现第一有源子层5上对应未被栅极绝缘层的正投影覆盖的部分或全部区域被导体化的现象，但第一有源子层5上未被栅极绝缘层的正投影覆盖的区域被导体化后，并不会对第一有源子层5中的导电沟道产生影响，因而不会影响薄膜晶体管的电学特性。在本公开中，本公开中仅需保证第二有源子层6上未被栅极绝缘层覆盖的区域被导体化即可。

[0114] 此外，若预先制备出的栅极7与栅极绝缘层3的形状不同(栅极绝缘层的尺寸大于栅极)，则栅极绝缘层3超出栅极7的部分会影响到步骤S108中导体化处理的效果，从而影响了最终成型的薄膜晶体管的电学特性。

[0115] 步骤S109、在栅极背向衬底基板的一侧形成层间介质层，层间介质层上形成有连通至第二有源子层的过孔。

[0116] 参见图7i所示，其中，层间介质层8的材料包括氧化硅(SiOx)和/或氮化硅(SiNx)[0117] 步骤S110、在层间介质层背向衬底基板的一侧形成源极和漏极。

[0118] 参见图1所示，在步骤S110中，首先在层间介质层8背向衬底基板的一侧形成第二导电材料薄膜，然后对第二导电材料薄膜进行构图工艺，以同时制备出源极9和漏极10的图形。

[0119] 其中，第二导电材料包括铝合金、金属铝或金属铬。

[0120] 通过上述步骤S101～步骤S110可制备出图1中所示薄膜晶体管。

[0121] 图8为当第一预设值a1为30％且第二预设值a2为40％时所制备出的薄膜晶体管的在不同源漏电压差下的Id-Vg曲线示意图，如图8所示，该薄膜晶体管的结构可参见图1所示，薄膜晶体管的有源层4的沟道宽长比W/L＝20/8；图8中的两条曲线分别为源漏电压差Vds＝15.1V和Vds＝0.1V所对应的Id-Vg曲线；横坐标Vg表示栅极电压，Id表示漏极电流。

[0122] 通过图8可见，本公开技术方案所制备出的薄膜晶体管的Id-Vg特性正常。

[0123] 表1为当第一预设值a1为30％且第二预设值a2为40％时所制备出薄膜晶体管的正偏压温度稳定性测试数据表。如下表1所示，其中，薄膜晶体管的有源层4的沟道宽长比W/L＝20/8，测试环境中的源漏电压差Vds＝15.1V。

[0124]压力时间(s) 测得阈值电压(V) 阈值电压偏移量(V)
0 -1.309 0
100 -1.314 -0.005
200 -1.321 -0.012
300 -1.323 -0.014
600 -1.321 -0.012
1200 -1.309 0
3600 -1.286 0.023

[0125] 表1

[0126] 通过表1可见，该薄膜晶体管在持续工作3600s后阈值电压仅偏移0.023V，具有较佳的正偏压温度稳定性。

[0127] 表2为当第一预设值a1为30％且第二预设值a2为50％时所制备出薄膜晶体管的正偏压温度稳定性测试数据表。如下表2所示，其中，薄膜晶体管的有源层的沟道宽长比W/L＝20/8，测试环境中的源漏电压差Vds＝15.1V。

[0128]压力时间(s) 测得阈值电压(V) 阈值电压偏移量(V)
0 -1.354 0
100 -1.378 -0.024
200 -1.388 -0.034
300 -1.403 -0.049
600 -1.400 -0.046
1200 -1.403 -0.049
3600 -1.387 -0.033

[0129] 表2

[0130] 通过表2可见，该薄膜晶体管在持续工作3600s后阈值电压仅偏移-0.033V，具有较佳的正偏压温度稳定性。

[0131] 基于表1和表2数据可知，本公开的技术方案所提供的薄膜晶体管具有较佳的正偏压温度稳定性。

[0132] 图9为本公开实施例提供的又一种薄膜晶体管的制备方法的流程图，图10a～图10e为采用图9所提供的制备方法制备薄膜晶体管的中间结构示意图，如图9至图10e所示，该制备方法可用于制备图5所示的薄膜晶体管，该制备方法包括：

[0133] 步骤S201、在衬底基板的一侧形成栅极。

[0134] 参见图10a所示，在步骤S201中，首先形成第一导电材料薄膜，然后对第一导电材料薄膜进行一次构图工艺以得到栅极7。

[0135] 步骤S202、在栅极背向衬底基板的一侧形成栅极绝缘层。

[0136] 参见图10b所示，在步骤S202中，通过涂覆、磁控溅射或气相沉积工艺以在步骤S201所制备出的基板表面形成一层栅极绝缘材料薄膜，以作为栅极绝缘层3。

[0137] 步骤S203、在栅极绝缘层背向衬底基板的一侧形成第二有源材料薄膜。

[0138] 参见图10c所示，通过磁控溅射技术形成第二有源材料薄膜6a；步骤S203的具体工艺过程可参见前述实施例中对步骤S103的描述，此处不再赘述。

[0139] 步骤S204、在第二有源材料薄膜背向衬底基板的一侧形成第一有源材料薄膜。

[0140] 参见图10d所示，通过磁控溅射技术形成第一有源材料薄膜5a；步骤S204的具体工艺过程可参见前述实施例中对步骤S102的描述，此处不再赘述。

[0141] 其中，第一有源材料薄膜5a的费米势大于第一有源材料薄膜的费米势5b。

[0142] 步骤S205、对第一有源材料薄膜和第二有源材料薄膜进行一次构图工艺，以得到第一有源子层和第二有源子层的图形。

[0143] 参见图10e所示，通过构图工艺以形成第一有源子层5和第二有源子层6；步骤S205的具体工艺过程可参见前述实施例中对步骤S104的描述，此处不再赘述。

[0144] 步骤S206、在第一有源子层背向衬底基板的一侧形成源极和漏极。

[0145] 参见图5所示，通过构图工艺形成源极9和漏极10，步骤S206的具体工艺过程可参见前述实施例中对步骤S110的描述，此处不再赘述。

[0146] 通过上述步骤S201～步骤S206可制备出图5中所示薄膜晶体管。

[0147] 本公开实施例还提供了一种阵列基板，包括：薄膜晶体管，其中该薄膜晶体管采用前述实施例所提供的薄膜晶体管，对于该薄膜晶体管的描述可参见前述内容，此处不再赘述。

[0148] 本公开实施例还提供了一种显示装置，包括上述实施例中的阵列基板。

[0149] 本公开中的显示装置可以为：液晶面板、电子纸、OLED面板、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。

[0150] 可以理解的是，以上实施方式仅仅是为了说明本公开的原理而采用的示例性实施方式，然而本公开并不局限于此。对于本领域内的普通技术人员而言，在不脱离本公开的精神和实质的情况下，可以做出各种变型和改进，这些变型和改进也视为本公开的保护范围。