电平移位电路以及显示装置驱动器

摘要

不需要追加输出缓冲专用最佳化的工序而提高驱动能力。电平移位电路(1)的电平移位块(2)包含：使驱动P型晶体管(P1)的信号的振幅电平在负侧扩张的电平移位器(LEVP)；和使驱动N型晶体管(N1)的信号的振幅电平在正侧扩张的电平移位器(LEVN)。

权利要求

1.一种电平移位电路，其特征在于，

包括输出缓冲电路，其由用于信号输出的P型晶体管和N型晶体管构成，使所述P型晶体管导通的栅极信号电平为比所述输出缓冲电路的负侧电源电位低的电位，使所述N型晶体管导通的栅极信号电平为比所述输出缓冲电路的正侧电源电位高的电位。

2.一种电平移位电路，其特征在于，包括：电平移位块，其使逻辑信号电平移位；和

输出缓冲电路，其包含用于信号输出的P型晶体管和N型晶体管，所述电平移位块包含：使驱动所述P型晶体管的信号的振幅电平在负侧扩张的第一电平移位器；和使驱动所述N型晶体管的信号的振幅电平在正侧扩张的第二电平移位器。

3.根据权利要求2所述的电平移位电路，其特征在于，所述第一电平移位器基于通过生成用于显示装置的灰度电压的灰度电压生成电路而生成的灰度电压中的一个，使驱动所述P型晶体管的信号的振幅电平在负侧扩张。

4.根据权利要求2所述的电平移位电路，其特征在于，通过所述第一电平移位器扩张的负侧的电压是不超过所述P型晶体管的耐压的电压。

5.根据权利要求2所述的电平移位电路，其特征在于，所述第二电平移位器基于向生成用于显示装置的灰度电压的灰度电压生成电路供给的电源电压，使驱动所述N型晶体管的信号的振幅电平在正侧扩张。

6.根据权利要求2所述的电平移位电路，其特征在于，通过所述第二电平移位器扩张的正侧的电压是不超过所述N型晶体管的耐压的电压。

7.一种显示装置驱动器，其特征在于，包括：权利要求3或5所述的电平移位电路；和

源极驱动电路，其基于通过所述灰度电压生成电路生成的灰度电压来驱动显示装置。

说明书

电平移位电路以及显示装置驱动器

技术领域

[0001] 本发明涉及将逻辑信号向输入输出信号电平移位的电平移位电路、以及使用它的显示装置驱动器，特别是涉及需要多电源的显示装置驱动器所使用的电平移位电路。

背景技术

[0002] 进行运算、存储的半导体元件由于低耗电量化、高速动作，所以动作电压降低。然而，显示元件一般为高电压的驱动。

[0003] 在为驱动显示元件的显示器驱动器IC的情况下，除了逻辑信号用的控制电源(例如1.1V)之外，还需要灰度电压用电源(例如8V)、面板内晶体管驱动用电源(例如20V、-10V)。除此之外，也有时需要用于与显示装置的其他逻辑器件连接的、为了输入输出系电源(例如1.8V)而最佳的晶体管。

[0004] 为了将以各自的电压最佳地动作的晶体管形成在相同的半导体元件上，需要分别设置杂质注入条件不同的区域，因此制造工序增加。

[0005] 因此在专利文献1中，记载有不使制造工序增加而作成多个杂质浓度的情况。

[0006] 另外，若制造工序复杂化，则掩模数量和从接受订货至制品供给所需要的时间(TAT，Turn Around Time)增加，从而对成本、纳期产生影响。能够用于输入输出系的晶体管为灰度用电源用晶体管且耐压清除。因此，有时为了输入输出系而设定灰度用电源用晶体管，不会设定用于输入输出系的专用晶体管。

[0007] 在未设定用于输入输出系的专用晶体管的情况下，需要使用设定有必要以上的耐压的灰度用电源用晶体管的工序来作成输入输出系所使用的晶体管。

[0008] 图6示出输入输出系的包括输出缓冲电路95的以往的电平移位电路91的电路图。图6示出在输出控制信号OE启动的情况下将输出信号DATA向外部输出的例子。

[0009] 输出控制信号OE以及输出信号DATA是逻辑类的信号的VDD-GND电平(1.1V)。因此，电平移位电路91的逆变器、NAND、NOR由通过控制逻辑用电源(1.1V)而成为最佳的动作那样的工序作成。电平移位块92以及输出缓冲电路95的P型晶体管P0以及N型晶体管N0需要将逻辑类的信号(1.1V)向输入输出系的信号(1.8V)转换，进行输出，因此欲由通过输入输出系电源(1.8V)而成为最佳的动作的工序来作成。然而，由于没有专用的工序，所以由耐压为1.8V以上且接近最佳的动作电压的灰度用电源(8V)的工序而作成。

[0010] 根据该电平移位电路91，逻辑类的信号(1.1V)的输出信号DATA由电平移位块92以及输出缓冲电路95转换为输入输出系的信号(1.8V)而向外部输出。

[0011] 图7示出以往的一般的电平移位器的电路图。该电平移位器包括：2个N型晶体管N51、N52；栅极彼此相互连接于双方的漏极的交叉耦合型的2个P型晶体管P51、P52；以及逆变器INV50。该逆变器INV50使输入端子IN的输入信号反转，以1.1V的低电压源VDD(未图示)进行动作。逆变器INV50以外的元件是以1.8V的高电压源IOVCC进行动作的高电压侧的元件。

[0012] 2个N型晶体管N51、N52源极接地，并且分别接受相互互补的信号即输入端子IN的输入信号、以及来自逆变器INV50的输入信号的反转信号。2个P型晶体管P51和P52源极连接于高电压源IOVCC，栅极相互与对象方的漏极交叉耦合连接，漏极分别与N型晶体管N51、N52的漏极连接。将P型晶体管P51与N型晶体管N51的连接点设为节点W51，将P型晶体管P52与N型晶体管N52的连接点设为节点W52。而且，输出端子OUT连接于节点W52。

[0013] 接下来，对上述电平移位器的动作进行说明。在通常时，例如输入信号为H(VDD)电平，其反转信号为L(GND＝0V)电平时，N型晶体管N51处于导通状态，N型晶体管52处于断开状态，P型晶体管P51处于断开状态，P型晶体管P52处于导通状态。另外，作为一方的节点的节点W51为L(GND)电平，作为另一方的节点的节点W52为H(IOVCC)电平。N型晶体管N51与P型晶体管P51、以及N型晶体管N52与P型晶体管P52分别成为互补的关系，因此在该通常时没有电流流过。

[0014] 其后，若输入信号向L(GND)电平变化，成为状态转移时，则N型晶体管N51断开，N型晶体管N52导通。因此，从高电压源IOVCC经由导通状态的P型晶体管P52以及N型晶体管N52向GND流过贯通电流，节点W52的电位从H(IOVCC)电平开始降低。若节点W52的电位降低为IOVCC-Vtp(Vtp为P型晶体管P52的阈值电压)以下，则P型晶体管P51开始导通，节点W51的电位(P型晶体管P52的栅极的电位)上升，P型晶体管P52的漏极电流变少，节点W52的电位进一步变低。

[0015] 最终，节点W51的电位成为H(IOVCC)电平，节点W52的电位成为L(GND)电平，未流过贯通电流，输出逻辑反转，成为等待下次输入信号的变化状态。以上，对输入信号从H电平(VDD)向L电平(GND)变化的情况进行了说明，但其相反的情况下，电平移位器也同样动作。现有技术文献
专利文献

[0016] 专利文献1：日本平7-161821号公报(1995年6月23日公开)

发明内容

本发明所要解决的技术问题

[0017] 在上述背景技术的说明中，若节点W52的电位降低至IOVCC-Vtp以下，则P型晶体管P51开始导通。然而，图7所示的电平移位器由灰度用电源(8V)的工序作成，因此阈值电压Vtp大，节点W52的电位降低至IOVCC-Vtp以下花费时间。因此，电平移位器的切换速度变慢。相同的情况也在其他的晶体管中发生，因此存在为了确保切换的速度而需要更大的晶体管的课题。同样，在输出缓冲中，未获得超过阈值的足够的栅极电压，因此存在为了实现电流供给能力的规格而需要更大的晶体管的课题。

[0018] 本发明的一方式的目的在于实现不追加输出缓冲专用最佳化的工序而能够提高驱动能力的驱动方法、实现该驱动方法的电平移位电路以及显示装置驱动器。解决问题的手段

[0019] 为了解决上述的课题，本发明的一方式的电平移位电路的特征在于，包括：由用于信号输出的P型晶体管和N型晶体管构成的输出缓冲电路，使上述P型晶体管导通的栅极信号电平为比上述输出缓冲电路的负侧电源电位低的电位，使上述N型晶体管导通的栅极信号电平为比上述输出缓冲电路的正侧电源电位高的电位。

[0020] 为了解决上述的课题，本发明的一方式的其他电平移位电路的特征在于，包括：电平移位块，其使逻辑信号电平移位；和输出缓冲电路，其包含用于将输入输出信号输出的P型晶体管和N型晶体管，上述电平移位块包含：使驱动上述P型晶体管的信号的振幅电平在负侧扩张的第一电平移位器；和使驱动上述N型晶体管的信号的振幅电平在正侧扩张的第二电平移位器。

[0021] 为了解决上述的课题，本发明的一方式的显示装置驱动器的特征在于，包括：本发明的电平移位电路；和源极驱动电路，其基于由上述灰度电压生成电路生成的灰度电压来驱动显示装置。发明效果

[0022] 根据本发明的一方式，能够提供不追加输出缓冲专用最佳化的工序而能够提高驱动能力的电平移位电路以及显示装置驱动器。

附图说明

[0023] 图1是实施方式1的显示装置的框图。图2是设置于上述显示装置的驱动器的框图。
图3是设置于上述驱动用驱动器的电平移位电路的电路图。
图4是设置于上述电平移位电路的第一电平移位器的电路图。
图5是设置于上述电平移位电路的第二电平移位器的电路图。
图6是以往的电平移位电路的电路图。
图7是以往的电平移位器的电路图。

具体实施方式

[0024] 〔实施方式1〕以下，对本发明的一实施方式详细地进行说明。图1是表示有源矩阵型有机EL显示器的显示装置101的主要部分的框图。该显示装置101包括：以矩阵状形成的多个像素102、驱动器8、以及Flash存储器104。而且，各像素102与栅极线121和数据线122连接。另外，各像素
102包含：第一薄膜晶体管123、电容器124、第二薄膜晶体管125、以及有机发光二极管(发光元件)126。

[0025] 第一薄膜晶体管123由N型晶体管构成。该第一薄膜晶体管123的栅极连接于栅极线121。另外，第一薄膜晶体管123的漏极连接于数据线122。另外，电容器124连接于第一薄膜晶体管123的源极。

[0026] 另一方面，第二薄膜晶体管125由P型晶体管构成。该第二薄膜晶体管125的栅极经由电容器124而连接于第一薄膜晶体管123的源极。而且，有机发光二极管126的阳极连接于第二薄膜晶体管125的漏极。

[0027] 另外，栅极线121连接于驱动器8的栅极驱动信号(Gate drive signals)端子，数据线122连接于驱动器8的源极驱动信号(Source drive signals)端子，第二薄膜晶体管125的源极连接于有机发光二极管电源105的电压Elvdd的端子，有机发光二极管126的阴极连接于有机发光二极管电源105的电压Elvss的端子。

[0028] 而且，驱动器8与Flash存储器104连接，从外部供给时钟信号CLK、输出信号DATA、高电压源IOVCC、电压AVDD。

[0029] 图2示出驱动器8的框图。此外，所记载的电压的值是一个例子，本发明不限定于这些值。

[0030] 驱动器8从外部被供给高电压源IOVCC和电压AVDD。高电压源IOVCC是控制电路系的电源，被给予1.8V的电压。电压AVDD是显示器驱动系的电源的电压，例如被给予8V的电压。

[0031] 线性稳压器(LDO)201将来自高电压源IOVCC的电压转换为驱动器8的内部的逻辑动作电压(VDDD)1.1V。

[0032] 串行外设接口(Serial Peripheral Interface，SPI I/F)202是与所连接的Flash存储器104之间的接口。将由驱动器8的内部逻辑而作成的逻辑动作电压(VDDD)电平的信号(1.1V)向访问Flash存储器104的信号(Interface Signals)的信号电平(IOVCC，1.8V)电平移位并由串行外设接口202输出。设置于串行外设接口202的电平移位电路1将后述。

[0033] MIPI(Mobile Industry Processor Interface)I/F204是从外部的图像处理用设备接受显示数据DATA和同步信号CLK的接口。

[0034] 灰度电压生成电路6(GAMMA VOLTAGE GENERATE BLK)是作成与图像数据对应的显示电压(Gamma Voltage)的块。显示电压与所显示的面板的伽玛特性匹配地作成，并施加于对从有机发光二极管126的阳极向阴极流动的电流进行控制的第二薄膜晶体管125的栅极。在图1所示的其他的像素102中也成为相同的连接。

[0035] 有机发光二极管126的阳极经由第二薄膜晶体管125而连接有机发光二极管电源105的正侧电源的端子亦即电压Elvdd的端子，阴极连接有负侧电源的端子亦即电压Elvss的端子。该正侧的电压Elvdd的端子与负侧的电压Elvss的端子以共用的方式连接到多个像素102。电压Elvdd和电压Elvss与本发明没有紧密联系，因此此处省略详细的说明。

[0036] 数据锁定DA转换器(DATA LATCH，D/A converter)206从显示电压(Gamma Voltage)将与图像数据一致的电压向源极驱动电路(SOURCE DRIVER)7输出。

[0037] 源极驱动电路7包括用于驱动数据线122的缓冲区。GIP电压生成块(GIP(gate drivers in panel)VOLTAGE GENERATE BLK)208作成GIP电压。GIP电压是能够使第一薄膜晶体管123导通的电压。时序发生器(Timing Generator)209作成使第一薄膜晶体管123导通的时机。

[0038] GIP驱动器(GIP DRIVER)210包括用于驱动栅极线121的缓冲区。

[0039] 逻辑块(LOGIC BLK)212与本发明没有紧密联系，因此省略详细的说明。

[0040] 在这样的结构中，各像素102的驱动如以下那样进行。首先，经由GIP驱动器210、栅极线121对第一薄膜晶体管123的栅极施加GIP电压。由此，第一薄膜晶体管123导通。接下来，源极驱动信号从源极驱动电路7向数据线122输出。源极驱动信号是与显示对象的像素102对应的伽玛电压。数据线122的电压通过第一薄膜晶体管123，经由电容器124而施加于第二薄膜晶体管125的栅极，在第二薄膜晶体管125流过与栅极电压对应的电流。由此，对有机发光二极管126供给电流，有机发光二极管126以所希望的亮度发光。

[0041] 接下来，图3示出设置于串行外设接口202电平移位电路1。

[0042] 背景技术中参照图6说明过的电平移位电路91和电平移位电路1的结构类似，但电平移位块的结构不同，使对输出缓冲电路5的P型晶体管P1进行驱动的电平移位器LEVP(第一电平移位器)的低电压侧的电源成为低电压源VNEG(-4V)，使对输出缓冲电路5的N型晶体管N1进行驱动的电平移位器LEVN(第二电平移位器)的高电压侧的电源成为高电压源VPOS(+8V)。

[0043] 以图4为基础对电平移位器LEVP的动作进行说明。

[0044] 电平移位器LEVP包含：移位电路L40，其将逻辑类信号(1.1V)的振幅放大为高电压源IOVCC系电源电压(1.8V)；和移位电路L50，其将移位电路L40的高电压源IOVCC系输出信号(1.8V)向在高电压源IOVCC系电源电压与低电压源VNEG(-4V)之间波动的信号转换。

[0045] 电平移位器LEVP以使输出缓冲电路5的P型晶体管P1的导通动作高速化为目的，因此对输入信号IN从H(1.1V)向L(GND)变化的情况进行说明。

[0046] 在通常时输入信号IN为H电平的时，移位电路L40的N型晶体管N42断开，N型晶体管N41导通。此时，节点W41成为GND电平，因此P型晶体管P42导通而节点W42成为高电压源IOVCC电平。

[0047] 此时，连接有节点W41的P型晶体管P52导通，移位电路L50的输出节点OUT成为高电压源IOVCC电平。

[0048] 并且，连接有输出节点OUT的N型晶体管N51导通，使节点W51成为低电压源VNEG电平(-4V)，因此N型晶体管N52断开。另外，连接有成为高电压源IOVCC电平的节点W42的P型晶体管P51断开。

[0049] 在输入信号IN从H电平的通常时向L电平转移时，移位电路L40的N型晶体管N41断开，N型晶体管N42导通。此时，连接于N型晶体管N42的节点W42成为GND电平，因此P型晶体管P41导通，节点W41成为高电压源IOVCC电平，P型晶体管P42断开。

[0050] 并且，连接有节点W41和节点W42的移位电路L50的P型晶体管P51导通，因此连接的节点W51成为高电压源IOVCC电平。因此，与节点W51连接的N型晶体管N52导通，移位电路L50的输出节点OUT成为低电压源VNEG电平(-4V)。另一方面，连接有输出节点OUT的N型晶体管N51断开，与成为高电压源IOVCC电平的节点W41连接的P型晶体管P52也断开。

[0051] 该输出节点OUT与使图3的源极电位和高电压源IOVCC连接的P型晶体管P1连接，因此在导通动作时栅极电位成为低电压源VNEG电平(-4V)，能够充分确保栅极源极间电压，因此能够使驱动电流较多地流过P型晶体管P1，不会使输出缓冲电路5的晶体管尺寸变大而能够确保规格的驱动能力。此处，对低电压源VNEG作为一个例子为-4V的情况进行说明，但本发明不限定于此。电平移位块2的高电压源IOVCC与低电压源VNEG电平之间的差只要不超过P型晶体管P1的耐压即可是自不必说的。

[0052] 以图5为基准对电平移位器LEVN的动作进行说明。

[0053] 电平移位器LEVN包含：移位电路L60，其将逻辑类信号(1.1V)的振幅放大为高电压源IOVCC系电源电压(1.8V)；和移位电路L70，其将移位电路L60的高电压源IOVCC系输出信号(1.8V)转换为具有高电压源VPOS(+8V)与GND之间的振幅的信号。

[0054] 电平移位器LEVN以使输出缓冲电路5的N型晶体管N1的导通动作高速化为目的，因此对输入信号IN从L(GND)向H(1.1V)变化的情况进行说明。

[0055] 在通常时输入信号IN为L电平的时，移位电路L60的N型晶体管N61断开，N型晶体管N62导通。此时，节点W62成为GND电平，因此P型晶体管P61导通而节点W61成为高电压源IOVCC电平。

[0056] 此时，连接有节点W61的N型晶体管N72导通，移位电路L70的输出节点OUT成为GND电平。

[0057] 并且，连接有输出节点OUT的P型晶体管P71导通，使节点W71成为高电压源IOVCC电平(1.8V)，因此P型晶体管P72断开。另外，连接有成为高电压源IOVCC电平的节点W71的N型晶体管N71断开。

[0058] 在输入信号IN从L电平的通常时向H电平转移时，移位电路L60的N型晶体管N62断开，N型晶体管N61导通。此时，与N型晶体管N61连接的节点W61成为GND电平，因此P型晶体管P62导通，节点W62成为高电压源IOVCC电平，P型晶体管P61断开。

[0059] 并且，连接有节点W61和节点W62的移位电路L70的N型晶体管N71导通，因此连接的节点W71成为GND电平。因此，与节点W71连接的P型晶体管P72导通，移位电路L70的输出节点OUT成为高电压源VPOS电平(+8V)。另一方面，连接有输出节点OUT的P型晶体管P71断开，与成为GND电平的节点W71连接的N型晶体管N71也断开。

[0060] 该输出节点OUT与使源极电位和GND连接的图3的N型晶体管N1连接，因此在导通动作时N型晶体管N1的栅极电位成为高电压源VPOS电平(+8V)。因此，能够充分确保N型晶体管N1的栅极源极间电压。因此，能够使驱动电流较多地流过N型晶体管N1。作为其结果，不会使输出缓冲电路5的晶体管尺寸变大而能够确保用于驱动输出缓冲电路5的规格的驱动能力。

[0061] 此处，对高电压源VPOS的电压作为一个例子为+8V的情况进行了说明，但本发明不限定于此。高电压源VPOS的电压与电平移位器LEVN的GND电平之差只要不超过N型晶体管N1的耐压即可是自不必说的。

[0062] 如图2的框图所示，高电压源VPOS(+8V)使用从外部供给的电压AVDD而作成。

[0063] 如图2的框图所示，低电压源VNEG使用从由灰度电压生成电路6(GAMMA VOLTAGE GENERATE BLK)作成的显示电压(Gamma Voltage)选择出的电压AVEER(-4V)而作成。

[0064] 因此，本实施方式的电平移位电路1不需要新的电源。电平移位电路1利用显示装置101所需要的电压(电压AVDD、电压AVEER)而构成，因此电路不会为了新的电源增大而能够使对芯片面积的影响最小。另外，不准备输入输出最佳的晶体管而通过用于驱动显示装置的目前为止的器件的制造工序能够作成电平移位电路1，因此不追加制造工序而对制造TAT也没有影响。

[0065] 这样，本实施方式的电平移位电路1不追加输出缓冲电路5专用最佳化的工序而能够提高驱动能力，能够大幅缩短与同驱动显示装置101的驱动器8连接的Flash存储器104之间的通信时间。

[0066] 〔总结〕本发明的方式1的电平移位电路1包括：由用于信号输出的P型晶体管P1和N型晶体管N1构成的输出缓冲电路5，使上述P型晶体管P1导通的栅极信号电平是比上述输出缓冲电路5的负侧电源电位低的电位，使上述N型晶体管N1导通的栅极信号电平是比上述输出缓冲电路5的正侧电源电位高的电位。

[0067] 本发明的方式2的电平移位电路1包括：电平移位块2，其使逻辑信号电平移位；和输出缓冲电路5，其包含用于将输入输出信号输出的P型晶体管P1和N型晶体管N1，上述电平移位块2包含：使驱动上述P型晶体管P1的信号的振幅电平在负侧扩张的第一电平移位器(电平移位器LEVP)；和使驱动上述N型晶体管N1的信号的振幅电平在正侧扩张的第二电平移位器(电平移位器LEVN)。

[0068] 根据上述的结构，使驱动P型晶体管的信号的振幅电平在负侧扩张，使驱动N型晶体管的信号的振幅电平在正侧扩张。因此，流过P型晶体管的电流增大，流过N型晶体管的电流增大。作为其结果，不追加输出缓冲专用最佳化的工序而能够提高输出缓冲电路的P型晶体管以及N型晶体管的驱动能力。

[0069] 对于本发明的方式3的电平移位电路1而言，在上述方式2中，也可以：上述第一电平移位器(电平移位器LEVP)基于通过生成用于显示装置101的灰度电压的灰度电压生成电路6而生成的灰度电压中的一个，使驱动上述P型晶体管P1的信号的振幅电平在负侧扩张。

[0070] 根据上述的结构，能够利用显示装置所需要的灰度电压而使驱动P型晶体管的信号的振幅电平在负侧扩张。

[0071] 对于本发明的方式4的电平移位电路1而言，在上述方式2中，也可以：通过上述第一电平移位器(电平移位器LEVP)扩张的负侧的电压是不超过上述P型晶体管P1的耐压的电压。

[0072] 根据上述的结构，能够避免由于驱动P型晶体管的信号的振幅电平的扩张而引起的P型晶体管的破坏。

[0073] 对于本发明的方式5的电平移位电路1而言，在上述方式2中，也可以：上述第二电平移位器(电平移位器LEVN)基于向生成用于显示装置101的灰度电压的灰度电压生成电路6供给的电源电压，使驱动上述N型晶体管N1的信号的振幅电平在正侧扩张。

[0074] 根据上述的结构，能够利用显示装置所需要的电源电压而使驱动N型晶体管的信号的振幅电平在正侧扩张。

[0075] 对于本发明的方式6的电平移位电路1而言，在上述方式2中，通过上述第二电平移位器(电平移位器LEVN)扩张的正侧的电压是不超过上述N型晶体管N1的耐压的电压。

[0076] 根据上述的结构，能够避免由于驱动N型晶体管的信号的振幅电平的扩张而引起的N型晶体管的破坏。

[0077] 本发明的方式7的显示装置驱动器包括：方式3或者5所记载的电平移位电路；和源极驱动电路7，其基于由上述灰度电压生成电路6生成的灰度电压来驱动显示装置。

[0078] 本发明不限定于上述的各实施方式，在权利要求所示的范围内能够进行各种变更，将不同实施方式分别与公开的技术手段适当地组合而得到的实施方式也包含于本发明的技术范围。并且，通过将各实施方式分别与公开的技术手段组合，能够形成新的技术特征。符号说明

[0079] 1  电平移位电路2  电平移位块
5  输出缓冲电路
6  灰度电压生成电路
7  源极驱动电路
8  驱动器(显示装置驱动器)
LEVP  电平移位器(第一电平移位器)
LEVN  电平移位器(第二电平移位器)
L40  移位电路
L50  移位电路
L60  移位电路
L70  移位电路
IOVCC  高电压源
VPOS  高电压源
VNEG  低电压源