存储单元的选择器和储存材料的掺杂

摘要

根据实施例，用包括铝(Al)、锆(Zr)、铪(Hf)和硅(Si)中的一种或多种的掺杂剂掺杂存储器单元的储存元件、选择器元件或两者可以使相变存储器中的体积变化或密度变化最小化并使电迁移最小化。在一个实施例中，存储器单元包括第一电极和第二电极；以及储存元件，包括在第一和第二电极之间的掺杂相变材料层，其中，掺杂相变材料包括铝、锆、铪和硅的一种或多种。可以使用诸如共溅射或者沉积掺杂剂层和储存(或选择器)材料的交替层的技术来掺杂储存元件、选择器元件或两者。

权利要求

1.一种电路，包括：存储器单元阵列，其中，所述阵列的给定存储器单元包括：第一电极和第二电极；以及

储存元件，包括在所述第一电极和所述第二电极之间的掺杂相变材料层，其中，所述掺杂相变材料包括铝。

2.根据权利要求1所述的电路，其中，所述掺杂相变材料层包括氧化铝或氮化铝。

3.根据权利要求1所述的电路，其中，所述掺杂相变材料具有1-7at％范围的掺杂剂浓度。

4.根据权利要求1所述的电路，其中，所述掺杂相变材料包括硫属化物材料和铝的固溶体。

5.根据权利要求1所述的电路，还包括：

选择器元件，位于所述储存元件与所述第一电极和所述第二电极之一之间，其中，所述选择器元件包括掺杂硫属化物材料。

6.根据权利要求5所述的电路，其中，所述选择器元件的掺杂硫属化物材料具有1-

7at％范围的掺杂剂浓度。

7.根据权利要求5所述的电路，其中，所述选择器元件的掺杂硫属化物材料包括硫属化物材料和掺杂剂的固溶体。

8.根据权利要求5所述的电路，其中，所述选择器元件的掺杂硫属化物材料包括铝(Al)。

9.根据权利要求5所述的电路，其中，所述选择器元件的掺杂硫属化物材料包括氧化铝或氮化铝。

10.根据权利要求5所述的电路，其中，所述选择器元件的掺杂硫属化物材料包括以下之一：锆(Zr)、铪(Hf)和硅(Si)。

11.根据权利要求10所述的电路，其中，所述选择器元件的掺杂硫属化物材料包括氧化物或氮化物。

12.根据权利要求1所述的电路，其中，所述储存元件在非晶态和结晶态下具有相同的宽度。

13.根据权利要求1所述的电路，其中，所述储存元件的掺杂相变材料的结晶温度在

150-300摄氏度(℃)的范围内。

14.一种包括存储器单元阵列的电路，其中，所述阵列的给定存储器单元包括：第一电极和第二电极；

储存元件，包括在所述第一电极和所述第二电极之间的掺杂相变材料层；以及选择器元件，在所述储存元件与所述第一电极和所述第二电极之一之间，其中，所述选择器元件包括掺杂硫属化物材料。

15.根据权利要求14所述的电路，其中，所述掺杂相变材料和所述掺杂硫属化物材料具有1-7at％范围的掺杂剂浓度。

16.根据权利要求14所述的电路，其中，所述储存元件的掺杂相变材料和所述选择器元件的掺杂硫属化物材料包括硫属化物材料和掺杂剂的固溶体。

17.根据权利要求14所述的电路，其中，所述选择器元件的掺杂硫属化物材料包括掺杂铝的硫属化物玻璃。

18.根据权利要求17所述的电路，其中，所述选择器元件的掺杂硫属化物材料包括氧化铝或掺杂氮化铝的硫属化物玻璃。

19.根据权利要求14所述的电路，其中，所述选择器元件的掺杂硫属化物材料包括以下之一：锆(Zr)、铪(Hf)和硅(Si)。

20.根据权利要求14所述的电路，其中，所述选择器元件的掺杂硫属化物材料包括氧化物或氮化物。

21.根据权利要求14所述的电路，其中，所述选择器元件的掺杂硫属化物材料包括含有锑的掺杂铝的硫属化物玻璃，并且其中，所述选择器元件包括均匀分布的锑。

22.根据权利要求14所述的电路，其中，所述储存元件在非晶态和结晶态下具有相同的宽度。

23.根据权利要求14所述的电路，其中，所述储存元件的掺杂相变材料的结晶温度在

150-300℃的范围内。

24.一种系统，包括：

处理器；以及

存储器设备，通信地与所述处理器耦合，所述存储器设备包括存储器单元阵列，其中，所述阵列的给定存储器单元包括：第一电极和第二电极；以及

储存元件，包括在所述第一电极和所述第二电极之间的掺杂相变材料层，其中，所述掺杂相变材料包括铝。

25.根据权利要求24所述的系统，其中，所述掺杂相变材料层包括氧化铝或氮化铝。

说明书

存储单元的选择器和储存材料的掺杂

[0001] 优先权要求

[0002] 本申请根据35U.S.C.§365(c)要求享有于2016年12月27日提交的题为“DOPING OF SELECTOR AND STORAGE MATERIALS OF A MEMORY CELL”的美国申请No.15/391,757的优先权，其全部内容通过引用的方式结合于此。

技术领域

[0003] 本说明总体上涉及存储器，具体而言，涉及对存储器单元的选择器或储存材料的掺杂以使存储器单元内的体积变化和电迁移最小化。

[0004] 版权声明/许可

[0005] 本专利文件的公开内容的部分可包含受版权保护的材料。版权所有者不反对任何人复制专利和商标局专利文件或记录中出现的专利文件或专利公开内容，但在其他方面保留所有版权。版权声明适用于以下所述的所有数据和随附的附图以及下述任何软件：Copyright 2016，Intel Corporation，保留所有权利。

背景技术

[0006] 存储器资源在电子设备和其他计算环境中具有无数的应用。需要可以比传统存储器设备缩小的存储器技术。然而，继续推动更小和更节能的设备导致了传统存储器设备的缩放问题。

附图说明

[0007] 以下说明包括对具有通过本发明实施例的实施方式的示例给出的图示的附图的讨论。附图应该作为示例而不是作为限制来理解。如本文所使用的，对一个或多个“实施例”的引用应被理解为描述包括一个或多个特定特征、结构或特性的本发明的至少一个实施方式。因此，本文出现的诸如“在一个实施例中”或“在替代实施例中”的短语描述了本发明的各种实施例和实施方式，并且不一定都指代相同的实施例。但是，它们也不一定是相互排斥的。

[0008] 图1是根据实施例的包括存储器单元阵列的系统的框图。

[0009] 图2示出了根据实施例的存储器单元阵列的一部分。

[0010] 图3是根据实施例的形成具有选择器和储存材料的掺杂层的存储器单元阵列的方法的流程图。

[0011] 图4是根据实施例的形成具有选择器和储存材料的掺杂层的存储器单元阵列的方法的流程图。

[0012] 图5A-5F示出了根据实施例的在根据诸如图4的过程400的过程形成存储器单元阵列期间的材料叠层的视图。

[0013] 图6A是根据实施例的形成具有选择器和储存材料的掺杂层的存储器单元阵列的方法的流程图。

[0014] 图6B-6F示出了根据实施例的具有不同放置的不同数量的掺杂剂薄层的示例。

[0015] 图7A-7F示出了根据实施例的在根据诸如图6A的过程600的过程形成存储器单元阵列期间的材料叠层的视图。

[0016] 图8A和8B是示出根据实施例的具有和不具有储存元件掺杂的存储器单元的部分置位的储存元件的透射电子显微镜(TEM)图像。

[0017] 图9A和9B是示出根据实施例的具有和不具有选择器元件掺杂的存储器单元阵列的透射电子显微镜(TEM)图像。

[0018] 图10是根据本文描述的实施例的用于制造存储器单元阵列的示例性处理设备的框图。

[0019] 图11是根据实施例的计算系统的框图，在计算系统中可以包括具有掺杂的储存或选择器材料的存储器。

[0020] 以下是对某些细节和实施方式的说明，包括附图的说明，其可以描述下面说明的一些或所有实施例，以及讨论本文提出的发明构思的其他可能的实施例或实施方式。

具体实施方式

[0021] 掺杂包括硫族化物材料的存储器的选择器材料、储存材料或两者可以最小化或消除存储器单元中的相变材料的体积变化和电迁移。减少存储器单元中的电迁移和体积变化可以延长存储器设备的寿命。可以使用硫属化物材料实现的一种存储器技术是三维(3D)交叉点存储器。

[0022] 一些3D交叉点设备包括材料叠层，所述材料叠层包括选择器材料、储存材料和导电层，其被图案化以形成具有导电字线和位线的存储器单元阵列。对叠层进行图案化会产生“交叉点”。交叉点是位线、字线和活性材料(例如，选择器和/或储存材料)之间的交叉。储存材料(或存储材料)能够存储数据。选择器材料实现了访问阵列中的单个位。

[0023] 通常，3D交叉点设备随着时间的推移会经历不期望的效果。例如，3D交叉点设备可能经历元件的电迁移，这可能导致存储器单元故障，或者致使设备上的机械应变并最终导致存储器单元故障的密度或体积变化。

[0024] 与经历有害体积变化和电迁移的现有存储器技术相比，实施例包括存储器设备，其中储存材料、选择器材料或两者掺杂有元素以减少或消除体积变化并使电迁移最小化。根据实施例，存储器设备的储存元件包括掺杂的相变材料，其包括铝、锆、铪或硅。在一个实施例中，出乎意料地，具有铝掺杂的相变材料的存储器设备在处于非晶态或结晶态时经历最小的体积变化或没有体积变化。还出乎意料地，根据实施例，具有铝掺杂选择器材料的存储器设备经历最小的电迁移。

[0025] 图1是根据实施例的包括存储器单元阵列的系统的框图。

[0026] 系统100包括具有随机存取存储器(RAM)120的存储器子系统的部件，以响应于处理器110的操作来存储和提供数据。系统100从主机或处理器110接收存储器访问请求，主机或处理器110是基于存储在RAM 120中的数据执行操作或生成数据以存储在RAM 120中的处理逻辑。处理器110可以是或包括主机处理器、中央处理单元(CPU)、微控制器或微处理器、图形处理器、外围处理器、专用处理器、或其他处理器，并且可以是单核或多核。

[0027] 系统100包括存储器控制器130，其表示与RAM 120接口连接并管理对存储在存储器中的数据的访问的逻辑。在一个实施例中，存储器控制器130集成到处理器110的硬件中。在一个实施例中，存储器控制器130是独立的硬件，与处理器110分开。存储器控制器130可以是包括处理器的衬底上的单独电路。存储器控制器130可以是与处理器管芯一起集成在公共衬底上的单独管芯或芯片(例如，作为片上系统(SoC))。在一个实施例中，存储器控制器130是集成为处理器管芯上的电路的集成存储器控制器(iMC)。在一个实施例中，RAM 120中的至少一些可以包括在具有存储器控制器130和/或处理器110的SoC上。

[0028] 在一个实施例中，存储器控制器130包括读/写逻辑134，其包括与RAM 120接口连接的硬件。逻辑134使存储器控制器130能够生成读和写命令以服务对通过处理器110执行指令产生的数据访问的请求。在一个实施例中，存储器控制器130包括调度器132，用于基于用于RAM 120的读和写访问的已知定时参数来调度向RAM 120发送访问命令。已知的定时参数可以是预编程的或以其他方式预先配置在系统100中的定时参数。这些参数可以存储在RAM 120中并由存储器控制器130访问。在一个实施例中，至少一些参数由同步过程确定。定时参数可以包括与RAM 120的写入等待时间相关联的定时。RAM 120的写入等待时间可以取决于存储器技术的类型。RAM 120可以是具有掺杂储存和/或选择器材料的存储器，如下面进一步详细描述的。在一个这样的实施例中，相变存储器包括由相变材料制成的相变区域。相变材料可以在完全非晶态和完全结晶态之间的整个范围中在大致非晶态和大致结晶态之间电切换。

[0029] RAM 120中的存储资源或高速缓存行由存储器设备阵列126表示，其可包括根据本文描述的实施例的掺杂储存材料和/或掺杂选择器材料。RAM 120包括接口124(例如，接口逻辑)以控制对存储器设备阵列126的访问。接口124可以包括解码逻辑，解码逻辑包括用于寻址特定数据行或列或位的逻辑。在一个实施例中，接口124包括用于控制提供给存储器设备阵列126的特定存储器单元的电流量的逻辑。因此，对存储器设备阵列126的写入的控制可以通过接口124的驱动器和/或其他访问逻辑发生。控制器122表示RAM 120上的片上控制器，以控制其内部操作以执行从存储器控制器130接收的命令。例如，控制器122可以控制RAM 120的定时、寻址、I/O(输入/输出)余量、调度和纠错中的任何一个。

[0030] 在一个实施例中，控制器122被配置为根据本文描述的任何实施例读取和写入存储器设备阵列126。在一个实施例中，作为存储器单元的编程极性的结果，控制器122可以区分不同的逻辑状态。例如，在一个实施例中，控制器122可以通过经由接口124将电压降施加到存储器单元以确定存储器单元的状态(例如，高稳定状态或低稳定状态)来读取存储器单元。

[0031] 在一个实施例中，当控制器122要写入存储器单元时，控制器122将快速脉冲施加到存储器单元以编程存储器单元的极性。在一个这样的实施例中，以正向极性编程会将单元置于一个状态(例如，低阈值状态)，并且以反向极性编程会将单元置于另一状态(例如，高阈值状态)。例如，在一个实施例中，控制器122施加一个极性(例如，位线正和字线负)的脉冲以写入值(例如，“1”)或另一极性(例如，位线负和字线正)的脉冲以写入另一个值(例如，“0”)。在一个这样的实施例中，控制器122施加足以触发处于其高稳定状态或低稳定状态的储存材料的脉冲。系统100包括电源140，其可以是向RAM 120提供电力的电压源或调节器。控制器122和接口124可以使用可从电源140获得的电力来施加电压降以访问阵列126的存储器单元。

[0032] 图2示出了根据实施例的存储器单元阵列200的一部分，例如图1的存储器单元阵列126。存储器单元阵列200是三维(3D)交叉点存储器结构的示例。存储器单元阵列200包括多个存取线204、206，以将存储器单元与存取电路耦合。存取线204、206可以称为位线和字线。在图2所示的实施例中，位线(例如，存取线204)与字线(例如，存取线206)正交。在图2所示的实施例中，储存材料202和选择器材料203设置在存取线204、206之间。在一个实施例中，“交叉点”形成在位线和字线之间的交叉处。从位线和字线相交处的位线和字线之间的储存材料202创建存储器单元。储存材料202可以是相变材料，如上面参考图1所述。在一个实施例中，储存材料202包括硫属化物材料。根据一个实施例，选择器材料203包括硫属化物玻璃。

[0033] 再次参考存取线204、206，字线用于存取存储器阵列中的特定字，并且位线用于存取字中的特定位。存取线204、206可以由以下构成：一种或多种金属，包括Al、Cu、Ni、Cr、Co、Ru、Rh、Pd、Ag、Pt、Au、Ir、Ta和W；导电金属氮化物，包括TiN、TaN、WN和TaCN；导电金属硅化物，包括硅化钽、硅化钨、硅化镍、硅化钴和硅化钛；导电金属硅化物氮化物，包括TiSiN和WSiN；导电金属碳化物氮化物，包括TiCN和WCN；或任何其它合适的导电材料。

[0034] 在图2所示的实施例中，存储器阵列200包括导电电极208、210和212。导电电极212位于存取线204和储存材料202之间，并且在本文中可称为“顶部电极”。导电电极210位于储存材料202和选择器材料203之间，并且可以称为“中间电极”。电极208位于选择器材料203和存取线206之间，并且可以称为“底部电极”。为了便于引用而使用术语“顶部”、“中间”或“底部”；可以使用不同的标签(例如，电极208可以称为“顶部”电极，并且电极212可以称为“底部”电极)。电极208、210和212电耦合位于给定电极任一侧的层。电极208、210和212可以由以下构成：一种或多种导电和/或半导电材料，例如：碳(C)、氮化碳(CxNy)；n掺杂多晶硅和p掺杂多晶硅；金属，包括Al、Cu、Ni、Cr、Co、Ru、Rh、Pd、Ag、Pt、Au、Ir、Ta和W；导电金属氮化物，包括TiN、TaN、WN和TaCN；导电金属硅化物，包括硅化钽、硅化钨、硅化镍、硅化钴和硅化钛；导电金属硅化物氮化物，包括TiSiN和WSiN；导电金属碳化物氮化物，包括TiCN和WCN；导电金属氧化物，包括RuO2；或其他合适的导电材料。在一个实施例中，导电字线层可包括：任何合适的金属，包括例如包括Al、Cu、Ni、Cr、Co、Ru、Rh、Pd、Ag、Pt、Au、Ir、Ta和W的金属；导电金属氮化物，包括TiN、TaN、WN和TaCN；导电金属硅化物，包括硅化钽、硅化钨、硅化镍、硅化钴和硅化钛；导电金属硅化物氮化物，包括TiSiN和WSiN；导电金属碳化物氮化物，包括TiCN和WCN；或其他合适的导电材料。

[0035] 如上面简要提到的，阵列200的存储器单元可以通过将电压脉冲施加到单元来编程。在一个实施例中，将信息写入存储器单元涉及将具有特定极性的电压脉冲施加到存储器单元。例如，用具有一个极性的电压脉冲对存储器单元进行编程导致存储器单元处于一个逻辑状态(例如，“逻辑0”)，并且用具有不同极性的电压脉冲对存储器单元进行编程导致存储器单元处于不同的逻辑状态(例如，“逻辑1”)。类似地，读取这样的存储器单元可以涉及将电压脉冲施加到存储器单元并检测来自存储器单元的电响应。

[0036] 在所示实施例中，储存材料202是相变材料。因此，对存储器单元进行编程涉及发送电流穿过单元，这产生热量以使存储器单元从结晶态转变为非晶态，或者从非晶态转变为结晶态。存储器的逻辑状态(例如，逻辑“1”或“0”，或“置位”和“复位”状态)可以由相变材料的物理状态定义。例如，在一个实施例中，非晶材料具有高电阻率(例如，复位状态)，并且结晶材料具有低电阻率(例如，置位状态)。通常，相变材料在转变为结晶态或非晶态或自结晶态或非晶态转变时经历密度或体积变化。例如，典型的相变材料在从结晶态转变为非晶态时变大，而在从非晶态转变为结晶态时收缩。在一个实施例中，非晶相和结晶相之间的密度差异可为约6％。根据实施例，存储器单元在所有方向上横向限制。因此，与具有不同密度的结晶态和非晶态之间的切换相关联的体积变化引起周围结构(例如，阵列衬垫、填充物和其他结构)的机械应力，并且在单元循环期间可能导致故障。

[0037] 另外，对存储器单元进行编程可导致储存材料202中的不同材料的电迁移。例如，在包括碲和反渺子偶素(例如GST)的相变材料中，碲倾向于朝向存储器单元的一端移动(例如，在电流的方向上)，而反渺子偶素倾向于朝向存储器单元的相对端移动(例如，在电流的相反方向上)。存储器单元的选择器材料203也可以经历电迁移。电迁移可以抑制存储器设备的速度，并最终导致设备的故障。

[0038] 与现有的相变存储器相反，储存材料可以包括掺杂有掺杂剂的相变材料，该掺杂剂减少相变材料在非晶态和结晶态之间的体积变化，并且还可以最小化单元内的电迁移。例如，相变材料可包括GexSbyTez(称为锗-锑-碲或GST)，或其他合适的相变材料。相变材料掺杂有掺杂剂，所述掺杂剂包括以下中的一种或多种：铝(Al)、锆(Zr)、铪(Hf)和硅(Si)。在一个这样的实施例中，掺杂剂可以包括氧化物或氮化物，例如氧化铝(例如，Al2O3)、氮化铝(AlN)、氧化锆(例如，ZrO2)、氮化锆(例如，ZrN)、氧化铪(例如，HfO2)、氮化铪(例如，HfN)、氧化硅(例如，SiO2)或氮化硅(例如，Si3N4)。掺杂储存材料可以以各种方式形成，例如通过共溅射或通过形成储存材料和掺杂剂的交替层，如下面更详细描述的。根据实施例，掺杂储存材料是储存材料(例如，硫属化物材料)与掺杂剂的固溶体。

[0039] 根据实施例，掺杂有这种掺杂剂的相变材料出乎意料地产生如下的相变材料，其在非晶态和结晶态之间不经历体积变化，同时保持其其他特性(例如，电气和性质)。通常，掺杂相变材料导致相变材料的结晶或电性质的显著变化，这可使相变材料不适合于高速存储器应用。例如，掺杂相变材料可导致高得多的结晶温度，这导致更慢的存取时间，这是由于达到更高结晶温度所需的时间增加。相比之下，掺杂有包括铝(Al)、锆(Zr)、铪(Hf)和硅(Si)中的一种或多种的掺杂剂的相变材料经历很小或没有体积变化，但是没有经历影响其在高速应用中使用的有效性的电气或结晶性质变化。

[0040] 例如，考虑掺杂有含铝掺杂剂的硫属化物材料。已知铝当在除相变材料之外的材料中用作掺杂剂时不会消除其他材料的体积变化。另外，用铝掺杂其他材料(除相变材料之外的材料)可以对掺杂材料的电气性能产生显著影响。因此，还预期在不显著改变其他性质(如结晶温度)的情况下，含铝掺杂剂不会消除相变材料中的体积变化。然而，根据实施例，当在非晶态和结晶态之间转变时，掺杂有铝的相变材料意外地没有经历体积变化。本文所述的掺杂剂被认为在相变材料内产生稳定或刚性的框架，其不影响材料的相变性质，但稳定体积和总密度以使结晶态和非晶态之间的差异最小化。因此，根据本文的实施例掺杂的相变材料可以在经历相变时最小化或消除体积变化。根据本文的实施例掺杂相变材料还可以显著减小或消除存储器单元内的电迁移。

[0041] 再次参考选择器材料203，选择器材料可包括硫属化物材料，例如硫属化物玻璃。在一个这样的实施例中，硫属化物玻璃不会在非晶态和结晶态之间转变，并因此通常不会经历典型相变材料经历的体积变化问题。然而，选择器材料203可能经历电迁移。用包含铝(Al)、锆(Zr)、铪(Hf)和硅(Si)中的一种或多种的掺杂剂掺杂选择器材料也可以最小化或消除选择器元件内的电迁移。选择器材料可以掺杂有氧化物或氮化物，例如氧化铝(例如，Al2O3)、氮化铝(AlN)、氧化锆(例如，ZrO2)、氮化锆(例如，ZrN)、氧化铪(例如，HfO2)、氮化铪(例如，HfN)、氧化硅(例如，SiO2)或氮化硅(例如，Si3N4)。掺杂选择器材料可以以各种方式形成，例如通过共溅射或通过形成选择器材料和掺杂剂的交替层，如下面更详细地描述的。
根据实施例，掺杂选择器材料是选择器材料(例如，硫属化物玻璃)和掺杂剂的固溶体。

[0042] 因此，实施例涉及用掺杂剂掺杂储存材料、选择器材料或两者，以使体积变化和电迁移最小化。

[0043] 尽管图2示出了具有单独的储存和选择器层的实施例，但在其他实施例中，可以替代地使用具有存储和选择性质(“自选”材料)的单一材料。例如，在一个实施例中，硫属化物材料可以充当选择器和储存元件，而不需要单独的层。在一个这样的实施例中，掺杂自选择的硫属化物材料可以具有与本文相关于具有单独的储存和选择器元件的存储器单元所述的相似或相同的效果。例如，掺杂根据本文描述的实施例的包括自选择材料的存储器单元可以使存储器单元内的电迁移最小化。

[0044] 尽管图2中示出了单个级或层的存储器单元，但存储器单元阵列200可包括多个级或层的存储器单元(例如，在y方向上)。图2示出了存储器单元阵列的一个示例，其可包括如本文所述的掺杂储存和/或选择器材料。然而，其他存储器单元结构和阵列可包括本文所述的掺杂储存和/或选择器材料。

[0045] 图3是根据实施例的形成存储器单元阵列的方法的流程图。图3的过程可用于形成存储器单元阵列，例如图2的阵列200。可以由能够执行诸如沉积、光刻和蚀刻的技术的处理设备来执行过程的操作。下面描述的图10示出了用于执行过程操作的处理设备的示例。

[0046] 参考图3，在所示实施例中，过程300涉及在操作301处形成导电字线。导电字线可以与上面关于图2描述的导电存取线206相同或类似。过程300还涉及在操作302处在导电字线上方形成电极层。导电电极层可包括待图案化以形成电极(例如，图2的底部电极208)的导电材料层。注意，当层形成在另一层“上方”时，该叠层可包括一个或多个中间层。例如，导电电极层可以直接设置在导电字线上，或者在导电电极层和导电字线之间可以有一个或多个层(例如，其他导电层)。处理设备可采用任何合适的工艺来形成字线和电极的导电层，例如电镀、物理气相沉积(PVD)、化学气相沉积或用于形成导电层的其他工艺。

[0047] 尽管过程300指的是在导电字线上方(例如，在已经图案化的字线上方)形成电极层，但是另一个实施例可以涉及在尚未图案化的字线层上方形成电极层。例如，在一个实施例中，处理设备沉积用于字线和底部电极的导电层，并且利用相同的处理将导电层图案化成字线和电极。无论导电电极层是否形成在已经图案化的字线或未图案化的字线层上方，一个或多个导电层的图案化可以涉及一个或多个处理步骤，例如沉积、光刻、蚀刻或其他处理操作。例如，在一个实施例中，处理设备采用多重图案化工艺，例如自对准双图案化(SADP)或其他多图案化工艺，或任何其他合适的工艺以形成字线和底部电极。

[0048] 该方法还涉及在操作304处形成掺杂有掺杂剂的选择器材料层，掺杂剂包括铝(Al)、锆(Zr)、铪(Hf)和硅(Si)中的一种或多种。在一个实施例中，选择器材料包括硫属化物玻璃。与现有存储器相比，处理设备形成掺杂选择器材料层。掺杂选择器材料可以以各种方式形成。例如，在一个实施例中，可以采用共溅射工艺以同时沉积选择器材料和掺杂剂。在另一个实施例中，处理设备可以首先沉积一层选择器材料(例如，通过物理气相沉积(PVD)或另一沉积工艺)，然后在沉积之后掺杂选择器材料(例如，通过诸如扩散、离子注入、溅射的工艺或另一种处理技术来掺杂选择器材料)。在另一个实施例中，一层或多层选择器材料的叠层可以与一层或多层掺杂剂交替，如下面参考图6A更详细地描述的那样。无论使用哪种处理技术来形成掺杂选择器材料层，掺杂剂浓度都在一定范围内，以减少或消除选择器材料中的电迁移。例如，在一个实施例中，掺杂剂浓度在1-7at％的范围内(原子百分比，其是掺杂剂原子相对于选择器材料原子的百分比)。

[0049] 在形成掺杂选择器材料层之后，过程300涉及在操作306处在掺杂选择器材料上方形成另一电极层。在选择器材料上方形成的电极层可以与图2的中间电极层210相同或相似。

[0050] 该方法还涉及在操作308形成掺杂有掺杂剂的储存材料层，所述掺杂剂包括铝(Al)、锆(Zr)、铪(Hf)和硅(Si)中的一种或多种。在一个实施例中，储存材料是相变材料，例如硫属化物材料。与选择器材料类似，掺杂储存材料层可以以各种方式掺杂。例如，在一个实施例中，可以采用共溅射工艺以同时沉积储存材料和掺杂剂。在另一个实施例中，处理设备可以首先沉积一层储存材料(例如，通过物理气相沉积(PVD)或另一沉积工艺)，然后在沉积之后掺杂储存材料(例如，通过诸如扩散、离子注入、溅射的工艺或另一种处理技术来掺杂储存材料)。在另一个实施例中，一层或多层储存材料的叠层可以与一层或多层掺杂剂交替。无论使用哪种处理技术来形成掺杂选择器材料层，掺杂剂浓度都在一定范围内，以减少或消除储存材料中的体积变化和电迁移。例如，在一个实施例中，掺杂剂浓度在1-7at％的范围内(原子百分比，其是掺杂剂原子相对于储存材料原子的百分比)。

[0051] 在形成掺杂储存材料层之后，过程300涉及在操作310处在掺杂的相变材料上方形成另一电极层。在选择器材料上方形成的电极层可以与图2的顶部电极层212相同或相似。

[0052] 图3中所示的过程300涉及在操作312处图案化电极层、掺杂的储存材料、掺杂的选择器材料以形成单独的电极、储存元件和选择器元件。图案化层可包括以下处理技术，诸如掩模的沉积和图案化，穿过图案化掩模中的间隙蚀刻以图案化下面的层。在一个实施例中，处理设备采用多图案化工艺，例如自对准双图案化(SADP)或其他多图案化工艺。不同的或额外的处理操作也是可能的。

[0053] 在操作314处，过程300还包括形成导电位线。位线可以与图2的导电存取线204相同或类似。在一个实施例中，形成导电位线涉及沉积导电位线材料和图案化材料。

[0054] 尽管过程300示出了根据本文实施例掺杂选择器和储存材料的实施例，但是根据本文描述的实施例，其他实施例可以包括仅掺杂储存材料或仅掺杂选择器材料。因此，过程300是根据本文实施例的形成具有掺杂的储存和/或选择器材料的存储器单元阵列的方法的一个实施例。

[0055] 图4是根据实施例的形成存储器单元的方法的流程图，包括利用诸如共溅射的技术形成掺杂的储存和选择器材料的层。尽管图4的过程400示出了掺杂选择器层和储存材料层这两者，但是其他实施例可以包括仅掺杂选择器材料或储存材料中的一个。例如，在一个实施例中，形成存储器单元的过程涉及掺杂储存材料，但不掺杂选择器材料。在另一个实施例中，形成存储器单元的过程涉及掺杂选择器材料，但不掺杂储存材料。在存储器单元是自选择的一个实施例中(例如，单层材料充当储存元件并且还实现位选择)，根据实施例掺杂自选择器材料层。

[0056] 再次参考图4，在操作401，过程400开始于形成第一电极。形成第一电极可以与图3的操作301相同或相似，以形成底部电极。该过程然后涉及在操作403处在第一电极上方形成掺杂选择器材料层。掺杂选择器材料层可以是例如硫属化物玻璃的硫属化物材料和掺杂剂，掺杂剂包括铝(Al)、锆(Zr)、铪(Hf)和硅(Si)中的一种或多种。在图4所示的实施例中，处理设备共沉积选择器材料和掺杂剂，例如使用共溅射技术以形成掺杂选择器材料。在一个这样的实施例中，处理设备可以在物理气相沉积(PVD)工艺中使用一个或多个标靶。例如，在一个实施例中，处理设备利用包括选择器和掺杂剂元素的单个标靶执行PVD。在另一实施例中，处理设备使用多个标靶(例如，一个标靶用于选择器材料，而一个标靶用于掺杂剂)执行PVD。处理设备还可以采用多个阴极来控制通过调节给系统的功率而沉积的每种元素的量。对于一些掺杂剂，处理设备可以使用化学气相沉积(CVD)工艺来形成掺杂选择器材料层。然而，对于诸如铝或氧化铝的反应性掺杂剂，PVD可以是问题较少的技术。

[0057] 方法400还涉及在操作407处在掺杂选择器材料上方形成第二电极。例如，第二电极可以与图2的中间电极210相同或相似。

[0058] 然后，过程400在操作409处涉及在第一电极上方形成掺杂储存材料层。根据实施例，储存材料可以是相变材料，并且掺杂剂可以包括一种或多种铝(Al)、锆(Zr)、铪(Hf)和硅(Si)。在所示实施例中，处理设备共沉积储存材料和掺杂剂，例如通过共溅射。储存材料和掺杂剂的共沉积可以涉及与上文关于操作403描述的形成掺杂选择器材料层相似或相同的处理技术。例如，处理设备可以利用一个或多个标靶执行PVD以共沉积储存材料和掺杂剂。

[0059] 在形成掺杂储存材料层之后，过程400涉及在操作413处在掺杂储存材料上方形成第三电极。第三电极可以与图2的顶部电极212相同或相似。

[0060] 如上所述，图4的过程400是过程流程的一个示例，但是其他流程也是可能的。另外，其他实施例可以涉及形成和处理图4中所示的附加或不同的层。

[0061] 图5A-5F示出了根据实施例的在根据诸如图4的过程400的过程形成存储器单元阵列期间的材料叠层的视图。具体地，图5A-5F的视图示出了图2的存储器单元阵列200的截面视图。

[0062] 图5A中所示的叠层包括图案化的存取线502。图案化的存取线可以与图2的存取线206相同或相似。图案化的存取线502可以称为字线。图案化的存取线206的形成可涉及例如沉积导电字线层和图案化导电字线层。叠层还包括字线502之间的填充材料504。在沉积后续层之前(例如，在沉积电极层506之前)，处理设备可以将填充材料504沉积到字线502之间的间隙中。填充材料504可以是例如介电材料，例如氧化硅(SiO2)或其他合适的电介质。填充材料504可以填充字线之间的空间，以为电路提供物理稳定性，而不会显著干扰电路的操作。在一个这样的实施例中，形成填充材料504可以涉及沉积电介质，然后是在导电字线502上停止的化学机械平坦化(CMP)工艺。

[0063] 图5B示出了根据实施例在形成电极层506和掺杂选择器材料层508之后的图5A的叠层。电极层506可以包括导电材料层，例如上面关于图2描述的导电电极材料。根据实施例，电极层506的形成之后是图案化工艺以形成单独的电极(例如，如在图4的操作401中)。

[0064] 在一个实施例中，掺杂选择器材料508可以是硫属化物材料或其他合适的选择器材料和掺杂剂，掺杂剂包括铝(Al)、锆(Zr)、铪(Hf)和硅(Si)中的一种或多种。在图5B所示的实施例中，处理设备共沉积选择器材料和掺杂剂(例如，如图4的操作403中)。例如，处理设备可以用一个或多个标靶执行PVD，标靶包括用于形成选择器材料和掺杂剂的元素。然而，掺杂选择器材料508也可以通过沉积选择器材料然后进行其他处理操作以在沉积之后对选择器材料进行掺杂来形成。

[0065] 图5C示出了根据实施例的在沉积另一电极层507和储存材料层510之后的图5B的叠层。电极层507可以包括导电材料层，例如上面关于图2描述的导电电极材料。根据实施例，电极层507的形成之后是图案化工艺以形成单独的电极(例如，如在图4的操作407中)。

[0066] 在一个实施例中，掺杂储存材料510可包括相变材料或具有用于存储逻辑值的记忆效应的其他合适材料、以及包括铝(Al)、锆(Zr)、铪(Hf)和硅(Si)中的一种或多种的掺杂剂。在图5C所示的实施例中，处理设备共沉积储存材料和掺杂剂(例如，如在图4的操作409中)。例如，处理设备可以用一个或多个标靶执行PVD，标靶包括用于形成储存材料和掺杂剂的元素。然而，掺杂储存材料510也可以通过沉积储存材料然后进行其他处理操作以在沉积之后对储存材料进行掺杂来形成。

[0067] 图5D示出了根据实施例的在沉积另一电极层509和掩模层512之后的图5C的叠层。像先前形成的电极层506和507一样，电极层509可以包括一层导电材料，例如上面关于图2所描述的那样。根据实施例，形成电极层509之后是图案化工艺以形成单独的电极(例如，如在图4的操作413中)。掩模512可以是例如电介质硬掩模或其他合适的掩模。然后，处理设备可以在掩模512上方形成光致抗蚀剂图案，以产生图案化掩模。然后，处理设备可以穿过图案化掩模中的开口蚀刻下面的叠层，以获得如图5E所示的图案化叠层。

[0068] 图5E示出了根据实施例在图案化叠层及沉积密封材料523和填充材料521之后的图5D的叠层。在所示实施例中，处理设备蚀刻叠层(电极层506、507、509，掺杂选择器材料508和掺杂储存材料510)以限定各个存储器单元。在一个实施例中，存储器单元包括底部电极511、掺杂选择器元件(其也可以称为选择器器件)519、中间电极513、掺杂存储元件517和顶部电极515。在蚀刻叠层后，处理设备可以沉积密封材料523。在一个实施例中，密封材料
523可以是例如：氧化硅、氮化硅、氮氧化硅、其他氧化物(如氧化铝、氧化铪、氧化钛、氧化锆)、高k材料，非导电氮化物或能够充当密封材料的其他材料。密封材料523可以用作绝缘体和/或化学屏障，以电绝缘不同结构并保护材料免受污染。在一个这样的实施例中，处理设备沉积、掩蔽和蚀刻密封材料523以围绕电极、储存材料和选择器材料的侧面。然后，处理设备在各个存储器单元之间沉积填充材料521。填充材料521可以由与上述填充材料504相同或相似的材料构成。在一个实施例中，处理设备将密封材料523和填充材料521沉积为共形层。在一个实施例中，共形层的厚度沿着与下层的整个界面大致相同。然而，在其他实施例中，密封材料523和填充材料521可以是非共形层。在沉积密封材料523和填充材料521之后，在一个实施例中，处理设备对密封材料523和填充材料521执行CMP操作，停止在导电电极515上以暴露电极515来形成位线。

[0069] 图5F示出了根据实施例的在形成导电存取线527之后的图5E的叠层。根据实施例，导电存取线527可以由与导电存取线502相同或相似的材料构成。处理设备可以通过沉积导电材料层并将材料图案化为与导电字线502正交的导电位线来形成导电存取线527。注意，在所示实施例中，由于截面视图的方向，仅可见单个位线。

[0070] 因此，图4和5A-5F示出了形成具有掺杂储存材料和/或选择器的存储器单元的过程。根据上述实施例掺杂存储和选择器材料可以最小化或消除体积变化和电迁移。

[0071] 图6A是根据实施例的形成存储器单元的方法的流程图，包括形成储存材料和掺杂剂的一个或多个交替层。尽管图6A的过程600示出了掺杂选择器层和储存材料层这两者，但是其他实施例可以包括仅掺杂选择器材料或储存材料中的一个。在存储器单元是自选择的一个实施例中(例如，单层材料充当储存元件并且还实现位选择)，根据实施例对自选择器材料层进行掺杂。

[0072] 再次参考图6A，过程600在操作631处开始于形成第一电极。形成第一电极可以与图3的操作301相同或相似，以形成底部电极。然后，在操作633和635处，该过程包括形成一层或多层选择器材料和一层或多层掺杂剂。根据实施例，掺杂剂层可以是掺杂剂薄膜(薄层)，掺杂剂包括铝(Al)、锆(Zr)、铪(Hf)和硅(Si)中的一种或多种。掺杂剂薄膜可包括例如厚度在0.5nm-5nm范围内的掺杂剂膜。在一个这样的实施例中，处理设备可以通过诸如物理气相沉积(PVD)、原子层沉积(ALD)、化学气相沉积(CVD)的处理技术或其他合适技术以期望的顺序将薄掺杂剂膜沉积到叠层上。在一个实施例中，选择器材料层是硫属化物材料，例如硫属化物玻璃，并且通过任何合适的沉积工艺形成，例如物理气相沉积(PVD)、化学气相沉积(CVD)、原子层沉积(ALD)或其他沉积技术。

[0073] 根据实施例，过程600可以涉及形成不同数量的掺杂剂层并且相对于选择器材料具有不同的放置。图6B-6F示出了根据实施例的具有不同放置的不同数量的掺杂剂薄层的示例。例如，图6B示出了具有三个掺杂剂层650的实施例。在图6B中，一个掺杂剂层650位于底部电极656和一层选择器材料652之间，第二掺杂剂层650位于中间电极654和一层选择器材料652之间，并且第三掺杂剂层650位于两层选择器材料652的中间。图6C示出了具有两个掺杂剂层650的实施例。在图6C中，一层选择器材料652位于两个掺杂剂层650之间。其他实施例可包括单个掺杂剂层。例如，图6D示出了单个掺杂剂层650夹在两层选择器材料652之间的实施例。图6E示出了一层选择器材料位于底部电极656和选择器材料652之间的实施例。图6F示出了掺杂剂层650位于中间电极和选择器材料之间的实施例。其他实施例可包括与选择器材料交错的多于三个掺杂剂层。根据实施例，掺杂剂层的数量取决于所需的掺杂剂的量或浓度。在最初形成掺杂剂层和选择器材料的层时，这些层彼此分开并且分离。然而，选择器材料层和掺杂剂层中的元素将混合到一起以形成均匀掺杂的选择器。例如，选择器材料层和掺杂剂层可以达到一定温度(例如，在280-300℃的范围内)，以便由于其他处理操作(例如在图案化之前沉积掩模)而导致元素的混合，这导致一层均匀掺杂的选择器材料。然而，也可以进行单独的退火操作以引起掺杂剂层和选择器材料层中的元素的混合。

[0074] 再次参考图6A，在形成掺杂剂和选择剂材料的层之后，该过程涉及在操作637处形成第二电极。第二电极可以与图2的中间电极210相同或相似。

[0075] 可以执行类似的过程以形成储存材料的掺杂层。例如，在操作639和641处，处理设备可以形成一个或多个掺杂剂层(包括铝(Al)、锆(Zr)、铪(Hf)和硅(Si)中的一种或多种)和一层或多层储存材料。与上述掺杂剂和选择剂材料的层类似，实施例可包括一层、两层、三层或更多层掺杂剂。根据实施例，图6B-6F中所示的掺杂剂层的数量和布置也适用于掺杂储存材料层的形成。在最初形成掺杂剂层和储存材料层时，这些层彼此分开并且分离。然而，储存材料层和掺杂剂层中的元素将混合到一起以形成均匀掺杂的储存材料层。例如，储存材料层和掺杂剂层可以达到一定温度(例如，在280-300℃的范围内)，以便由于其他处理操作(例如在图案化之前沉积掩模)而导致元素的混合，这导致一层均匀掺杂的储存材料。然而，也可以进行单独的退火操作以引起掺杂剂层和储存材料层中的元素的混合。过程600还涉及在操作643处在掺杂储存材料上方形成第三电极。第三电极可以与图2的顶部电极
212相同或相似。

[0076] 图6A的过程600是过程流程的一个示例，但是其他流程也是可能的。另外，其他实施例可涉及形成和处理图6A中所示的附加或不同的层。

[0077] 图7A-7F示出了根据实施例的在根据诸如图6A的过程600的过程形成存储器单元阵列期间的材料叠层的视图。具体地，图7A-7F的视图示出了存储器单元阵列的截面图，该存储器单元阵列类似于图2的存储器单元阵列200，但具有与储存材料和选择器材料交错的多层掺杂剂。

[0078] 图7A中所示的叠层包括图案化的存取线702。图案化的存取线可以与图2的存取线206相同或相似。图案化的存取线702可以称为字线。图案化的存取线702的形成可涉及例如沉积导电字线层和图案化导电字线层。该叠层还包括在字线502之间的填充材料704。填充材料可以与图5A的填充材料504相同或相似。

[0079] 图7B示出了根据实施例在形成电极层706和多层选择器材料708和多个掺杂剂层731之后的图7A的叠层。电极层706可以包括导电材料层，例如上面关于图2描述的导电电极材料。根据实施例，形成电极层706之后是图案化工艺以形成单独的电极(例如，如在图6A的操作631中)。在一个实施例中，选择器材料708可以是硫属化物材料或其他合适的选择器材料。掺杂剂层731可以是铝(Al)、锆(Zr)、铪(Hf)和硅(Si)中的一种。在一个这样的实施例中，掺杂剂层包括氧化物或氮化物。在图7B所示的实施例中，叠层包括交替配置的三层掺杂剂和两层选择器材料，例如图6B中。

[0080] 图7C示出了根据实施例的在沉积另一电极层707和多层储存材料710及多个掺杂剂层733之后的图7B的叠层。电极层507可以包括导电材料层，例如上面关于图2描述的导电电极材料。根据实施例，形成电极层707之后是图案化工艺以形成单独的电极(例如，如在图6A的操作637中)。在一个实施例中，储存材料710可以是相变材料或具有用于存储逻辑值的记忆效应的其他合适材料。掺杂剂层733可以包括铝(Al)、锆(Zr)、铪(Hf)和硅(Si)中的一种或多种，并且可以与掺杂剂层731相同或相似。在一个这样的实施例中，掺杂剂层包括氧化物或氮化物。在图7C所示的实施例中，叠层包括交替配置的三层掺杂剂和两层储存材料，例如图6B中。

[0081] 图7D示出了根据实施例的在沉积另一电极层509和掩模层512之后的图7C的叠层。如在先前形成的电极层706和707，电极层709可以包括导电材料层，例如上面关于图2所描述的那样。掩模712可以是例如电介质硬掩模或其他合适的掩模。在沉积掩模712的过程中，材料叠层可以被加热到足以引起掺杂剂和选择器/储存材料层中的元素混合的温度。因此，根据实施例，可以由分离层形成均匀掺杂的储存和/或选择器材料层，而不需要额外的退火操作。然后，处理设备可以在掩模512上方形成光致抗蚀剂图案，以产生图案化掩模。然后，处理设备可以穿过图案化掩模中的开口蚀刻下面的叠层，以获得如图7E所示的图案化的叠层。

[0082] 图7E示出了根据实施例在图案化叠层和沉积密封和填充材料之后的图7D的叠层。在所示实施例中，处理设备蚀刻叠层(电极层706、707、709，选择器材料708的层，掺杂剂层
731，储存材料710的层和掺杂剂层733)以限定各个存储器单元。在一个实施例中，存储器单元包括底部电极711、掺杂选择器元件(由选择器材料719和掺杂剂731的混合形成)、中间电极713、掺杂储存元件(由储存材料717和掺杂剂733的混合形成)和顶部电极715。在蚀刻叠层之后，处理设备可以沉积密封材料723和填充材料721。密封材料723和填充材料721可以根据图5E的密封材料523和填充材料521。在沉积密封材料723和填充材料721之后，处理设备可以对密封材料723和填充材料721执行CMP操作，在导电电极715上停止以暴露电极715来形成位线。如上所述，作为处理叠层的结果，掺杂剂层与选择器和/或储存材料混合。因此，虽然掺杂剂层731和733在图7E中显示为分离层，但掺杂剂在该过程中此处可以已与选择器和/或储存材料混合。

[0083] 图7F示出了根据实施例的在形成导电存取线727之后的图7E的叠层。根据实施例，导电存取线727可以由与导电存取线702相同或相似的材料构成。处理设备可以通过沉积导电材料层并将材料图案化为与导电字线702正交的导电位线来形成导电存取线727。注意，在所示实施例中，由于截面视图的方向，仅可见单个位线。另外，尽管掺杂剂层731和733在图7F中显示为分离层，但掺杂剂在该过程中此处可以已与选择器和/或储存材料混合。

[0084] 因此，图6A和7A-7F示出了形成具有掺杂储存材料和/或选择器的存储器单元的过程。根据上述实施例掺杂存储和选择器材料可以最小化或消除体积变化和电迁移。

[0085] 图8A和8B是示出根据实施例的具有和不具有储存元件掺杂的存储器单元的部分置位的储存元件的透射电子显微镜(TEM)图像。图8A示出了不具有掺杂储存材料的存储器单元的一部分的图像。储存元件802被部分地置位(与完全设置为给定的逻辑状态相反)，使得储存材料的一部分处于非晶态(非晶部分804)并且储存材料的一部分处于结晶态(结晶部分806)。从图8A中可以看出，非晶部分804明显宽于结晶部分806。如上所述，与编程位相关联的连续体积变化可能对存储单元造成显著的应变并最终导致故障。

[0086] 图8B示出了根据实施例的具有掺杂有铝的储存材料的存储器单元的一部分的图像。图8B中的存储器单元也部分地置位，但与图8A中的存储器单元不同，储存材料808的宽度没有差异。

[0087] 图9A和9B是示出根据实施例的具有和不具有选择器元件掺杂的存储器单元阵列的透射电子显微镜(TEM)图像。图9A是没有掺杂选择器材料的存储器阵列的一部分的图像。图9A中的图像示出了在相对少量的编程循环之后，选择器材料902中的元素的电迁移发生。
具体地，图9A示出了锑和碲的元素分离。相反，图9B是具有掺杂有铝的选择器材料的存储器阵列的一部分的图像。从图9B中可以看出，由于缺少电迁移，具有掺杂选择器904的存储器单元显得明显更均匀。

[0088] 图10是根据本文描述的实施例的用于制造存储器单元阵列的示例性处理设备的框图。处理设备1000可以包括用于执行材料处理操作的工具，材料处理操作诸如沉积、蚀刻(例如、湿法或干法蚀刻、激光蚀刻或其他蚀刻工艺)、离子注入、化学机械平坦化(CMP)、退火、固化、清洁和/或其他材料处理操作。如图所示，根据实施例，处理设备1000包括沉积工具1002。尽管示出了一个沉积工具1002，但是其他实施例可以包括多于一个的沉积工具。沉积工具1002可包括例如用于执行化学气相沉积(CVD)、原子层沉积(ALD)、物理气相沉积(PVD)(例如物理溅射)、等离子体增强化学气相沉积(PECVD)、混合物理化学气相沉积(HPCVD)或其他沉积技术的设备。沉积工具1002可沉积本文所述的一个或多个层以形成存储器单元阵列。处理设备1000还可以包括电镀工具1008，以通过电镀或电沉积工艺形成导电层。

[0089] 处理设备1000还包括蚀刻工具或腔室1004，例如湿法或干法蚀刻工具。湿法蚀刻可以涉及例如将正在处理的衬底浸入湿蚀刻剂或其他湿法蚀刻技术中。干法蚀刻可以涉及例如通过将衬底暴露于离子的轰击(例如，通过反应气体的等离子体)来去除材料，所述离子的轰击从暴露于离子的衬底表面去除部分材料。尽管示出了一个蚀刻工具1004，但是其他实施例可以包括多于一个蚀刻工具。蚀刻工具1004可以执行本文描述的方法的蚀刻或图案化操作。

[0090] 处理设备1000还包括光刻工具1006。光刻工具1006可以使用光将图案从光掩模转移到衬底上的光敏化学“光致抗蚀剂”。然后，诸如化学处理的后续操作可以将图案蚀刻到光致抗蚀剂下面的材料中，或者能够在图案中沉积新材料。处理设备还包括退火和/或固化工具1007。退火/固化工具1007可包括炉或其他加热机构，以退火或固化衬底上的层。

[0091] 处理设备还包括CMP工具1009。CMP工具1009可以通过使用例如化学浆料来平面化衬底的表面，来执行化学机械平坦化操作。处理设备的工具可以组合成单个工具，也可以是分离的工具。在另一个实施例中，组合了一些工具而其他工具是分离的。机器人传送机构1010可以在工具之间传送正在处理的衬底或晶圆。

[0092] 处理设备包括用于操作设备和过程控制参数的控制逻辑。在一个实施例中，每个工具包括其自己的控制逻辑。控制逻辑可以包括控制处理的硬件逻辑和/或软件/固件逻辑。可以对设备进行编程或配置以按特定顺序执行某些操作。例如，制造实体可以配置处理设备1000以在晶圆或衬底上执行操作以形成电子电路。处理设备还可以包括计算机系统的其他部件，例如图11的系统1100的一个或多个部件。例如，在一个实施例中，处理设备可以包括一个或多个显示器和用于管理处理设备的输入设备。制造实体通常操作处理设备。

[0093] 图11是根据实施例的计算系统的框图，在计算系统中可以包括具有掺杂储存和/或选择器材料的存储器设备。

[0094] 系统1100表示根据本文描述的任何实施例的计算设备，并且可以是膝上型计算机、台式计算机、服务器、游戏或娱乐控制系统、扫描仪、复印机、打印机、路由或交换设备、嵌入式计算设备或其他电子设备。

[0095] 系统1100包括处理器1110，其为系统1100提供处理、操作管理和指令的执行。处理器1110可包括为系统1100提供处理的任何类型的微处理器、中央处理单元(CPU)、图形处理单元(GPU)、处理核心、或其他处理硬件，或处理器的组合。处理器1110控制系统1100的整体操作，并且可以是或包括一个或多个可编程通用或专用微处理器、数字信号处理器(DSP)、可编程控制器、专用集成电路(ASIC)、可编程逻辑器件(PLD)等，或这些设备的组合。

[0096] 在一个实施例中，系统1100包括耦合到处理器1110的接口1112，接口1112可表示更高速接口或高吞吐量接口，以用于需要更高带宽连接的系统部件，例如存储器子系统1120或图形接口部件1140。接口1112可以表示“北桥”电路，其可以是独立部件或集成到处理器管芯上。图形接口1140与图形部件接口连接，以用于向系统1100的用户提供视觉显示。
在一个实施例中，图形接口1140基于存储在存储器1130中的数据或基于由处理器1110执行的操作或两者来生成显示。

[0097] 存储器子系统1120表示系统1100的主存储器，并且为将由处理器1110执行的代码或将在执行例程中使用的数据值提供储存。存储器子系统1120可以包括一个或多个存储器设备1130，诸如只读存储器(ROM)、闪存、一种或多种随机存取存储器(RAM)、或其他存储器设备、或这些设备的组合。存储器设备1130可以包括具有如本文所述的掺杂储存和/或选择器元件的存储器设备。

[0098] 存储器1130存储和托管操作系统(OS)1132等，以提供用于在系统1100中执行指令的软件平台。此外，应用程序1134可以在来自存储器1130的OS 1132的软件平台上执行。应用程序1134表示具有其自己的操作逻辑以进行一个或多个功能的执行的程序。过程1136表示向OS 1132或一个或多个应用程序1134或组合提供辅助功能的代理或例程。OS 1132、应用程序1134和进程1136提供逻辑以为系统1100提供功能。在一个实施例中，存储器子系统1120包括存储器控制器1122，其是用于生成命令并向存储器1130发出命令的存储器控制器。将理解，存储器控制器1122可以是处理器1110的物理部分或接口1112的物理部分。例如，存储器控制器1122可以是集成存储器控制器，集成到具有处理器1110的电路上。

[0099] 尽管没有具体示出，但是应该理解，系统1100可以包括设备之间的一个或多个总线或总线系统，例如存储器总线、图形总线、接口总线等。总线或其他信号线可以将部件通信地或电气地耦合在一起，或者通信地和电气地耦合部件。总线可以包括物理通信线路、点对点连接、桥接器、适配器、控制器或其他电路或组合。总线可以包括例如系统总线、外围部件互连(PCI)总线、HyperTransport或工业标准架构(ISA)总线、小型计算机系统接口(SCSI)总线、通用串行总线(USB)、或电气和电子工程师协会(IEEE)标准1394总线(通常称为“Firewire”)中的一个或多个。

[0100] 在一个实施例中，系统1100包括接口1114，其可以耦合到接口1112。接口1114可以是低于接口1112的低速接口。在一个实施例中，接口1114可以是“南桥”电路，其可以包括独立部件和集成电路。在一个实施例中，多个用户接口部件或外围部件或两者耦合到接口1114。网络接口1150向系统1100提供通过一个或多个网络与远程设备(例如，服务器或其他计算设备)通信的能力。网络接口1150可以包括以太网适配器、无线互连部件、USB(通用串行总线)或基于其他有线或无线标准的接口或专有接口。网络接口1150可以与远程设备交换数据，这可以包括发送存储在存储器中的数据或接收要存储在存储器中的数据。

[0101] 在一个实施例中，系统1100包括一个或多个输入/输出(I/O)接口1160。I/O接口1160可以包括用户通过其与系统1100交互的一个或多个接口部件(例如，音频、字母数字、触觉/触摸或其他接口)。外围接口1170可以包括上面没有具体提到的任何硬件接口。外围设备通常指的是从属地连接到系统1100的设备。从属连接是系统1100提供操作执行的软件平台或硬件平台或两者并且用户与之交互的连接。

[0102] 在一个实施例中，系统1100包括储存子系统1180以便以非易失性方式存储数据。在一个实施例中，在某些系统实施方式中，储存器1180的至少某些部件可以与存储器子系统1120的部件重叠。储存子系统1180包括储存器设备1184，其可以是或包括用于以非易失性方式存储大量数据的任何常规介质，例如一个或多个磁性、固态或基于光学的盘、或其组合。储存器1184以持久状态保存代码或指令和数据1186(即，尽管中断对系统1100的供电，仍保留该值)。储存器1184可以通常被认为是“存储器”，尽管存储器1130通常是向处理器
1110提供指令的执行或操作存储器。而储存器1184是非易失性的，存储器1130可以包括易失性存储器(即，如果中断对系统1100的供电，则数据的值或状态是不确定的)。在一个实施例中，储存子系统1180包括与储存器1184接口连接的控制器1182。在一个实施例中，控制器
1182是接口1114或处理器1110的物理部分，或者可以包括处理器1110和接口1114中的电路或逻辑。

[0103] 电源1102向系统1100的部件提供电力。更具体地，电源1102通常与系统1100中的一个或多个电力供应1104接口连接，以向系统1100的部件提供电力。在一个实施例中，电力供应1104包括AC到DC(交流到直流)适配器以插入墙壁插座。这种AC电力可以是可再生能源(例如，太阳能)电源1102。在一个实施例中，电源1102包括DC电源，例如外部AC到DC转换器。在一个实施例中，电源1102或电力供应1104包括无线充电硬件，以借助接近充电场来充电。
在一个实施例中，电源1102可包括内部电池或燃料电池源。

[0104] 以下是本公开内容的一些实施例。在一个实施例中，一种电路包括存储器单元阵列，并且阵列的给定存储器单元包括第一电极和第二电极；以及储存元件，包括在第一和第二电极之间的掺杂相变材料层，其中，掺杂相变材料包括铝。在一个实施例中，掺杂相变材料层包括氧化铝(例如，Al2O3)或氮化铝(AlN)。在另一个实施例中，掺杂相变材料包括锆(Zr)。在一个这样的实施例中，掺杂相变材料包括氧化锆(例如，ZrO2)或氮化锆(例如，ZrN)。在另一实施例中，掺杂相变材料包括铪(Hf)。在一个这样的实施例中，掺杂相变材料包括氧化铪(例如，HfO2)或氮化铪(例如，HfN)。在另一实施例中，掺杂相变材料包括硅(Si)。在一个这样的实施例中，掺杂相变材料包括氧化硅(例如，SiO2)或氮化硅(例如，Si3N4)。在一个实施例中，掺杂相变材料具有1-7at％范围的掺杂剂浓度。在一个实施例中，掺杂相变材料包括硫属化物材料和掺杂剂(例如，包含铝、锆、铪或硅的掺杂剂)的固溶体。

[0105] 在一个实施例中，存储器单元还包括位于储存元件与第一和第二电极之一之间的选择器元件，其中，选择器元件包括掺杂硫属化物材料。在一个这样的实施例中，选择器元件的掺杂硫属化物材料具有1-7at％范围的掺杂剂浓度。在一个实施例中，选择器元件的掺杂硫属化物材料包括硫属化物材料和掺杂剂的固溶体。

[0106] 在一个实施例中，选择器元件的掺杂硫属化物材料包括铝(Al)。在一个实施例中，选择器元件的掺杂硫属化物材料包括氧化铝(例如，Al2O3)或氮化铝(AlN)。在另一个实施例中，选择器元件的掺杂硫属化物材料包括锆(Zr)。在一个这样的实施例中，选择器元件的掺杂硫属化物材料包括氧化锆(例如，ZrO2)或氮化锆(例如，ZrN)。在另一个实施例中，选择器元件的掺杂硫属化物材料包括铪(Hf)。在一个这样的实施例中，选择器元件的掺杂硫属化物材料包括氧化铪(例如，HfO2)或氮化铪(例如，HfN)。在另一个实施例中，选择器元件的掺杂硫属化物材料包括硅(Si)。在一个这样的实施例中，选择器元件的掺杂硫属化物材料包括氧化硅(例如，SiO2)或氮化硅(例如，Si3N4)。

[0107] 在一个实施例中，储存元件在非晶态和结晶态下具有相同的宽度。在一个实施例中，储存元件的掺杂相变材料的结晶温度在150-300摄氏度(℃)的范围内。

[0108] 在一个实施例中，一种电路包括存储器单元阵列，其中，阵列的给定存储器单元包括第一电极和第二电极；储存元件，包括在第一和第二电极之间的掺杂相变材料层；以及选择器元件，在储存元件与第一和第二电极之一之间，其中，选择器元件包括掺杂硫属化物材料。在一个实施例中，掺杂相变材料和掺杂硫属化物材料具有1-7at％范围的掺杂剂浓度。在一个实施例中，储存元件的掺杂相变材料和选择器元件的掺杂硫属化物材料包括硫属化物材料和掺杂剂的固溶体。在一个实施例中，选择器元件的掺杂硫属化物材料和储存元件的掺杂相变材料包括以下之一：硅(Si)、锆(Zr)、铪(Hf)和硅(Si)。在一个这样的实施例中，选择器元件的掺杂硫属化物材料和储存元件的掺杂相变材料包括含有氧化物或氮化物的掺杂剂。在一个实施例中，选择器元件的掺杂硫属化物材料包括含有锑的掺杂铝的硫属化物玻璃，并且选择器元件包括均匀分布的锑。在一个实施例中，储存元件在非晶态和结晶态下具有相同的宽度。在一个实施例中，储存元件的掺杂相变材料的结晶温度在150-300℃的范围内。

[0109] 在一个实施例中，一种系统包括处理器和通信地与处理器耦合的存储器设备，其中，存储器设备包括根据本文实施例的存储器单元阵列。在一个实施例中，该系统还包括通信地耦合到处理器的显示器、通信地耦合到处理器的网络接口、或者被耦合以向系统提供电力的电池中的任何一个。

[0110] 在一个实施例中，一种形成包括存储器单元阵列的电路的方法包括形成第一电极；在第一电极上方形成储存元件，其包括在第一电极上方形成掺杂相变材料层；以及在相变材料层和掺杂剂层上方形成第二电极。在一个实施例中，形成掺杂相变材料层的方法包括形成与一层或多层掺杂剂交替的一层或多层储存材料。在一个这样的实施例中，形成掺杂剂层包括在第一电极上方沉积包含铝的掺杂剂层。在一个实施例中，形成掺杂剂层包括沉积掺杂剂层，该掺杂剂层包括以下之一：锆(Zr)、铪(Hf)和硅(Si)。在一个实施例中，掺杂剂层包括氧化物或氮化物。在一个实施例中，形成掺杂相变材料层包括共沉积相变材料和掺杂剂。在一个实施例中，掺杂剂包括铝(Al)、锆(Zr)、铪(Hf)或硅(Si)。在一个实施例中，掺杂剂层包括氧化物或氮化物。在一个实施例中，该方法还包括在储存元件和第一电极之间形成选择器元件，其中，形成选择器元件包括形成掺杂选择器材料层。在一个这样的实施例中，形成掺杂选择器材料层包括形成与一层或多层掺杂剂交替的一层或多层选择器材料。在一个实施例中，形成掺杂选择器材料层包括共沉积选择器材料和掺杂剂。

[0111] 本文描述的各种部件可以是用于执行所描述的操作或功能的装置。本文描述的每个部件包括软件、硬件或这些的组合。这些部件可以实现为软件模块、硬件模块、专用硬件(例如，专用硬件、专用集成电路(ASIC)、数字信号处理器(DSP)等)、嵌入式控制器、硬连线电路等。

[0112] 除了本文描述的内容之外，在不脱离本发明的范围的情况下，可以对本发明的所公开的实施例和实施方式进行各种修改。因此，本文的图示和示例应该被解释为说明性的而非限制性的。应该仅通过参考所附权利要求来衡量本发明的范围。