一种高速高精度欠压保护电路

摘要

本发明公开一种高速高精度欠压保护电路，属于电子电路技术领域。所述高速高精度欠压保护电路采用全MOS架构实现，无需比较器和带隙基准等模拟模块，自偏置控制方式产生随电源电压二次方变化的电流可实现更高的响应速度，按在不同电源电压系统中应用的要求其最小开启电压可调。本发明提供的高速高精度欠压保护电路具有结构简单、工艺迁移性高、应用范围广和低功耗等优点。

权利要求

1.一种高速高精度欠压保护电路，其特征在于，采用全MOS架构，通过自偏置控制方式产生电流，该电流随电源电压二次方变化，能够实现更高的响应速度，按在不同电源电压系统中应用的要求其最小开启电压可调；所述高速高精度欠压保护电路包括NMOS管MN1、NMOS管MN2、NMOS管MN3、NMOS管MN4、NMOS管MN5、NMOS管MN6、NMOS管MN7、PMOS管MP1、PMOS管MP2、PMOS管MP3、PMOS管MP4、PMOS管MP5和反向器INV1、反向器INV2；其中，NMOS管MN1的栅端接自身漏端，漏端接PMOS管MP1的漏端；NMOS管MN2的漏端接反向器INV1的输入端，栅端接所述NMOS管MN1的栅端；NMOS管MN3的栅端接自身漏端，漏端接NMOS管MN5源端；NMOS管MN4漏端接PMOS管MP5漏端，其栅端接所述NMOS管MN1栅端；所述NMOS管MN5漏端接NMOS管MN6源端，其栅端接其漏端，其源端接所述NMOS管MN3漏端；NMOS管MN6栅端接其漏端，漏端接PMOS管MP4漏端，源端接NMOS管MN5漏端；NMOS管MN7漏端接所述PMOS管MP3漏端，其栅端接反向器INV2输出端；

PMOS管MP1栅端接GND，漏端接所述NMOS管MN1漏端；PMOS管MP2漏端接所述NMOS管MN2漏端，其栅端接所述PMOS管MP4漏端；PMOS管MP3栅端接其漏端，漏端接所述NMOS管MN7漏端，其源端接PMOS管MP4漏端；PMOS管MP4漏端接PMOS管MP2栅端，栅端接PMOS管MP5栅端；PMOS管MP5栅端接其漏端，漏端接所述NMOS管MN4漏端；

所述反向器INV1的输出端接所述反向器INV2的输入端，所述反向器INV2的输出端接UVLO_FLAG端口；

所述NMOS管MN1、所述NMOS管MN2、所述NMOS管MN3、所述NMOS管MN4和所述NMOS管MN7的源端均接地GND；

所述PMOS管MP1、所述PMOS管MP2、所述PMOS管MP4和所述PMOS管MP5的源端接电源VDD。

说明书

一种高速高精度欠压保护电路

技术领域

[0001] 本发明涉及电子电路技术领域，特别涉及一种高速高精度欠压保护电路。

背景技术

[0002] 在电源类芯片中欠压保护模块是最核心的保护电路之一，欠压保护电路负责持续检测电源电压的异常波动，且当电源电压低于或超出设定范围后立刻关断芯片，从而避免芯片中某些对电源电压波动敏感的模块因电源电压发生异常波动而损坏。

[0003] 传统需利用电压基准源产生参考电压VREF、分压电阻网络对电源电压VDD进行分压采样，最终通过比较器将参考电压VREF与采样所得电压比较来共同实现欠压保护电路。为了提高欠压保护电路中电阻采样网络的采样精度，抑制噪声信号对电路的干扰，在传统欠压保护结构中还需增加电压迟滞模块。

[0004] 传统欠压保护电路架构如图1所示，电阻R1和R2构成采样网络，采样所得电压在电阻R2上端输出。比较器COMP1正端接电阻R1和R2采样所得电压，负端接参考电压VREF，输出端接UVLO_FLAG端口。MOS管MN1与电阻R3形成正反馈环路，为比较器COMP1参考阈值提供迟滞功能。在传统欠压保护电路中，当电源电压VDD低于其设定阈值时，UVLO_FLAG为低，芯片内部分模块被关闭，以避免因VDD异常引起损坏。当电源电压VDD高于其设定阈值后，UVLO_FLAG为高，此时电阻R3被MOS管MN1短路，欠压保护阈值降低，可防止VDD在其阈值电压附近波动时欠压保护电路不断误触发。从以上分析可以看出比较器和带隙基准等模拟模块的存在将增加传统欠压保护电路的复杂度、面积和功耗，且带隙基准电路对最小工作电压有要求，限制了欠压保护电路的应用范围。

[0005] 因此如何构造新型电路架构，将欠压保护电路进行简化同时实现快速响应，成为研究欠压保护电路的研究重点。

发明内容

[0006] 本发明的目的在于提供一种高速高精度欠压保护电路，以解决传统的欠压保护电路复杂度高、面积和功耗大，且应用范围小的问题。

[0007] 为解决上述技术问题，本发明提供一种高速高精度欠压保护电路，采用全MOS架构，通过自偏置控制方式产生电流，该电流随电源电压二次方变化，能够实现更高的响应速度，按在不同电源电压系统中应用的要求其最小开启电压可调。

[0008] 可选的，所述高速高精度欠压保护电路包括NMOS管MN1～MN7、MOS管MP1～MP5、反向器INV1～INV2；其中，

[0009] NMOS管MN1的栅端接自身漏端，漏端接PMOS管MP1的漏端；NMOS管MN2的漏端接反向器INV1的输入端，栅端接所述NMOS管MN1的栅端；NMOS管MN3的栅端接自身漏端，漏端接NMOS管MN5源端；NMOS管MN4漏端接PMOS管MP5漏端，其栅端接所述NMOS管MN1栅端；所述NMOS管MN5漏端接NMOS管MN6源端，其栅端接其漏端，其源端接所述NMOS管MN3漏端；NMOS管MN6栅端接其漏端，漏端接PMOS管MP4漏端，源端接NMOS管MN5漏端；NMOS管MN7漏端接所述PMOS管MP3漏端，其栅端接反向器INV2输出端；

[0010] PMOS管MP1栅端接GND，漏端接所述NMOS管MN1漏端；PMOS管MP2漏端接所述NMOS管MN2漏端，其栅端接所述PMOS管MP4漏端；PMOS管MP3栅端接其漏端，漏端接所述NMOS管MN7漏端，其源端接PMOS管MP4漏端；PMOS管MP4漏端接PMOS管MP2栅端，栅端接PMOS管MP5栅端；PMOS管MP5栅端接其漏端，漏端接所述NMOS管MN4漏端；

[0011] 所述反向器INV1的输出端接所述反向器INV2的输入端，所述反向器INV2的输出端接UVLO_FLAG端口。

[0012] 可选的，所述NMOS管MN1、所述NMOS管MN2、所述NMOS管MN3、所述NMOS管MN4和所述NMOS管MN7的源端均接地GND。

[0013] 可选的，所述PMOS管MP1、所述PMOS管MP2、所述PMOS管MP4和所述PMOS管MP5的源端接电源VDD。

[0014] 在本发明中提供了一种高速高精度欠压保护电路，采用全MOS架构，结构简单且具有更高的工艺迁移特性；其利用自偏置控制方式产生随电源电压二次方变化的电流实现了更高的响应速度，按在不同电源电压系统中应用的要求其最小开启电压可调，具有更广的应用范围。

附图说明

[0015] 图1是传统欠压保护电路的结构示意图；

[0016] 图2是本发明提供的高速高精度欠压保护电路的结构示意图；

[0017] 图3是本发明提供的高速高精度欠压保护电路的工作波形图。

具体实施方式

[0018] 以下结合附图和具体实施例对本发明提出的一种高速高精度欠压保护电路作进一步详细说明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。

[0019] 实施例一

[0020] 本发明提供了一种高速高精度欠压保护电路，采用全MOS架构，通过自偏置控制方式产生电流，该电流随电源电压二次方变化，能够实现更高的响应速度，按在不同电源电压系统中应用的要求其最小开启电压可调。

[0021] 具体的，所述高速高精度欠压保护电路的结构如图1所示，其包括NMOS管MN1～MN7、MOS管MP1～MP5、反向器INV1～INV2；其中，NMOS管MN1的栅端接自身漏端，漏端接PMOS管MP1的漏端；NMOS管MN2的漏端接反向器INV1的输入端，栅端接所述NMOS管MN1的栅端；NMOS管MN3的栅端接自身漏端，漏端接NMOS管MN5源端；NMOS管MN4漏端接PMOS管MP5漏端，其栅端接所述NMOS管MN1栅端；所述NMOS管MN5漏端接NMOS管MN6源端，其栅端接其漏端，其源端接所述NMOS管MN3漏端；NMOS管MN6栅端接其漏端，漏端接PMOS管MP4漏端，源端接NMOS管MN5漏端；NMOS管MN7漏端接所述PMOS管MP3漏端，其栅端接反向器INV2输出端；PMOS管MP1栅端接GND，漏端接所述NMOS管MN1漏端；PMOS管MP2漏端接所述NMOS管MN2漏端，其栅端接所述PMOS管MP4漏端；PMOS管MP3栅端接其漏端，漏端接所述NMOS管MN7漏端，其源端接PMOS管MP4漏端；PMOS管MP4漏端接PMOS管MP2栅端，栅端接PMOS管MP5栅端；PMOS管MP5栅端接其漏端，漏端接所述NMOS管MN4漏端；所述反向器INV1的输出端接所述反向器INV2的输入端，所述反向器INV2的输出端接UVLO_FLAG端口。进一步的，所述NMOS管MN1、所述NMOS管MN2、所述NMOS管MN3、所述NMOS管MN4和所述NMOS管MN7的源端均接地GND；更进一步的，所述PMOS管MP1、所述PMOS管MP2、所述PMOS管MP4和所述PMOS管MP5的源端接电源VDD。

[0022] 本发明的工作原理为：

[0023] 自偏置电流产生：自偏置电流产生模块由所述PMOS管MP1与所述NMOS管MN1组成，其中所述NMOS管MN1工作于饱和区，所述PMOS管MP1工作于线性区，假设流过所述PMOS管MP1与所述NMOS管MN1的电流为Ibias，则有：

[0024]

[0025]

[0026]

[0027]

[0028] 其中，Vth为MOS管(包括所有的NMOS管和PMOS管)的阈值电压，μn与μp分别为NMOS管和PMOS管的电子迁移率，Cox为MOS管的栅氧化层单位面积电容， 和 分别为2
NMOS管MN1和PMOS管MP1的宽长比。由式(2)可知电流Ibias∝VDD ，随着VDD的上升IBias迅速上升，可提升电路响应速度。

[0029] 开启电压阈值设置：当VDD较低时PMOS管MP2关闭，流过PMOS管MP2的电流IMP2小于流过NMOS管MN2的电流IMN2，UVLO_FLAG端口输出低电平，芯片被关断；

[0030] 当VDD逐渐升高时PMOS管MP2开启，流过PMOS管MP2的电流IMP2逐渐增大，当IMP2>IMN2时，UVLO_FLAG端口输出高电平，芯片开始正常工作；

[0031] 临界态时(即IMP2＝IMN2)：

[0032] 所述NMOS管MN2、所述NMOS管MN4、所述PMOS管MP5和所述PMOS管MP4作为电流镜镜像IBias。所述NMOS管MN7关闭，流过PMOS管MP3的电流IMP3＝0。IMP4＝IMN6＝IMN5＝IMN3，其中，是流过PMOS管MP4的电流，是流过NMOS管MP6的电流，是流过NMOS管MP5的电流，是流过NMOS管MP3的电流。

[0033] VTrip＝VDD＝Vgs(MP2)+Vgs(MN6)+Vgs(MN5)+Vgs(MN3)(5)

[0034] Vgs(MP2)、Vgs(MN6)、Vgs(MN5)和Vgs(MN3)为PMOS管MP2、NMOS管MN6、NMOS管MN5和NMOS管MN3的栅源压差。

[0035]

[0036]

[0037]

[0038]

[0039] 和 为PMOS管MP2、NMOS管MN6、NMOS管MN5和NMOS管MN3的宽长比。

[0040] 欠压保护电路开启电压阈值VTrip如(5)式所示，调节NMOS管MN6、NMOS管MN5和NMOS管MN3的串联数即可调节开启电压阈值以适应不同电源电压应用场合。

[0041] 迟滞功能分析：VDD从零开始上升时，UVLO_FLAG端口初始为低电平，NMOS管MN7关闭。IMP4流过NMOS管MN6、NMOS管MN5和NMOS管MN3的串联电路。处于翻转临界点时PMOS管MP2栅端电压较高，欠压保护电路开启电压阈值较大，如图3所示为VTrip_1。

[0042] 当VDD下降时，UVLO_FLAG端口初始为高电平，NMOS管MN7开启。PMOS管MP3与MN6、NMOS管MN5和NMOS管MN3形成并联电路。处于翻转临界点时PMOS管MP2栅端电压较低，欠压保护电路开启电压阈值较低，如图3所示为VTrip_2。

[0043] 通过以上分析可知，本发明所提出的高速高精度欠压保护电路采用全MOS架构实现，无需比较器和带隙基准等模拟模块，自偏置控制方式产生随电源电压二次方变化的电流，能够实现更高的响应速度，按在不同电源电压系统中应用的要求其最小开启电压可调。电路具有结构简单、工艺迁移性高、应用范围广和低功耗等优点。

[0044] 上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。