一种流水线模数转换器前台数字校准的误差提取方法

摘要

本发明提供一种流水线模数转换器前台数字校准的误差提取方法，包括：获取流水线模数转换器的传输曲线，并控制输入信号处于所述传输曲线的子段0之内；当提取第i级流水级的误差信息时，将所述输入信号大小设置为：对所述流水线模数转换器中第i级流水级的所有前级比较器的输出进行锁定；根据所述流水线模数转换器的原始输出码，从流水线的后级到前级依次逐级通过自适应迭代完成误差提取；本发明中在定量误差值时，通过基于拟合的自适应算法来前台提取流水线各级的电容失配误差，增益带宽误差和回踢误差，不需要附加电路，节约了资源，实现了误差值的精准定量，进而便于实现流水线模数转换器的数字校准。

权利要求

1.一种流水线模数转换器前台数字校准的误差提取方法，其特征在于，包括：获取流水线模数转换器的传输曲线，并控制输入信号处于所述传输曲线的子段0之内；

当提取第i级流水级的误差信息时，将所述输入信号大小设置为：其中，Gi是第i个流水线级的余量增益，FS是流水线模数转换器的满量程，P是当前误差提取的级数；

对所述流水线模数转换器中第i级流水级的所有前级比较器的输出进行锁定；

采集实际流水线模数转换器的输出量，并对所述实际流水线模数转换器的输出量进行拟合，获取理想流水线模数转换器的输出量，根据所述理想流水线模数转换器的输出量，从流水线的后级到前级依次逐级通过自适应迭代完成误差提取；

每个电容的电容失配通过如下公式提取：

ΔCi(n)＝ΔCi(n-1)-μ0*Bi(n)*ε(n),i＝1～M其中，M为当级的电容总个数，Bi为第i个电容接入的基准状态，接入正基准时，取值1，接入负基准时，取值-1，μ0为迭代常数，ΔCi为电容失配，ε(n)为第一转换误差，n是迭代序号；

增益误差通过如下公式提取：

ΔG(n)＝ΔG(n-1)-μ1*sign(Dres(n))*ε(n)其中，Dres为残差的数字值，μ1为迭代常数，ΔG为增益误差，ε(n)为第一转换误差；

回踢误差通过如下公式提取：

K1(n)＝K1(n-1)-μ3*sign(Dout(n)-Dout(n-1))*εKB(n)其中，εKB(n)为第二转换误差，μ2、μ3为迭代常数，Dout(n)表示第n次迭代后采样点的数字输出,K(n)为第n次迭代后的回踢误差系数，K1(n)为第n次迭代后的拟合补偿系数，所述第二转换误差通过如下公式获取：通过如下公式获取校准值：

其中，Dout_cal为校准后的数字值，Dout为校准前的数字值，M代表当前校准级的电容总个数。

2.根据权利要求1所述的流水线模数转换器前台数字校准的误差提取方法，其特征在于，所述第一转换误差为：

其中，M为当级的电容总个数，Bi为第i个电容接入的基准状态，ΔCi为电容失配，Dres为残差的数字值，ΔG为增益误差，Dout(n)为第n次迭代后采样点的数字输出，fit(n)为模数转换器第n次迭代后采样点的理想输出值。

3.根据权利要求1所述的流水线模数转换器前台数字校准的误差提取方法，其特征在于，所述流水线模数转换器为具备原始码输出能力的模数转换器。

4.根据权利要求1所述的流水线模数转换器前台数字校准的误差提取方法，其特征在于，所述输入信号为低频信号。

5.根据权利要求1所述的流水线模数转换器前台数字校准的误差提取方法，其特征在于，对所述流水线模数转换器的传输曲线进行扩展处理，获取扩展后的传输曲线，所述扩展处理包括调整流水线模数转换器的传输曲线子段0的两端的比较器阈值电压，使子段0内的残差信号为满幅度信号。

6.根据权利要求1所述的流水线模数转换器前台数字校准的误差提取方法，其特征在于，对所述流水线模数转换器中的比较器的输出进行锁定，包括：利用比较器失调法，通过比较器的失调修调电路，加入失调，完成输出锁定。

7.根据权利要求1所述的流水线模数转换器前台数字校准的误差提取方法，其特征在于，对所述流水线模数转换器中的比较器的输出进行锁定，包括：通过采用强制置位，使传输到余量增益单元的值与子段0对应的比较器值相同，完成输出锁定。

说明书

一种流水线模数转换器前台数字校准的误差提取方法

技术领域

[0001] 本发明涉及电子领域，尤其涉及一种流水线模数转换器前台数字校准的误差提取方法。

背景技术

[0002] 流水线模数转换器(ADC)的架构通常由N个低分辨率的级电路级联而成，输入信号由第一级量化后，获得n1位低分辨率的量化结果，同时输出一个放大后的余量给第二级，依次类推，每一级都产生ni(i＝1～N)位低分辨率的量化结果，并输出余量作为下一级的输入。N个低分辨率的量化结果通过错位叠加合成最终的数字输出。级电路由subADC，MDAC组成，subADC由多个比较器组成，完成级电路的低分辨率量化功能，而MDAC又包含subDAC和OTA这两个功能模块，MDAC完成级电路中的余量放大功能。subDAC通常由电容阵列构成，由于制造偏差，电容之间存在着固有的失配，所以会引入电容失配误差，恶化ADC的线性度，必须对其进行数字修调。

[0003] 目前，高速流水线ADC大多采用65nm或者28nm工艺进行设计，虽然这些工艺节点上的MOS管具有较高的特征频率，但其本征增益较低，这会对MDAC中的关键单元-跨导运算放大器(OTA)的增益设计提出巨大的挑战，而且ADC的设计需要考虑低功耗的时候，OTA的带宽设计同样变得困难，一种可行的解决方式是对增益不足和带宽不足进行数字校准，而且可以通过对多个流水线级电路同时进行校准，从而放松OTA设计的难度，降低功耗。在传统流水线ADC设计中，依赖复位开关来解决回踢误差，但需要消耗时间裕度，在追求更高速度指标的时候，回踢误差也需要进行数字校准。

[0004] 但是，上述误差都需要数字校准，但是如何定量误差值是一个问题。传统的流水线ADC前台校准一般通过积分非线性误差(INL)测量来提取第一级的电容失配误差和增益带宽误差，后级不做处理。流水线ADC后台校准可以提取后级电容失配误差，增益带宽误差和回踢误差，但需要增加模拟辅助电路，以及大量数字算法处理电路。

发明内容

[0005] 鉴于以上所述现有技术的缺点，本发明提供一种流水线模数转换器前台数字校准的误差提取方法，以解决上述技术问题。

[0006] 本发明提供的流水线模数转换器前台数字校准的误差提取方法，包括：

[0007] 获取流水线模数转换器的传输曲线，并控制输入信号处于所述传输曲线的子段0之内；

[0008] 当提取第i级流水级的误差信息时，将所述输入信号设置为：

[0009]

[0010] 其中，Gi是第i个流水线级的余量增益，FS是流水线模数转换器的满量程，P是当前误差提取的级数；

[0011] 对所述流水线模数转换器中第i级流水级的所有前级比较器的输出进行锁定；

[0012] 根据所述流水线模数转换器的原始输出码，从流水线的后级到前级依次逐级通过自适应迭代完成误差提取。

[0013] 可选的，采集实际流水线模数转换器的输出量，并对所述实际流水线模数转换器的输出量进行拟合，获取理想流水线模数转换器的输出量，根据所述理想流水线模数转换器的输出量，从流水线的后级到前级依次逐级通过自适应迭代完成误差提取。

[0014] 可选的，每个电容的电容失配通过如下公式提取：

[0015] ΔCi(n)＝ΔCi(n-1)-μ0*Bi(n)*ε(n),i＝1～M

[0016] 其中，M为当级的电容总个数，Bi为第i个电容接入的基准状态，μ0为迭代常数，ΔCi为电容失配，ε(n)为第一转换误差。

[0017] 可选的，增益误差通过如下公式提取：

[0018] ΔG(n)＝ΔG(n-1)-μ1*sign(Dres(n))*ε(n)

[0019] 其中，Dres为残差的数字值，μ1为迭代常数，ΔG为增益误差，ε(n)为第一转换误差。

[0020] 可选的，回踢误差通过如下公式提取：

[0021]

[0022] K1(n)＝K1(n-1)-μ3*sign(Dout(n)-Dout(n-1))*εKB(n)

[0023] 其中，εKB(n)为第二转换误差，Dout(n)表示第n个采样点的数字输出,K(n)为第n次迭代后的回踢误差系数，K1(n)为第n次迭代后的拟合补偿系数，

[0024] 所述第二转换误差通过如下公式获取：

[0025]

[0026] 可选的，通过如下公式获取校准值：

[0027]

[0028] 其中，Dout_cal为校准后的数字值，Dout为校准前的数字值，M代表当前校准级的电容总个数。

[0029] 可选的，所述第一转换误差为：

[0030]

[0031] 其中，M为当级的电容总个数，Bi为第i个电容接入的基准状态，ΔCi为电容失配，Dres为残差的数字值，ΔG为增益误差，Dout(n)为第n个采样点的数字输出，fit(n)为模数转换器第n个采样点的理想输出值。可选的，所述流水线模数转换器为具备原始码输出能力的模数转换器。

[0032] 可选的，所述输入信号为低频信号。

[0033] 可选的，对所述流水线模数转换器的传输曲线进行扩展处理，获取扩展后的传输曲线，所述扩展处理包括调整流水线模数转换器的传输曲线子段0的两端的比较器阈值电压，使子段0内的残差信号为满幅度信号。

[0034] 可选的，对所述流水线模数转换器中的比较器的输出进行锁定，包括：利用比较器失调法，通过比较器的失调修调电路，加入失调，完成输出锁定。

[0035] 可选的，对所述流水线模数转换器中的比较器的输出进行锁定，包括：通过采用强制置位，使传输到余量增益单元的值与子段0对应的比较器值相同，完成输出锁定[0036] 本发明的有益效果：本发明中的流水线模数转换器前台数字校准的误差提取方法，在定量误差值时，通过基于拟合的自适应算法来前台提取流水线各级的电容失配误差，增益带宽误差和回踢误差，不需要附加电路，节约了资源，实现了误差值的精准定量，进而便于实现流水线模数转换器的数字校准。

附图说明

[0037] 图1是本发明实施例中流水线模数转换器前台数字校准的误差提取方法中流水线数模转换器的结构示意图。

[0038] 图2是本发明实施例中流水线模数转换器前台数字校准的误差提取方法中流水线正常的传输曲线示意图。

[0039] 图3是本发明实施例中流水线模数转换器前台数字校准的误差提取方法中前台校准所需的流水线传输曲线示意图。

[0040] 图4是本发明实施例中流水线模数转换器前台数字校准的误差提取方法中置位法锁定比较器输出示意图。

[0041] 图5是本发明实施例中流水线模数转换器前台数字校准的误差提取方法中回踢误差与拟合值示意图。

[0042] 图6是本发明实施例中流水线模数转换器前台数字校准的误差提取方法中误差提取流程示意图。

具体实施方式

[0043] 以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。需说明的是，在不冲突的情况下，以下实施例及实施例中的特征可以相互组合。

[0044] 需要说明的是，以下实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。

[0045] 在下文描述中，探讨了大量细节，以提供对本发明实施例的更透彻的解释，然而，对本领域技术人员来说，可以在没有这些具体细节的情况下实施本发明的实施例是显而易见的，在其他实施例中，以方框图的形式而不是以细节的形式来示出公知的结构和设备，以避免使本发明的实施例难以理解。

[0046] 本实施例中的流水线模数转换器前台数字校准的误差提取方法，包括：

[0047] 获取流水线模数转换器的传输曲线，并控制输入信号处于所述传输曲线的子段0之内；

[0048] 当提取第i级流水级的误差信息时，将所述输入信号大小设置为：

[0049]

[0050] 其中，Gi是第i个流水线级的余量增益，FS是流水线模数转换器的满量程；

[0051] 对所述流水线模数转换器中第i级流水级的所有前级比较器的输出进行锁定；

[0052] 根据所述流水线模数转换器的原始输出码，从流水线的后级到前级依次逐级通过自适应迭代完成误差提取。

[0053] 在本实施例中，流水线模数转换器的结构如图1所示，当对某一流水线级的误差进行提取时，提取方略首先是从后级到前级逐级完成，确保后级流水线是理想的，其次需要保证前级的误差不影响信号的线性度，从而保证误差全部来自于当前流水线级的误差源。本实施例中的前级流水线级的比较器要具有锁定输出的能力，避免输入信号处于传输曲线的多个分段之间，从而不会引入前级电容失配误差。正常流水线的传输曲线如图1所示，因为输入信号在前级流水线传输时必须全部处于一个子段之内，所以输入信号必须处于传输曲线的子段0之内，但得到的残差信号只有满幅度的一半，有一半的电容处于固定状态，为了提取全部电容的失配信息，需要扩展子段0的两个比较器阈值电压Vth1和Vth2，从而后级流水线可以看到满幅度信号，修改后的传输曲线如图3所示。当需要提取第i级流水级的误差信息时，首先输入信号大小需要被设置为：

[0054]

[0055] 其中，Gi是第i个流水线级的余量增益，FS是ADC的满量程。

[0056] 在本实施例中，锁定比较器输出，可以采用比较器失调法和置位法。从图2的传输曲线可以看出，锁定比较器输出等效为修改比较器的阈值，可以借用比较器的失调修调电路，加入失调即可。

[0057] 如果采用置位法锁定比较器的输出，需要增加辅助电路，如图4所示，不论比较器的输出是多少，采用强制置位的办法，使得传输到MDAC的值都等于子段0对应的比较器值。

[0058] 在本实施例中，OTA增益不足，OTA带宽不足可以等效为增益误差，不考虑回踢误差，只考虑电容失配，增益误差时，可以按下述方式提取误差：

[0059] 采集实际流水线模数转换器的输出量，并对所述实际流水线模数转换器的输出量进行拟合，获取理想流水线模数转换器的输出量，根据所述理想流水线模数转换器的输出量，从流水线的后级到前级依次逐级通过自适应迭代完成误差提取。在某个流水线级加入正弦信号后，由于存在误差源，所以实际ADC的输出Dout会存在误差，但根据线性时不变系统特性，理想ADC输出是一个正弦信号，为此ADC的理想值可以通过实际值Dout拟合得到，拟合的正弦可以表示为式(2)

[0060] fit＝A*cos(ω*tn)-B*sin(ω*tn)-C  (2)

[0061] 其中，ω是频率，A代表余弦部分的幅度，B代表正弦部分的幅度，C代表失调部分，tn表示采样时刻。

[0062] 正弦的初始相位可以等效为一个正弦信号和一个余弦信号的叠加。

[0063] 拟合参数A,B,C可以通过式(3)求最小均方差的和获取：

[0064]

[0065] 在本实施例中，假定电容失配ΔCi和增益误差ΔG的初始值为0，根据迭代得到的电容失配ΔCi和增益误差ΔG得到不同迭代序号的转换误差：

[0066]

[0067] 每个电容的电容失配可以通过自适应算法得到，如式(5)所示：

[0068] ΔCi(n)＝ΔCi(n-1)-μ0*Bi(n)*ε(n),i＝1～M  (5)

[0069] 其中，M是当级的电容总个数，Bi表示第i个电容接入的基准状态，Bi＝1，表示接入正基准，Bi＝-1，表示接入负基准，μ0是迭代常数。

[0070] 增益误差可以通过自适应算法得到，如式(6)所示：

[0071] ΔG(n)＝ΔG(n-1)-μ1*sign(Dres(n))*ε(n)  (6)

[0072] 其中，Dres表示残差的数字值，因为增益和电容对数字输出的影响不同，需要采用新的迭代常数μ1。

[0073] 回踢误差与上一个采样点的数字码Bi相关，具有记忆效应，为此会影响拟合信号的相位，其次数字码Bi有M+1种可能性，而拟合信号是一个平滑信号，其关系如图5所示，不管怎么迭代，转换误差永远不会趋近于0。为此，在回踢误差的提取时，转换误差的计算需要修改为式(7)

[0074]

[0075] 其中，式(7)的第二项用于抵消信号的回踢误差，式(7)的第三项在低频输入信号时近似是正弦信号，用于补偿回踢误差造成的拟合信号相位偏移。为此，需要对两个误差参数同时进行迭代，如式(8)，式(9)所示，而且需要限定输入信号为低频信号：

[0076]

[0077] K1(n)＝K1(n-1)-μ3*sign(Dout(n)-Dout(n-1))*εKB(n)  (9)

[0078] 完成所有误差提取后，校准值可以表示为式(10)：

[0079]

[0080] 在本实施例中，ADC需要具备原始码输出能力，经过错位叠加后的数据不能恢复出每一个电容的实际工作状态Bi，

[0081] 在上述实施例中，除非另外规定，否则通过使用“第一”、“第二”等序号对共同的对象进行描述，只表示其指代相同对象的不同实例，而非是采用表示被描述的对象必须采用给定的顺序，无论是时间地、空间地、排序地或任何其他方式。

[0082] 在上述实施例中，说明书对“本实施例”、“一实施例”、“另一实施例”、或“其他实施例”的提及表示结合实施例说明的特定特征、结构或特性包括在至少一些实施例中，但不必是全部实施例。“本实施例”、“一实施例”、“另一实施例”的多次出现不一定全部都指代相同的实施例。如果说明书描述了部件、特征、结构或特性“可以”、“或许”或“能够”被包括，则该特定部件、特征、结构或特性“可以”、“或许”或“能够”被包括，则该特定部件、特征、结构或特性不是必须被包括的。如果说明书或权利要求提及“一”元件，并非表示仅有一个元件。如果说明书或权利要求提及“一另外的”元件，并不排除存在多于一个的另外的元件。

[0083] 上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。