栅极驱动电路及驱动方法、阵列基板、显示面板

摘要

本公开涉及显示技术领域，提出一种栅极驱动电路及驱动方法、阵列基板、显示面板。栅极驱动电路包括级联的多个移位寄存器单元，相邻的移位寄存器单元之间包括第一到第四开关元件。第一开关元件连接于上一级移位寄存器单元输出端与下一级移位寄存器单元输入端之间，控制端连接第一信号端；第二开关元件连接于上一级移位寄存器单元复位端与下一级移位寄存器单元输出端之间，控制端连接第一信号端；第三开关元件连接于上一级移位寄存器单元输入端与下一级移位寄存器单元输出端之间，控制端连接第二信号端；第四开关元件连接于上一级移位寄存器单元输出端与下一级移位寄存器单元复位端之间，控制端连接第二信号端。本公开可以实现栅极驱动电路的双向扫描。

权利要求

1.一种栅极驱动电路，包括级联的多个移位寄存器单元，其特征在于，还包括：设置于相邻所述移位寄存器单元之间的：第一开关元件，第一端连接上一级移位寄存器单元的输出端，第二端连接下一级移位寄存器单元的输入端，控制端连接第一信号端，用于响应所述第一信号端的信号将所述上一级移位寄存器单元的输出端的信号传输到所述下一级移位寄存器单元的输入端；

第二开关元件，第一端连接所述上一级移位寄存器单元的复位端，第二端连接所述下一级移位寄存器单元的输出端，控制端连接所述第一信号端，用于响应所述第一信号端的信号将所述下一级移位寄存器单元的输出端的信号传输到所述上一级移位寄存器单元的复位端；

第三开关元件，第一端连接所述上一级移位寄存器单元的输入端，第二端连接所述下一级移位寄存器单元的输出端，控制端连接第二信号端，用于响应所述第二信号端的信号将所述下一级移位寄存器单元的输出端的信号传输到所述上一级移位寄存器单元的输入端；

第四开关元件，第一端连接所述上一级移位寄存器单元的输出端，第二端连接所述下一级移位寄存器单元的复位端，控制端连接所述第二信号端，用于响应所述第二信号端的信号将所述上一级移位寄存器单元的输出端的信号传输到所述下一级移位寄存器单元的复位端；

其中，所述移位寄存器单元包括连接于上拉节点和电源端之间的开关元件，所述开关元件的控制端连接所述移位寄存器单元的复位端。

2.根据权利要求1所述的栅极驱动电路，其特征在于，所述第一开关元件包括第一开关晶体管，所述第一开关晶体管的第一端连接所述上一级移位寄存器单元的输出端，第二端连接所述下一级移位寄存器单元的输入端，控制端连接所述第一信号端；

所述第二开关元件包括第二开关晶体管，所述第二开关晶体管的第一端连接所述上一级移位寄存器单元的复位端，第二端连接所述下一级移位寄存器单元的输出端，控制端连接所述第一信号端；

第三开关元件包括第三开关晶体管，所述第三开关晶体管的第一端连接所述上一级移位寄存器单元的输入端，第二端连接所述下一级移位寄存器单元的输出端，控制端连接所述第二信号端；

第四开关元件包括第四开关晶体管，所述第四开关晶体管的第一端连接所述上一级移位寄存器单元的输出端，第二端连接所述下一级移位寄存器单元的复位端，控制端连接所述第二信号端。

3.根据权利要求2所述的栅极驱动电路，其特征在于，所述第一开关晶体管、所述第二开关晶体管、所述第三开关晶体管、所述第四开关晶体管为相同结构类型的开关晶体管。

4.根据权利要求3所述的栅极驱动电路，其特征在于，所述第一信号端和所述第二信号端的信号为电平状态相反的信号。

5.根据权利要求2所述的栅极驱动电路，其特征在于，所述第一开关晶体管、所述第二开关晶体管为相同结构类型的开关晶体管；

所述第三开关晶体管、所述第四开关晶体管件为相同结构类型的开关晶体管，且所述第一开关晶体管和所述第三开关晶体管为不同结构类型的开关晶体管。

6.根据权利要求5所述的栅极驱动电路，其特征在于，所述第一信号端和所述第二信号端的信号为电平状态相同的信号。

7.根据权利要求6所述的栅极驱动电路，其特征在于，所述第一信号端和所述第二信号端共用同一信号端。

8.一种栅极驱动电路驱动方法，用于驱动权利要求1‑7任一项所述的栅极驱动电路，其特征在于，包括：

在第一驱动状态下，利用第一信号端的信号导通第一开关元件以将上一级移位寄存器单元的输出端的信号传输到下一级移位寄存器单元的输入端，同时利用所述第一信号端的信号导通第二开关元件以将所述下一级移位寄存器单元的输出端的信号传输到所述上一级移位寄存器单元的复位端；

在第二驱动状态下，利用第二信号端的信号导通第三开关元件以将所述下一级移位寄存器单元的输出端的信号传输到所述上一级移位寄存器单元的输入端，同时利用第二信号端的信号导通第四开关元件以将所述上一级移位寄存器单元的输出端的信号传输到所述下一级移位寄存器单元的复位端。

9.一种阵列基板，其特征在于，包括权利要求1‑7任一项所述的栅极驱动电路。

10.一种显示面板，其特征在于，包括权利要求9所述的阵列基板。

说明书

栅极驱动电路及驱动方法、阵列基板、显示面板

技术领域

[0001] 本发明涉及显示技术领域，尤其涉及一种栅极驱动电路及驱动方法、阵列基板、显示面板。

背景技术

[0002] 栅极驱动电路一般包括级联的多个移位寄存器单元。栅极驱动电路通常具有两种驱动方式，第一种驱动方式为移位寄存器单元自上而下逐级输出栅极驱动信号；第二种驱
动方式为移位寄存器单元自下而上反向逐级输出栅极驱动信号。

[0003] 相关技术中，为实现栅极驱动电路上述两种驱动方式的切换，一般会通过改变每个移位寄存器单元中电源信号端的电平状态，改变移位寄存器单元中开关晶体管的功能，
从而实现栅极驱动电路的驱动状态。

[0004] 然而，相关技术中，栅极驱动电路在一种驱动模式下长时间运行后，移位寄存器单元中的开关晶体管的阈值电压会发生漂移。当栅极驱动电路切换到另一驱动模式时，发生
阈值漂移的开关晶体管不能较好的实现新的功能，从而导致栅极驱动电路工作异常。

[0005] 需要说明的是，在上述背景技术部分发明的信息仅用于加强对本发明的背景的理解，因此可以包括不构成对本领域普通技术人员已知的现有技术的信息。

发明内容

[0006] 本发明的目的在于提供一种栅极驱动电路及驱动方法、阵列基板、显示面板。本公开提供的栅极驱动电路能够在保证其正常工作的前提下实现栅极驱动电路驱动状态的切
换。

[0007] 本发明的其他特性和优点将通过下面的详细描述变得显然，或部分地通过本发明的实践而习得。

[0008] 根据本发明的一个方面，提供一种栅极驱动电路，该栅极驱动电路包括级联的多个移位寄存器单元，该栅极驱动电路还还包括：设置于相邻所述移位寄存器单元之间的：第
一开关元件、第二开关元件、第三开关元件以及第四开关元件。第一开关元件的第一端连接
上一级移位寄存器单元的输出端，第二端连接下一级移位寄存器单元的输入端，控制端连
接第一信号端，用于响应所述第一信号端的信号将所述上一级移位寄存器单元的输出端的
信号传输到所述下一级移位寄存器单元的输入端；第二开关元件的第一端连接所述上一级
移位寄存器单元的复位端，第二端连接所述下一级移位寄存器单元的输出端，控制端连接
所述第一信号端，用于响应所述第一信号端的信号将所述下一级移位寄存器单元的输出端
的信号传输到所述上一级移位寄存器单元的复位端；第三开关元件的第一端连接所述上一
级移位寄存器单元的输入端，第二端连接所述下一级移位寄存器单元的输出端，控制端连
接第二信号端，用于响应所述第二信号端的信号将所述下一级移位寄存器单元的输出端的
信号传输到所述上一级移位寄存器单元的输入端；第四开关元件的第一端连接所述上一级
移位寄存器单元的输出端，第二端连接所述下一级移位寄存器单元的复位端，控制端连接
所述第二信号端，用于响应所述第二信号端的信号将所述上一级移位寄存器单元的输出端
的信号传输到所述下一级移位寄存器单元的复位端。

[0009] 本发明的一种示例性实施例中，所述第一开关元件包括第一开关晶体管，所述第一开关晶体管的第一端连接所述上一级移位寄存器单元的输出端，第二端连接所述下一级
移位寄存器单元的输入端，控制端连接所述第一信号端；所述第二开关元件包括第二开关
晶体管，所述第二开关晶体管的第一端连接所述上一级移位寄存器单元的复位端，第二端
连接所述下一级移位寄存器单元的输出端，控制端连接所述第一信号端；第三开关元件包
括第三开关晶体管，所述第三开关晶体管的第一端连接所述上一级移位寄存器单元的输入
端，第二端连接所述下一级移位寄存器单元的输出端，控制端连接所述第二信号端；第四开
关元件包括第四开关晶体管，所述第四开关晶体管的第一端连接所述上一级移位寄存器单
元的输出端，第二端连接所述下一级移位寄存器单元的复位端，控制端连接所述第二信号
端。

[0010] 本发明的一种示例性实施例中，所述第一开关晶体管、所述第二开关晶体管、所述第三开关晶体管、所述第四开关晶体管为相同结构类型的开关晶体管。

[0011] 本发明的一种示例性实施例中，所述第一信号端和所述第二信号端的信号为电平状态相反的信号。

[0012] 本发明的一种示例性实施例中，所述第一开关晶体管、所述第二开关晶体管为相同结构类型的开关晶体管；所述第三开关晶体管、所述第四开关晶体管件为相同结构类型
的开关晶体管，且所述第一开关晶体管和所述第三开关晶体管为不同结构类型的开关晶体
管。

[0013] 本发明的一种示例性实施例中，所述第一信号端和所述第二信号端的信号为电平状态相同的信号。

[0014] 本发明的一种示例性实施例中，所述第一信号端和所述第二信号端共用同一信号端。

[0015] 根据本发明的一个方面，提供一种栅极驱动电路驱动方法，用于驱动上述的栅极驱动电路，该驱动方法包括：

[0016] 在第一驱动状态下，利用第一信号端的信号导通第一开关元件以将上一级移位寄存器单元的输出端的信号传输到下一级移位寄存器单元的输入端，同时利用所述第一信号
端的信号导通第二开关元件以将所述下一级移位寄存器单元的输出端的信号传输到所述
上一级移位寄存器单元的复位端；

[0017] 在第二驱动状态下，利用第二信号端的信号导通第三开关元件以将所述下一级移位寄存器单元的输出端的信号传输到所述上一级移位寄存器单元的输入端，同时利用第二
信号端的信号导通第四开关元件以将所述上一级移位寄存器单元的输出端的信号传输到
所述下一级移位寄存器单元的复位端。

[0018] 根据本发明的一个方面，提供一种阵列基板，该阵列基板包括上述的栅极驱动电路。

[0019] 根据本发明的一个方面，提供一种显示面板，该显示面板包括上述的阵列基板。

[0020] 本公开提供一种栅极驱动电路、阵列基板、显示面板。该栅极驱动电路包括级联的多个移位寄存器单元，该栅极驱动电路还还包括：设置于相邻所述移位寄存器单元之间的：
第一开关元件、第二开关元件、第三开关元件以及第四开关元件。第一开关元件的第一端连
接上一级移位寄存器单元的输出端，第二端连接下一级移位寄存器单元的输入端，控制端
连接第一信号端，用于响应所述第一信号端的信号将所述上一级移位寄存器单元的输出端
的信号传输到所述下一级移位寄存器单元的输入端；第二开关元件的第一端连接所述上一
级移位寄存器单元的复位端，第二端连接所述下一级移位寄存器单元的输出端，控制端连
接所述第一信号端，用于响应所述第一信号端的信号将所述下一级移位寄存器单元的输出
端的信号传输到所述上一级移位寄存器单元的复位端；第三开关元件的第一端连接所述上
一级移位寄存器单元的输入端，第二端连接所述下一级移位寄存器单元的输出端，控制端
连接第二信号端，用于响应所述第二信号端的信号将所述下一级移位寄存器单元的输出端
的信号传输到所述上一级移位寄存器单元的输入端；第四开关元件的第一端连接所述上一
级移位寄存器单元的输出端，第二端连接所述下一级移位寄存器单元的复位端，控制端连
接所述第二信号端，用于响应所述第二信号端的信号将所述上一级移位寄存器单元的输出
端的信号传输到所述下一级移位寄存器单元的复位端。在第一驱动状态下，利用第一信号
端的信号导通第一开关元件以将上一级移位寄存器单元的输出端的信号传输到下一级移
位寄存器单元的输入端，同时利用所述第一信号端的信号导通第二开关元件以将所述下一
级移位寄存器单元的输出端的信号传输到所述上一级移位寄存器单元的复位端，从而实现
移位寄存器单元自上而下逐级输出栅极驱动信号；在第二驱动状态下，利用第二信号端的
信号导通第三开关元件以将所述下一级移位寄存器单元的输出端的信号传输到所述上一
级移位寄存器单元的输入端，同时利用第二信号端的信号导通第四开关元件以将所述上一
级移位寄存器单元的输出端的信号传输到所述下一级移位寄存器单元的复位端，从而实现
移位寄存器单元自下而上反向逐级输出栅极驱动信号。一方面，本公开提供的栅极驱动电
路可以实现栅极驱动电路两种工作模式的切换；另一方面，本公开提供的栅极驱动电路不
改变移位寄存器单元中开关晶体管的功能，从而可以保证栅极驱动电路正常运行。

[0021] 应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本发明。

附图说明

[0022] 此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本发明的实施例，并与说明书一起用于解释本发明的原理。显而易见地，下面描述中的附图仅仅是本发明
的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据
这些附图获得其他的附图。

[0023] 图1为相关技术中一种栅极驱动电路的结构示意图；

[0024] 图2为相关技术中移位寄存器单元一种示例性实施例的结构示意图；

[0025] 图3为相关技术中栅极驱动电路在第一驱动状态的结构示意图；

[0026] 图4为相关技术中栅极驱动电路在第二驱动状态的结构示意图；

[0027] 图5为本公开栅极驱动电路一种示例性实施例的结构示意图；

[0028] 图6为本公开栅极驱动电路另一种示例性实施例的结构示意图；

[0029] 图7为本公开栅极驱动电路另一种示例性实施例的结构示意图。

具体实施方式

[0030] 现在将参考附图更全面地描述示例实施例。然而，示例实施例能够以多种形式实施，且不应被理解为限于在此阐述的范例；相反，提供这些实施例使得本发明将更加全面和
完整，并将示例实施例的构思全面地传达给本领域的技术人员。图中相同的附图标记表示
相同或类似的结构，因而将省略它们的详细描述。

[0031] 虽然本说明书中使用相对性的用语，例如“上”“下”来描述图标的一个组件对于另一组件的相对关系，但是这些术语用于本说明书中仅出于方便，例如根据附图中所述的示
例的方向。能理解的是，如果将图标的装置翻转使其上下颠倒，则所叙述在“上”的组件将会
成为在“下”的组件。其他相对性的用语，例如“高”“低”“顶”“底”“左”“右”等也作具有类似
含义。当某结构在其它结构“上”时，有可能是指某结构一体形成于其它结构上，或指某结构
“直接”设置在其它结构上，或指某结构通过另一结构“间接”设置在其它结构上。

[0032] 用语“一个”、“一”、“所述”用以表示存在一个或多个要素/组成部分/等；用语“包括”和“具有”用以表示开放式的包括在内的意思并且是指除了列出的要素/组成部分/等之
外还可存在另外的要素/组成部分/等。

[0033] 如图1所示，为相关技术中一种栅极驱动电路的结构示意图。相关技术中，栅极驱动电路包括多个级联的移位寄存器单元，图1以三个移位寄存器单元为例进行说明。如图1
所示，每个移位寄存器单元包括第一电源信号端VDS、第二电源信号端VSD、信号输入端
INPUT、复位端RESET、信号输出端OUTPUT。其中，上一级移位寄存器单元的信号输出端
OUTPUT的信号可以作为下一级移位寄存器单元信号输入端INPUT的信号，下一级移位寄存
器单元信号输入端INPUT的信号可以作为上一级移位寄存器单元复位端RESET的信号。

[0034] 如图2所示，为相关技术中移位寄存器单元一种示例性实施例的结构示意图。该移位寄存器单元包括开关晶体管M1、开关晶体管M2、开关晶体管M3以及其他功能电路1、存储
电容C。其中，开关晶体管M1的第一端与第一电源信号端VDS连接，第二端与上拉节点PU连
接，控制端与信号输入端INPUT连接。开关晶体管M2的第一端与上拉节点PU连接，第二端与
第二电源信号端VSD连接，控制端与复位端RESET连接。开关晶体管M3的第一连接与时钟信
号端CLK，第二端与信号输出端OUTPUT连接，控制端与上拉节点PU连接。存储电容C连接于信
号输出端OUTPUT与上拉节点之间。其他功能电路1可以为下拉电路，连接于上拉节点和信号
输出端OUTPUT，用于对上拉节点和信号输出端OUTPUT进行下拉。

[0035] 如图3所示，为相关技术中栅极驱动电路在第一驱动状态的结构示意图。在第一驱动状态下，第一级移位寄存器单元的信号输入端INPUT接收初始化信号STV。在第一驱动状
态下，该栅极驱动电路中第一级移位寄存器单元的第一电源信号端VDS接收高电平VGH，第
二电源信号端VSD接收低电平VGL。结合图2中移位寄存器单元的结构，图2中开关晶体管M1、
M2、M3可以为N型晶体管。在充电阶段，信号输入端INPUT输入高电平信号STV，开关晶体管M1
导通，第一电源信号端VDS的高电平信号传输到上拉节点PU，存储电容C在上拉节点PU高电
平作用下充电；在信号输出阶段，开关晶体管M3在存储电容C作用下导通，时钟信号CLK以向
信号输出端OUTPUT输出栅极驱动信号Output1；在复位阶段，复位信号输入高电平信号以导
通开关晶体管M2，第二电源信号端VSD的低电平信号对上拉节点PU进行复位。依次类推，该
栅极驱动电路可以自上而下逐级输出栅极驱动信号Output1、Output2、Output3。

[0036] 如图4所示，为相关技术中栅极驱动电路在第二驱动状态的结构示意图。在第二驱动状态下，最后一级移位寄存器单元的复位端接收初始化信号STV。在第二驱动状态下，该
栅极驱动电路中最后一级移位寄存器单元的第一电源信号端VDS接收低电平VGL，第二电源
信号端VSD接收高电平VGH。结合图2中移位寄存器单元的结构，图2中开关晶体管M1、M2、M3
可以为N型晶体管。在充电阶段，最后一级移位寄存器单元的复位端在初始化信号STV的作
用下输出高电平信号，开关晶体管M2导通，第二电源信号端VSD的高电平信号向上拉节点PU
充电，存储电容C在上拉节点PU的作用下充电；在信号输出阶段，开关晶体管M3在存储电容C
作用下导通，时钟信号CLK以向信号输出端OUTPUT输出栅极驱动信号Output3；在复位阶段，
信号输入端INPUT输入高电平信号以导通开关晶体管M1，第一电源信号端VDS的低电平信号
对上拉节点PU进行复位。依次类推，该栅极驱动电路可以自下而上逐级输出栅极驱动信号
Output3、Output2、Output1。

[0037] 然而，该栅极驱动电路在一种驱动状态下，开关晶体管M1和M2的偏压不同，从而会引起开关晶体管M1和M2发生不同的阈值漂移。例如，在第一驱动状态下，以VGH＝12V，VGL
＝‑12V为例进行说明，同时初始化信号STV、时钟信号CLK的高低电压幅值也分别为12V、‑
12V。在第一驱动状态下，开关晶体管M1栅极和源极的电压差Vgs＝Vg‑Vs＝12V‑10V＝2V。开
关晶体管M2的栅极和源极的电压差Vgs＝Vg‑Vs＝12V‑(‑12V)＝24V。由于开关晶体管M2较
大，该栅极驱动电路长期在第一驱动状态下工作后，开关晶体管M2的阈值会发生较大的偏
移，例如，开关晶体管M2的阈值电压从‑2V偏移到3V，而开关晶体管M1的阈值偏移较小。当该
栅极驱动电路切换到第二驱动状态时，由于开关晶体管M2的阈值电压较大，复位端RESET的
高电平信号无法完全导通开关晶体管M2，导致上拉节点PU的电平较低，从而导致开关晶体
管M3开启不完全，影响输出。

[0038] 基于此，本示例性实施例提供一种栅极驱动电路，如图5所示，为本公开栅极驱动电路一种示例性实施例的结构示意图，该栅极驱动电路包括级联的多个移位寄存器单元2，
本示例性实施例以三级移位寄存器单元为例进行说明。该栅极驱动电路还还包括：设置于
相邻所述移位寄存器单元之间的：第一开关元件11、第二开关元件12、第三开关元件13以及
第四开关元件14。第一开关元件11的第一端连接上一级移位寄存器单元的输出端OUTPUT，
第二端连接下一级移位寄存器单元的输入端INPUT，控制端连接第一信号端SW1，用于响应
所述第一信号端SW1的信号将所述上一级移位寄存器单元的输出端OUTPUT的信号传输到所
述下一级移位寄存器单元的输入端INPUT；第二开关元件12的第一端连接所述上一级移位
寄存器单元的复位端RESET，第二端连接所述下一级移位寄存器单元的输出端OUTPUT，控制
端连接所述第一信号端SW1，用于响应所述第一信号端SW1的信号将所述下一级移位寄存器
单元的输出端OUTPUT的信号传输到所述上一级移位寄存器单元的复位端RESET；第三开关
元件13的第一端连接所述上一级移位寄存器单元的输入端INPUT，第二端连接所述下一级
移位寄存器单元的输出端OUTPUT，控制端连接第二信号端SW2，用于响应所述第二信号端
SW2的信号将所述下一级移位寄存器单元的输出端OUTPUT的信号传输到所述上一级移位寄
存器单元的输入端INPUT；第四开关元件14的第一端连接所述上一级移位寄存器单元的输
出端OUTPUT，第二端连接所述下一级移位寄存器单元的复位端RESET，控制端连接所述第二
信号端SW2，用于响应所述第二信号端SW2的信号将所述上一级移位寄存器单元的输出端
OUTPUT的信号传输到所述下一级移位寄存器单元的复位端RESET。

[0039] 本公开提供的栅极驱动电路在第一驱动状态下，第一级移位寄存器单元的输入端首先接收初始化信号STV1，利用第一信号端的信号导通第一开关元件以将上一级移位寄存
器单元的输出端的信号传输到下一级移位寄存器单元的输入端，同时利用所述第一信号端
的信号导通第二开关元件以将所述下一级移位寄存器单元的输出端的信号传输到所述上
一级移位寄存器单元的复位端，从而实现移位寄存器单元自上而下逐级输出栅极驱动信号
Output1、Output2、Output3；在第二驱动状态下，最后一级移位寄存器单元的输入端首先接
收初始化信号STV2，利用第二信号端的信号导通第三开关元件以将所述下一级移位寄存器
单元的输出端的信号传输到所述上一级移位寄存器单元的输入端，同时利用第二信号端的
信号导通第四开关元件以将所述上一级移位寄存器单元的输出端的信号传输到所述下一
级移位寄存器单元的复位端，从而实现移位寄存器单元自下而上反向逐级输出栅极驱动信
号。一方面，本公开提供的栅极驱动电路可以实现栅极驱动电路两种工作模式的切换；另一
方面，本公开提供的栅极驱动电路不改变移位寄存器单元中开关晶体管的功能，从而可以
保证栅极驱动电路正常运行。

[0040] 本示例性实施例中，移位寄存器单元2可以为相关技术中所述的移位寄存器单元结构，还可以为其他任意结构的移位寄存器单元，这些都属于本公开的保护范围。

[0041] 本示例性实施例中，如图6所示，为本公开栅极驱动电路另一种示例性实施例的结构示意图。所述第一开关元件11可以包括第一开关晶体管T1，所述第一开关晶体管T1的第
一端连接所述上一级移位寄存器单元的输出端OUTPUT，第二端连接所述下一级移位寄存器
单元的输入端INPUT，控制端连接所述第一信号端SW1；所述第二开关元件12可以包括第二
开关晶体管T2，所述第二开关晶体管T2的第一端连接所述上一级移位寄存器单元的复位端
RESET，第二端连接所述下一级移位寄存器单元的输出端OUTPUT，控制端连接所述第一信号
端SW1；第三开关元件13可以包括第三开关晶体管T3，所述第三开关晶体管T3的第一端连接
所述上一级移位寄存器单元的输入端INPUT，第二端连接所述下一级移位寄存器单元的输
出端OUTPUT，控制端连接所述第二信号端SW2；第四开关元件14可以包括第四开关晶体管
T4，所述第四开关晶体管T4的第一端连接所述上一级移位寄存器单元的输出端OUTPUT，第
二端连接所述下一级移位寄存器单元的复位端RESET，控制端连接所述第二信号端SW2。

[0042] 本示例性实施例中，所述第一开关晶体管T1、所述第二开关晶体管T2、所述第三开关晶体管T3、所述第四开关晶体管T4可以为相同结构类型的开关晶体管。所述第一信号端
SW1和所述第二信号端SW2的信号为电平状态相反的信号。例如，所述第一开关晶体管T1、所
述第二开关晶体管T2、所述第三开关晶体管T3、所述第四开关晶体管T4可以均为N型开关晶
体管，栅极驱动电路在第一驱动状态下，第一信号端SW1的信号为高电平，第二信号端SW2的
电平为低电平；栅极驱动电路在第二驱动状态下，第一信号端SW1的信号为低电平，第二信
号端SW2的电平为高电平。应该理解的是，在其他示例性实施例中，所述第一开关晶体管T1、
所述第二开关晶体管T2、所述第三开关晶体管T3、所述第四开关晶体管T4还可以均为P型晶
体管，此时，栅极驱动电路在第一驱动状态下，第一信号端SW1的信号为低电平，第二信号端
SW2的电平为高电平；栅极驱动电路在第二驱动状态下，第一信号端SW1的信号为高电平，第
二信号端SW2的电平为低电平。

[0043] 本示例性实施例中，所述第一开关晶体管T1、所述第二开关晶体管T2可以为相同结构类型的开关晶体管；所述第三开关晶体管T3、所述第四开关晶体管T4件可以为相同结
构类型的开关晶体管，且所述第一开关晶体管T1和所述第三开关晶体管T3为不同结构类型
的开关晶体管。所述第一信号端SW1和所述第二信号端SW2的信号可以为电平状态相同的信
号。例如，第一开关晶体管T1、所述第二开关晶体管T2可以为N型开关晶体管，所述第三开关
晶体管T3、所述第四开关晶体管T4件可以P型开关晶体管，栅极驱动电路在第一驱动状态
下，第一信号端SW1和所述第二信号端SW2的电平可以均为高电平；栅极驱动电路在第二驱
动状态下，第一信号端SW1和所述第二信号端SW2的电平可以均为低电平。应该理解的是，在
其他示例性实施例中，第一开关晶体管T1、所述第二开关晶体管T2可以为P型开关晶体管，
所述第三开关晶体管T3、所述第四开关晶体管T4件可以N型开关晶体管，此时，栅极驱动电
路在第一驱动状态下，第一信号端SW1和所述第二信号端SW2的电平可以均为低电平；栅极
驱动电路在第二驱动状态下，第一信号端SW1和所述第二信号端SW2的电平可以均为高电
平。

[0044] 本示例性实施例中，如图7所示，为本公开栅极驱动电路另一种示例性实施例的结构示意图。所述第一信号端SW1和所述第二信号端SW2可以共用同一信号端SW。该设置可以
减小信号端口数量。

[0045] 本示例性实施例还提供一种栅极驱动电路驱动方法，用于驱动上述的栅极驱动电路，该驱动方法包括：

[0046] 在第一驱动状态下，利用第一信号端的信号导通第一开关元件以将上一级移位寄存器单元的输出端的信号传输到下一级移位寄存器单元的输入端，同时利用所述第一信号
端的信号导通第二开关元件以将所述下一级移位寄存器单元的输出端的信号传输到所述
上一级移位寄存器单元的复位端；

[0047] 在第二驱动状态下，利用第二信号端的信号导通第三开关元件以将所述下一级移位寄存器单元的输出端的信号传输到所述上一级移位寄存器单元的输入端，同时利用第二
信号端的信号导通第四开关元件以将所述上一级移位寄存器单元的输出端的信号传输到
所述下一级移位寄存器单元的复位端。

[0048] 本示例性实施例还提供一种阵列基板，该阵列基板包括上述的栅极驱动电路。

[0049] 本公开提供的阵列基板与上述的栅极驱动电路具有相同的技术特征和工作原理，上述内容已经做出详细说明，此处不再赘述。

[0050] 本示例性实施例还提供一种显示面板，该显示面板包括上述的阵列基板。

[0051] 本公开提供的显示面板与上述的阵列基板具有相同的技术特征和工作原理，上述内容已经做出详细说明，此处不再赘述。

[0052] 本领域技术人员在考虑说明书及实践这里公开的发明后，将容易想到本公开的其他实施例。本申请旨在涵盖本公开的任何变型、用途或者适应性变化，这些变型、用途或者
适应性变化遵循本公开的一般性原理并包括本公开未公开的本技术领域中的公知常识或
惯用技术手段。说明书和实施例仅被视为示例性的，本公开的真正范围和精神由权利要求
指出。

[0053] 应当理解的是，本公开并不局限于上面已经描述并在附图中示出的精确结构，并且可以在不脱离其范围进行各种修改和改变。本公开的范围仅由所附的权利要求来限。