GOA电路及显示面板

摘要

本申请提供了一种GOA电路，包括多个级联的GOA单元，第N级所述GOA单元包括上拉控制模块、上拉模块、下传模块、下拉模块、下拉维持模块以及自举电容模块；所述上拉控制模块分别与所述下传模块以及所述下拉维持模块连接于Q点，所述自举电容的一端分别与所述下传模块以及所述上拉模块连接，所述下拉模块分别与所述下传模块以及本级的扫描信号输出端连接，上拉模块分别与第二时钟信号线以及本级的扫描线连接；上拉控制模块包括第一双栅极MOS管，第一双栅极MOS管的漏极与第N‑1级GOA单元的扫描信号输出端连接，第一双栅极MOS管的源极与Q点连接，第一双栅极MOS管的顶栅极与第N‑1级的下传模块的输出端连接，所述第一双栅极MOS管的底栅极与第一时钟信号线连接。

权利要求

1.一种GOA电路，其特征在于，包括多个级联的GOA单元，第N级所述GOA单元包括上拉控制模块、上拉模块、下传模块、下拉模块、下拉维持模块以及自举电容模块；所述上拉控制模块分别与所述下传模块以及所述下拉维持模块连接于Q点，所述自举电容的一端分别与所述下传模块以及所述上拉模块连接，所述下拉模块分别与所述下传模块以及本级的扫描信号输出端连接，所述上拉模块分别与第二时钟信号线以及本级的扫描线连接；

所述上拉控制模块包括第一双栅极MOS管，所述第一双栅极MOS管的漏极与第N-1级GOA单元的扫描信号输出端连接，所述第一双栅极MOS管的源极与所述Q点连接，所述第一双栅极MOS管的顶栅极与第N-1级的下传模块的输出端连接，所述第一双栅极MOS管的底栅极与第一时钟信号线连接；

所述下拉维持模块包括第二双栅极MOS管、第一薄膜晶体管、第二薄膜晶体管、第三薄膜晶体管、第四薄膜晶体管、第五薄膜晶体管以及第六薄膜晶体管；

所述第二双栅极MOS管的漏极与所述Q点连接，所述第二双栅极MOS管的源极与低电压信号线连接，第一薄膜晶体管的栅极、第二薄膜晶体管的栅极、第五薄膜晶体管的漏极以及第六薄膜晶体管的源极连接于QB点；所述第二双栅极MOS管底栅极与第四时钟信号线连接；

所述第二薄膜晶体管的漏极与所述下传模块的输出端以及所述自举电容模块连接；

所述第三薄膜晶体管的漏极与所述第四薄膜晶体管的源极及所述第六薄膜晶体管的栅极连接，所述第四薄膜晶体管的漏极与栅极分别连接并与高电压信号线连接，第六薄膜晶体管的栅极、第四薄膜晶体管的源极以及第三薄膜晶体管的漏极连接；第三薄膜晶体管的栅极以及第五薄膜晶体管的栅极与所述Q点链接；所述第一薄膜晶体管、第二薄膜晶体管的源极、第三薄膜晶体管以及第五薄膜晶体管的源极与所述低电压信号线连接。

2.根据权利要求1所述的GOA电路，其特征在于，所述自举电容模块包括自举电容。

3.根据权利要求1所述的GOA电路，其特征在于，所述下传模块包括第七薄膜晶体管，所述第七薄膜晶体管的栅极与所述Q点连接，所述第七薄膜晶体管的漏极与第二时钟信号线连接，所述第七薄膜晶体管的源极作为所述下传模块的输出端。

4.根据权利要求3所述的GOA电路，其特征在于，所述上拉模块包括第八薄膜晶体管，所述第八薄膜晶体管的栅极与所述Q点连接，所述第八薄膜晶体管的漏极与所述第二时钟信号线连接，所述第八薄膜晶体管的源极与本级扫描信号输出端连接。

5.根据权利要求1所述的GOA电路，其特征在于，所述下拉模块包括第九薄膜晶体管，所述第九薄膜晶体管的栅极与第N+2级的下传模块的输出端连接，所述第九薄膜晶体管的漏极与本级扫描信号输出端连接，所述第九薄膜晶体管的源极与所述低电压信号线连接。

6.根据权利要求1所述的GOA电路，其特征在于，所述第一时钟信号、所述第二时钟信号以及所述第四时钟信号的信号周期均为4t1，第一时钟信号、所述第二时钟信号以及所述第四时钟信号的信号的脉冲宽度均为t1；

所述第一时钟信号比所述第二时钟信号早一个t1时间，所述第二时钟信号比所述第四时钟信号早两个t1时间。

7.根据权利要求6所述的GOA电路，其特征在于，当第N-1级的扫描信号的电位升为高电平时，所述高电压信号线从所述第一双栅极MOS管的漏极写入且此时第一时钟信号为高电位、第四时钟信号为低电位；当所述Q点处于维持阶段时，所述第一时钟信号以及所述第四时钟信号的电压均为低电压。

8.根据权利要求1所述的GOA电路，其特征在于，所述第一双栅极MOS管以及所述第二双栅极MOS管均为薄膜晶体管。

9.一种显示面板，其特征在于，包括如权利要求1-8任一项所述的GOA电路。

说明书

GOA电路及显示面板

技术领域

[0001] 本申请涉及显示技术领域，特别涉及一种GOA电路及显示面板。

背景技术

[0002] 目前AMOLED显示面板的水平扫描线的驱动是由外接集成电路来实现的，外接集成电路可以控制各级行扫描线的逐级开启，而采用GOA(Gate Driver on Array)方法，可以将
行扫描驱动电路集成在显示面板基板上，能够减少外接IC的数量，从而降低了显示面板的
生产成本，并且能够实现显示装置的窄边框化。IGZO具有高的迁移率，和良好的器件稳定
性，目前广泛的应用于IGZO-GOA电路中。

[0003] AMOLED面板的像素电路是利用薄膜晶体管组成电流源来点亮面板的，而IGZO-薄膜晶体管受到stress作用时Vth易发生偏移，因而像素电路需要使用外部补偿或内部补偿
电路进行Vth补偿，外部补偿像素电路需要GOA电路输出超宽脉冲信号(>1ms)进行Vth探测。
GOA电路中Q点是控制输出信号高电平的薄膜晶体管栅极点，当Q点处于高电位时，薄膜晶体
管处于开启状态，输出信号保持高电位。在GOA实际工作过程中，如果需要输出超宽脉冲信
号，Q点必须长时间维持高电位，由于IGZO-薄膜晶体管为耗尽型薄膜晶体管，薄膜晶体管的
Vth偏负，Q点在自举阶段，Q点的电位降低，导致GOA输出失效。通常，上拉控制模块是一种能
够减少Q点漏电流的有效方法，然而上拉控制模块的电路较为复杂(3个薄膜晶体管)，GOA电
路通常需要采用几个上拉控制模块，这会增加GOA电路的复杂程度和版图空间，不利于显示
器的窄边框设计，此外在μs级脉宽范围内，上拉控制模块能够在一定程度上减少Q点的漏电
流，然而无法保证在ms级脉宽范围内减少Q点漏电。因此，Q点电位的维持能力是保证GOA电
路稳定输出的关键所在。

[0004] 因此，现有技术存在缺陷，急需改进。

发明内容

[0005] 本申请提供一种GOA电路及显示面板，可以提高显示质量。

[0006] 本申请提供了一种GOA电路，包括多个级联的GOA单元，第N级所述GOA单元包括上拉控制模块、上拉模块、下传模块、下拉模块、下拉维持模块以及自举电容模块；所述上拉控
制模块分别与所述下传模块以及所述下拉维持模块连接于Q点，所述自举电容的一端分别
与所述下传模块以及所述上拉模块连接，所述下拉模块分别与所述下传模块以及本级的扫
描信号输出端连接，所述上拉模块分别与第二时钟信号线以及本级的扫描线连接；

[0007] 所述上拉控制模块包括第一双栅极MOS管，所述第一双栅极MOS管的漏极与第N-1级GOA单元的扫描信号输出端连接，所述第一双栅极MOS管的源极与所述Q点连接，所述第一
双栅极MOS管的顶栅极与第N-1级的下传模块的输出端连接，所述第一双栅极MOS管的底栅
极与第一时钟信号线连接。

[0008] 在本申请所述的GOA电路中，所述下拉维持模块包括第二双栅极MOS管、第一薄膜晶体管、第二薄膜晶体管、第三薄膜晶体管、第四薄膜晶体管、第五薄膜晶体管以及第六薄
膜晶体管；

[0009] 所述第二双栅极MOS管的漏极与所述Q点连接，所述第二双栅极MOS管的源极与低电压信号线连接，第一薄膜晶体管的栅极、第二薄膜晶体管的栅极、第五薄膜晶体管的漏极
以及第六薄膜晶体管的源极连接于QB点；所述第二双栅极MOS管底栅极与第四时钟信号线
连接；所述第二薄膜晶体管的漏极与所述下传模块的输出端以及所述自举电容模块连接；

[0010] 所述第三薄膜晶体管的漏极与所述第四薄膜晶体管的源极及所述第六薄膜晶体管的栅极连接，所述第四薄膜晶体管的漏极与栅极分别连接并与高电压信号线连接，第六
薄膜晶体管的栅极、第四薄膜晶体管的源极以及第三薄膜晶体管的漏极连接；第三薄膜晶
体管的栅极以及第五薄膜晶体管的栅极与所述Q点链接；所述第一薄膜晶体管、第二薄膜晶
体管的源极、第三薄膜晶体管以及第五薄膜晶体管的源极与所述低电压信号线连接。

[0011] 在本申请所述的GOA电路中，所述自举电容模块包括自举电容。

[0012] 在本申请所述的GOA电路中，所述下传模块包括第七薄膜晶体管，所述第七薄膜晶体管的栅极与所述Q点连接，所述第七薄膜晶体管的漏极与第二时钟信号线连接，所述第七
薄膜晶体管的源极作为所述下传模块的输出端。

[0013] 在本申请所述的GOA电路中，所述上拉模块包括第八薄膜晶体管，所述第八薄膜晶体管的栅极与所述Q点连接，所述第八薄膜晶体管的漏极与所述第二时钟信号线连接，所述
第八薄膜晶体管的源极与本级扫描信号输出端连接。

[0014] 在本申请所述的GOA电路中，所述下拉模块包括第九薄膜晶体管，所述第九薄膜晶体管的栅极与第N+2级的下传模块的输出端连接，所述第九薄膜晶体管的漏极与本级扫描
信号输出端连接，所述第九薄膜晶体管的源极与所述低电压信号线连接。

[0015] 在本申请所述的GOA电路中，所述第一时钟信号、所述第二时钟信号以及所述第四时钟信号的信号周期均为4t1，第一时钟信号、所述第二时钟信号以及所述第四时钟信号的
信号的脉冲宽度均为t1；

[0016] 所述第一时钟信号比所述第二时钟信号早一个t1时间，所述第二时钟信号比所述第四时钟信号早两个t1时间。

[0017] 在本申请所述的GOA电路中，当第N-1级的扫描信号的电位升为高电平时，所述高电压信号线从所述第一双栅极MOS管的漏极写入且此时第一时钟信号为高电位、第四时钟
信号为低电位；当所述Q点处于维持阶段时，所述第一时钟信号以及所述第四时钟信号的电
压均为低电压。

[0018] 在本申请所述的GOA电路中，所述第一双栅极MOS管以及所述第二双栅极MOS管均为薄膜晶体管。

[0019] 一种显示面板，包括上述任一项所述的GOA电路。

[0020] 本申请通过将上拉控制模块设置为双栅极MOS管替换原有的三个薄膜晶体管的方式，可以提高Q点的电压维持能力，可以减少Q点漏电流，提高显示质量。

附图说明

[0021] 为了更清楚地说明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单介绍，显而易见地，下面描述中的附图仅仅是申请的一些
实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附
图获得其他的附图。

[0022] 图1是本申请一些实施例中的一种GOA电路的第N级GOA单元的结构图。

[0023] 图2是本申请一些实施例中的第N级GOA单元的电压时序图。

[0024] 图3是本申请一些实施例中的第N级GOA单元的仿真时序图。

具体实施方式

[0025] 下面详细描述本发明的实施方式，所述实施方式的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参
考附图描述的实施方式是示例性的，仅用于解释本发明，而不能理解为对本发明的限制。

[0026] 在本发明的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”、“顺时针”、“逆时针”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特
定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”仅用于
描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。
由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个所述特征。在
本发明的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。

[0027] 在本发明的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可
以是机械连接，也可以是电连接或可以相互通讯；可以是直接相连，也可以通过中间媒介间
接相连，可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术
人员而言，可以根据具体情况理解上述术语在本发明中的具体含义。

[0028] 在本发明中，除非另有明确的规定和限定，第一特征在第二特征之“上”或之“下”可以包括第一和第二特征直接接触，也可以包括第一和第二特征不是直接接触而是通过它
们之间的另外的特征接触。而且，第一特征在第二特征“之上”、“上方”和“上面”包括第一特
征在第二特征正上方和斜上方，或仅仅表示第一特征水平高度高于第二特征。第一特征在
第二特征“之下”、“下方”和“下面”包括第一特征在第二特征正下方和斜下方，或仅仅表示
第一特征水平高度小于第二特征。

[0029] 下文的公开提供了许多不同的实施方式或例子用来实现本发明的不同结构。为了简化本发明的公开，下文中对特定例子的部件和设置进行描述。当然，它们仅仅为示例，并
且目的不在于限制本发明。此外，本发明可以在不同例子中重复参考数字和/或参考字母，
这种重复是为了简化和清楚的目的，其本身不指示所讨论各种实施方式和/或设置之间的
关系。此外，本发明提供了的各种特定的工艺和材料的例子，但是本领域普通技术人员可以
意识到其他工艺的应用和/或其他材料的使用。

[0030] 请同时参阅图1，图1是本申请一些实施例中的一种GOA电路的第N级GOA单元的结构图。

[0031] 该GOA电路包括多个级联的GOA单元。其中，该第N级所述GOA单元包括上拉控制模块101、上拉模块105、下传模块104、下拉模块106、下拉维持模块102以及自举电容模块103。

[0032] 其中，该上拉控制模块101分别与所述下传模块104以及所述下拉维持模块102、所述自举电容模块103、所述上拉模块105连接于Q点。自举电容模块103的一端分别与所述下
传模块104以及所述上拉模块105连接于Q点，所述下拉模块106分别与所述下传模块104以
及本级的扫描信号输出端OUT(n)连接，所述上拉模块105分别与第二时钟信号线CK2以及扫
描信号输出端OUT(n)。

[0033] 其中，该上拉控制模块101包括第一双栅极MOS管T11，所述第一双栅极MOS管T11的漏极与第N-1级GOA单元的扫描信号输出端连接，所述第一双栅极MOS管T11的源极与所述Q
点连接，所述第一双栅极MOS管T11的顶栅极与第N-1级的下传模块的输出端连接，所述第一
双栅极MOS管T11的底栅极与第一时钟信号线CK1连接。

[0034] 其中，该下拉维持模块102包括第二双栅极MOS管T34、第一薄膜晶体管T31、第二薄膜晶体管T32、第三薄膜晶体管T41、第四薄膜晶体管T42、第五薄膜晶体管T43以及第六薄膜
晶体管T44；

[0035] 所述第二双栅极MOS管的漏极与所述Q点连接，所述第二双栅极MOS管的源极与低电压信号线连接，第一薄膜晶体管T31的栅极、第二薄膜晶体管T32的栅极、第五薄膜晶体管
T43的漏极以及第六薄膜晶体管T44的源极连接于QB点；所述第二双栅极MOS管底栅极与第
四时钟信号线CK4连接；所述第二薄膜晶体管T32的漏极与所述下传模块104的输出端以及
所述自举电容模块103连接。所述第三薄膜晶体管T41的漏极与所述第四薄膜晶体管T42的
源极及所述第六薄膜晶体管T44的栅极连接，所述第四薄膜晶体管T42的漏极与栅极分别连
接并与高电压信号线VGH连接，第六薄膜晶体管T44的栅极、第四薄膜晶体管T42源极以及第
三薄膜晶体管T41的漏极连接；第三薄膜晶体管T41的栅极以及第五薄膜晶体管T43的栅极
与所述Q点链接；所述第一薄膜晶体管T31、第二薄膜晶体管T32的源极、第三薄膜晶体管T41
以及第五薄膜晶体管T43的源极与所述低电压信号线VGL连接。

[0036] 其中，该自举电容模块103包括自举电容Cbt。

[0037] 其中，该下传模块104包括第七薄膜晶体管T22，所述第七薄膜晶体管T22的栅极与所述Q点连接，所述第七薄膜晶体管T22的漏极与第二时钟信号线CK2连接，所述第七薄膜晶
体管T22的源极作为所述下传模块104的输出端cout(n)。

[0038] 其中，该上拉模块105包括第八薄膜晶体管T21，所述第八薄膜晶体管T21的栅极与所述Q点连接，所述第八薄膜晶体管T21的漏极与所述第二时钟信号线CK2连接，所述第八薄
膜晶体管T21的源极与本级扫描信号输出端OUT(n)连接。

[0039] 其中，该下拉模块106包括第九薄膜晶体管T33，所述第九薄膜晶体管T33的栅极与第N+2级的下传模块104的输出端连接，所述第九薄膜晶体管T33的漏极与本级扫描信号输
出端OUT(n)连接，所述第九薄膜晶体管T33的源极与所述低电压信号线VGL连接。

[0040] 在一些实施例中，第一双栅极MOS管以及所述第二双栅极MOS管均为薄膜晶体管。

[0041] 请同时参照图2，该第一时钟信号CK1、所述第二时钟信号CK2以及所述第四时钟信号CK4的信号周期均为4t1，第一时钟信号CK1、所述第二时钟信号CK2以及所述第四时钟信
号CK4的信号的脉冲宽度均为t1。第一时钟信号比所述第二时钟信号早一个t1时间，所述第
二时钟信号比所述第四时钟信号早两个t1时间。

[0042] 其中，当第N-1级的扫描信号Out(n-1)的电位升为高电平时，所述高电压信号线从所述第一双栅极MOS管的漏极写入且此时第一时钟信号为高电位、第四时钟信号为低电位；
第一双栅极MOS管T11的Vth降为-20V左右，因而，第一双栅极MOS管T11的初始Vgs-Vth电压
约为40V，而传统电路中Vgs-Vth初始电压约为20V。当所述Q点处于维持阶段时，所述第一时
钟信号以及所述第四时钟信号的电压均为低电压。Q点存在两个漏电路径，第一双栅极MOS
管T11与第二双栅极MOS管T34，此时，底栅电位CK1与CK4的电压均为负电压，因此，，第一双
栅极MOS管T11与第二双栅极MOS管T34的Vth均为20V，Vgs-Vth为-40V，因此，第一双栅极MOS
管T11与第二双栅极MOS管T34漏电流极少，Q点的维持电压能够维持。

[0043] 本申请可以在Q点电位维持阶段，能够有效的维持Q点电位，实现超宽脉冲GOA信号(30ms)输出。

[0044] 请参照图3，图3是本申请所提供的电路的仿真图。其中，其包括以下四个阶段：

[0045] T1阶段：Cout(n-1)，Out(n-1)，CK1升为高电位，T11的Vth为-20V，高电位迅速写入Q点，Q点电位被抬升至高电位后，T21，T22，T41及T43打开，QB点被拉低至低电位，T31及T32
关闭，此时CK4为低电位，因此T34的Vth为20V，T34的漏电流会极小，反馈信号Cout(n+2)为
低电位，T33关闭，由于CK2为低电位，级传信号Cout(n)与输出信号Out(n)为低电位。

[0046] T2阶段：CK1及Cout(n-1)降为低电位，T11完全关闭，此时T11的Vth为-20V，CK2由低电位转为高电位，因而Q点的电位被维持至更高电位，QB维持低电位，同时CK4为低电位，
T34的Vth为-20V，T11与T34的Vgs-Vth＝-40V，由于CK2为高电位，级传信号Cout(n)与输出
信号G(n)输出高电位。

[0047] T3阶段：CK1及Cout(n-1)维持低电位，CK2由高电位降为低电位，此时，Q点电位下降，但是T21与T22维持打开状态，级传信号Cout(n)与输出信号Out(n)降为低电位。

[0048] T4阶段：CK1及Cout(n-1)维持低电位，CK4升为高电位，T33与T34打开，Q点电位被拉至低电位，T21，T22，T41及T43关闭，QB升为高电位，T31与T32打开，级传电位Cout(n)与输
出电位Out(n)维持低电位。

[0049] 综上所述，虽然本申请已以优选实施例揭露如上，但上述优选实施例并非用以限制本申请，本领域的普通技术人员，在不脱离本申请的精神和范围内，均可作各种更动与润
饰，因此本申请的保护范围以权利要求界定的范围为准。