三维存储器的数据操作方法以及控制电路

摘要

本发明公开了一种3D NAND的数据操作方法以及控制电路，在执行数据擦除操作过程中，对数据存储层进行数据擦除的同时，同步对所述中间冗余层进行数据擦除，完成对所述数据存储层以及所述中间冗余层的数据擦除操作后，对所述中间冗余层进行编程，以使得所述中间冗余层到达预设的目标编程阈值电压。可见，本发明所述技术方案在执行数据擦除操作时，先将中间冗余层与数据存储层进行同步擦除，然后对中间过渡冗余层直接进行编程，以使得其阈值电压稳定在所述目标编程阈值电压，避免了中间冗余层的阈值电压漂移问题，同时提高了与中间冗余层相邻的边缘数据存储层的擦除效率，提高了3D NAND的性能。

权利要求

1.一种三维存储器的数据操作方法，其特征在于，所述三维存储器包括具有阱区的半导体衬底，在垂直于所述半导体衬底的方向上，所述阱区上方设置有多个堆叠的数据存储模块，所述数据存储模块具有多个堆叠的数据存储层，相邻所述数据存储模块之间具有中间冗余模块，所述中间冗余模块具有至少一层中间冗余层；

所述数据操作方法包括数据擦除方法，所述数据擦除方法包括：对所述数据存储层进行数据擦除的同时，同步对所述中间冗余层进行数据擦除，包括：向所述阱区施加一次擦除脉冲；在该次擦除脉冲的持续时序段内，为所述中间冗余层与所述数据存储层均施加第一低电位；

完成对所述数据存储层以及所述中间冗余层的数据擦除操作后，对所述中间冗余层进行编程，以使得所述中间冗余层到达预设的目标编程阈值电压。

2.根据权利要求1所述的数据操作方法，其特征在于，所述对所述中间冗余层进行编程包括：向所述中间冗余层的字线施加编程脉冲，将其阈值电压编程到目标编程阈值电压。

3.根据权利要求2所述的数据操作方法，其特征在于，所述对所述中间冗余层进行编程，还包括：进行编程验证；

如果所述中间冗余层的阈值电压还未达到所述目标编程阈值电压，增大所述编程脉冲的电压后，对所述中间冗余层再次进行编程；

如果所述中间冗余层的阈值电压达到所述目标编程阈值电压，则编程完成。

4.根据权利要求1所述的数据操作方法，其特征在于，所述对所述数据存储层进行数据擦除的同时，同步对所述中间冗余层进行数据擦除，还包括：进行擦除验证；

如果所述中间冗余层的阈值电压还未达到目标擦除阈值电压，增大所述擦除脉冲的电压后，对所述中间冗余层以及所述数据存储层再次进行数据擦除；

如果所述中间冗余层的阈值电压达到所述目标擦除阈值电压，则擦除完成。

5.根据权利要求1所述的数据操作方法，其特征在于，所述中间冗余层与所述数据存储层均施加第一低电位，包括：将所述中间冗余层与所述数据存储层均接地。

6.根据权利要求1所述的数据操作方法，其特征在于，顶部数据存储模块上方具有上选择管，所述上选择管与所述顶部数据存储模块之间具有上冗余模块，所述上冗余模块具有至少一层上冗余层；底部数据存储模块与所述阱区之间具有下选择管，所述下选择管与所述底部数据存储模块之间具有下冗余模块，所述下冗余模块具有至少一层下冗余层；

所述数据擦除方法还包括：

在一次所述擦除脉冲的持续时序段内，在设定时间点之前的时段，为所述上冗余层以及所述下冗余层均施加第二低电位，在所述时间点及其后续时段，使得所述上冗余层以及所述下冗余层均浮空。

7.根据权利要求6所述的数据操作方法，其特征在于，所述为所述上冗余层以及所述下冗余层均施加第二低电位，包括：将所述上冗余层以及所述下冗余层均接地。

8.根据权利要求6所述的数据操作方法，其特征在于，所述设定时间点位于擦除电压的上升沿的时段内。

9.根据权利要求6-8任一项所述的数据操作方法，其特征在于，所述数据操作方法还包括数据编程方法，所述数据编程方法包括：为所述上冗余层以及所述下冗余层施加第一沟道导通电压，为所述中间冗余层施加第二沟道导通电压，所述第二沟道导通电压大于所述第一沟道导通电压；

为所述中间冗余层进行编程。

10.根据权利要求9所述的数据操作方法，其特征在于，所述第一沟道导通电压仅使得所述上冗余模块以及所述下冗余模块中的沟道导通；

所述第二沟道导通电压使得所述中间冗余模块中的沟道导通，且使得所述三维存储器中，非编程串的沟道耦合电势能够抑制所述非编程串的编程。

11.一种三维存储器的控制电路，其特征在于，所述三维存储器包括具有阱区的半导体衬底，在垂直于所述半导体衬底的方向上，所述阱区上方设置有多个堆叠的数据存储模块，所述数据存储模块具有多个堆叠的数据存储层，相邻所述数据存储模块之间具有中间冗余模块，所述中间冗余模块具有至少一层中间冗余层；所述控制电路用于执行如权利要求1-

10任一项所述数据操作方法。

说明书

三维存储器的数据操作方法以及控制电路

技术领域

[0001] 本发明涉及存储器技术领域，更具的说，涉及一种三维存储器(3D NAND)的数据操作方法以及控制电路。

背景技术

[0002] 随着科学技术的不断发展，越来越多的电子设备应用到人们的日常生活以及工作当中，为人们的日常生活以及工作带来了巨大的便利，成为当今人们不可或缺的重要工具。存储器是许多电子设备的一个重要器件，随着电子设备功能的越来越强大，其需要存储器的数据越来越多，要求存储器的存储器容量越来越大。

[0003] 对于常规的二维平面存储器，由于其集成密度主要取决于单个存储单元所占的单位面积，集成度非常依赖于光刻以及掩膜工艺的好坏。但是受限于当前工艺条件限制，即使不断采用昂贵的工艺设备来提高光刻和掩膜工艺精度，其集成度的提升仍然有限。

[0004] 为了解决二维平面存储器的上述问题，3D NAND应运而生。3D NAND将存储单元在垂直于衬底的方向上堆叠，能够在较小的面积上形成更多的存储单元，相对于传统二维平面存储器，具有更大的存储容量，是当前存储器领域的一个主要发展方向。但是现有的3D NAND存在阈值电压漂移问题，影响其性能。

发明内容

[0005] 有鉴于此，本发明技术方案提供了一种3D NAND的数据操作方法以及控制电路，解决了3D NAND存在的阈值电压漂移问题，提高了其性能。

[0006] 为了实现上述目的，本发明提供如下技术方案：

[0007] 一种三维存储器的数据操作方法，所述三维存储器包括具有阱区的半导体衬底，在垂直于所述半导体衬底的方向上，所述阱区上方设置有多个堆叠的数据存储模块，所述数据存储模块具有多个堆叠的数据存储层，相邻所述数据存储模块之间具有中间冗余模块，所述中间冗余模块具有至少一层中间冗余层；

[0008] 所述数据操作方法包括数据擦除方法，所述数据擦除方法包括：

[0009] 对所述数据存储层进行数据擦除的同时，同步对所述中间冗余层进行数据擦除；

[0010] 完成对所述数据存储层以及所述中间冗余层的数据擦除操作后，对所述中间冗余层进行编程，以使得所述中间冗余层到达预设的目标编程阈值电压。

[0011] 优选的，在上述数据操作方法中，在执行所述数据擦除方法过程中，所述对所述中间冗余层进行编程包括：

[0012] 向所述中间冗余层的字线施加编程脉冲，将其阈值电压编程到目标编程阈值电压。

[0013] 优选的，在上述数据操作方法中，在执行所述数据擦除方法过程中，所述对所述中间冗余层进行编程，还包括：

[0014] 进行编程验证；

[0015] 如果所述中间冗余层的阈值电压还未达到所述目标编程阈值电压，增大所述编程脉冲的电压后，对所述中间冗余层再次进行编程；

[0016] 如果所述中间冗余层的电压达到所述目标编程阈值电压，则编程完成。

[0017] 优选的，在上述数据操作方法中，所述对所述数据存储层进行数据擦除的同时，同步对所述中间冗余层进行数据擦除，包括：

[0018] 向所述阱区施加一次擦除脉冲；

[0019] 在该次擦除脉冲的持续时序段内，为所述中间冗余层与所述数据存储层均施加第一低电位。

[0020] 优选的，在上述数据操作方法中，所述对所述数据存储层进行数据擦除的同时，同步对所述中间冗余层进行数据擦除，还包括：

[0021] 进行擦除验证；

[0022] 如果所述中间冗余层的阈值电压还未达到目标擦除阈值电压，增大所述擦除脉冲的电压后，对所述中间冗余层以及所述数据存储层再次进行数据擦除；

[0023] 如果所述中间冗余层的阈值电压达到所述目标擦除阈值电压，则擦除完成。

[0024] 优选的，在上述数据操作方法中，所述中间冗余层与所述数据存储层均施加第一低电位，包括：

[0025] 将所述中间冗余层与所述数据存储层均接地。

[0026] 优选的，在上述数据操作方法中，顶部数据存储模块上方具有上选择管，所述上选择管与所述顶部数据存储模块之间具有上冗余模块，所述上冗余模块具有至少一层上冗余层；底部数据存储模块与所述阱区之间具有下选择管，所述下选择管与所述底部数据存储模块之间具有下冗余模块，所述下冗余模块具有至少一层下冗余层；

[0027] 所述数据擦除方法还包括：

[0028] 在一次所述擦除脉冲的持续时序段内，在设定时间点之前的时段，为所述上冗余层以及所述下冗余层均施加第二低电位，在所述时间点及其后续时段，使得所述上冗余层以及所述下冗余层均浮空。

[0029] 优选的，在上述数据操作方法中，所述为所述上冗余层以及所述下冗余层均施加第二低电位，包括：

[0030] 将所述上冗余层以及所述下冗余层均接地。

[0031] 优选的，在上述数据操作方法中，所述设定时间点位于所述擦除电压的上升沿的时段内。

[0032] 优选的，在上述数据操作方法中，所述数据操作方法还包括数据编程方法，所述数据编程方法包括：

[0033] 为所述上冗余层以及所述下冗余层施加第一沟道导通电压，为所述中间冗余层施加第二沟道导通电压，所述第二沟道导通电压大于所述第一沟道导通电压；

[0034] 为设定所述数据存储层进行编程。

[0035] 优选的，在上述数据操作方法中，所述第一沟道导通电压仅使得所述上冗余模块以及所述下冗余模块中的沟道导通；

[0036] 所述第二沟道导通电压使得所述中间冗余模块中的沟道导通，且使得所述三维存储器中，非编程串的沟道耦合电势能够抑制所述非编程串的编程。

[0037] 本发明还提供了一种三维存储器的控制电路，所述控制电路用于执行上述任一项所述数据操作方法。

[0038] 通过上述描述可知，本发明技术方案提供的3D NAND的数据操作方法以及控制电路中，在执行数据擦除方法过程中，对数据存储层进行数据擦除的同时，同步对所述中间冗余层行数据擦除，完成对所述数据存储层以及所述中间冗余层的数据擦除操作后，对所述中间冗余层进行编程，以使得所述中间冗余层到达预设的目标编程阈值电压。可见，本发明所述技术方案在执行数据擦除方法时，先将中间冗余层与数据存储层进行同步擦除，然后对中间过渡存储层直接进行编程，以使得其阈值电压稳定在所述目标编程阈值电压，避免了中间冗余层的阈值电压漂移问题，提高了3D NAND的性能。

附图说明

[0039] 为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。

[0040] 图1为一种3D NAND的结构示意图；

[0041] 图2为一种3D NAND的数据擦除方法的方法流程图；

[0042] 图3为图2所示方法的波形时序图；

[0043] 图4为一种3D NAND数据操作方法中编程和擦除原理示意图；

[0044] 图5为本发明实施例提供的一种数擦除方法的流程示意图；

[0045] 图6为本发明实施例提供的一种对中间冗余层进行编程的方法流程图；

[0046] 图7为本发明实施例提供的一种中间冗余层数据擦除的方法流程图；

[0047] 图8为本发明实施例提供的一种数据擦除方法的时序图；

[0048] 图9为图8所示时序图对应的数据擦除方法的方法流程图；

[0049] 图10为本发明实施例提供的一种数据编程方法的流程示意图。

具体实施方式

[0050] 下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

[0051] 为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图和具体实施方式对本发明作进一步详细的说明。

[0052] 对于3D NAND而言，其堆叠的数据存储层的层数越多，存储密度越大。但是由于沟道孔的深度受到现有蚀刻技术的精度和极限的限制，故当其数据存储层的堆叠层数达到一定数量后，无法再进一步增加。可以设置3D NAND由多个数据存储模块拼接堆叠组成，相当于将3D NAND的整个沟道孔结构分为多个部分，每个数据存储模块单独形成沟道孔，相邻存储模块之间通过冗余层分离，该3D NAND的实现方式如图1所示，克服了道孔的深度受现有蚀刻技术的精度和极限的限制问题，可以进一步提高存储密度。

[0053] 参考图1，图1为一种3D NAND的结构示意图，所示3D NAND包括具有阱区11的半导体衬底10，在垂直于所述半导体衬底10的方向(图1中X方向)上，所述阱区11上方设置有多个堆叠的数据存储模块12，所述数据存储模块12具有多个堆叠的数据存储层121，相邻所述数据存储模块12之间具有中间冗余模块13，所述中间冗余模块13具有至少一层中间冗余层131。一般的，所述阱区11为P型阱区。

[0054] 可以根据需求设置3D NAND中数据存储模块12的个数为n，n为大于1的正整数，图1中仅是以n＝2为例进行示意说明，本发明技术方案对n的取值不作具体限定。可以根据需求设置每个数据存储模块12中数据存储层121的层数为m，m为大于1的正整数，本发明技术方案对m的取值不作具体限定。同一所述中间冗余模块13中，所述中间冗余层131可以为一层或是多层，当具有多层中间冗余层131时，多层中间冗余层131在X方向上堆叠设置，可以根据需求设置其层数，对其层数不作具体限定。

[0055] 如图1所示，顶部数据存储模块12b上方具有上选择管M2，所述上选择管M2与所述顶部数据存储模块12b之间具有上冗余模块14，所述上冗余模块14具有至少一层上冗余层141；底部数据存储模块12a与所述阱区11之间具有下选择管M1，所述下选择管M1与所述底部数据存储模块12a之间具有下冗余模块15，所述下冗余模块15具有至少一层下冗余层
151。

[0056] 同样，所述上冗余层141和所述下冗余层151可以为一层或是多层。具有多层所述上冗余层141时，多层所述上冗余层141在X方向上堆叠设置，可以根据需求设置其层数，对其层数不作具体限定。具有多层所述下冗余层151时，多层所述下冗余层151在X方向上堆叠设置，可以根据需求设置其层数，对其层数不作具体限定。

[0057] 一般的，对图1所示3D NAND进行数据擦除时，数据擦除方法如图2所示，图2为一种3D NAND的数据擦除方法的方法流程图，该数据擦除方法包括：

[0058] 步骤S11：开始执行该数据擦除方法后，为阱区施加一次擦除脉冲，对数据存储层进行数据擦除。

[0059] 步骤S12：获取数据存储层的当前电压值，以便于进行擦除验证。

[0060] 步骤S13：判断数据存储层的当前电压是否达到目标阈值，如果是，完成数据擦除过程，如果否，增加擦除脉冲电压后，返回步骤S11。

[0061] 图2所示数据擦除方法的时序图如图3所示，图3为图2所示方法的波形时序图。进行数据擦除时，通过擦除脉冲为阱区提供较高的擦除电压V1(擦除脉冲的幅值，约为20V)，数据存储层接地进行数据擦除。

[0062] 在擦除脉冲初始时段，对于各个冗余模块，其冗余层接地，保持0V，等擦除脉冲的电压值上升到一定阶段时候，冗余层从接地变为浮空，冗余层随着擦除脉冲电压值的上升耦合出一个电势。通过控制冗余层开始浮空的时间点，以使得冗余层最终耦合的电势在垂直于沟道方向上和平行于沟道方向上的电场都不能过大，从而防止冗余层的阈值电压在多次编程/擦除循环后发生漂移。图3中，擦除脉冲的幅值为V1，左边竖直虚线表示擦除脉冲的上升起始时间，右边竖直虚线表示所述时间点，该时间点位于擦除脉冲的上升沿时段内。在该上升沿时段内，擦除脉冲由低电位(如0V)连续逐渐上升至幅值V1。

[0063] 如图4所示，图4为一种3D NAND数据操作方法中编程和擦除原理示意图，图中，V5表示上选择管的栅极(字线)电压，V2是编程电压，表示施加在当前被编程的数据存储层121的栅极(字线)上的电压，由图4可知，3D NAND具有数据编程过程和数据擦除过程，采用图2所示数据擦除方法，会导致下述两个问题：

[0064] 第一问题是，进行数据编程时，上/下冗余层加一个较小的电压V3(如上冗余层加电压V3_1，下冗余层加电压V3_2，二者可以相同或不同)，使得上/下冗余层各自的沟道导通即可，而中间冗余层要加一个比较大的电压V4，不仅要保证其沟道导通，还需要保证非编程串的沟道耦合出较高的电势从而抑制非编程串的编程。这样一来，对于编程串，中间冗余层要承受一个较高的V4导通电压，在多次编程/擦除循环后，中间冗余层的阈值电压会发生漂移。其中，3D NAND中数据存储层和冗余层均可以等效为MOS器件，具有阈值电压。3D NAND具有多个存储单元，存储单元具有多个串，每个串具有多个如图1所示沟道结构，每个沟道结构具有多个堆叠的存储模块。3D NAND执行数据擦除操作时，所有数据存储层同时进行擦除，进行编程操作时，同一串中存储层逐一进行编程。

[0065] 第二个问题是，进行数据擦除时，如果中间冗余层采用上述先接地后浮空的方法，将会影响中间冗余层近邻的数据存储层的擦除电场(如图4右图中两虚线椭圆所示区域)，降低其擦除效率，使其无法擦除的与远离中间冗余层的数据存储层一样深。

[0066] 为解决上述问题，本发明实施例提供了一种3D NAND的数据操作方法，所述数据操作方法包括数据擦除方法，所述数据擦除方法如图5所示，图5为本发明实施例提供的一种数擦除方法的流程示意图，该数据擦除方法包括：

[0067] 步骤S21：对所述数据存储层进行数据擦除的同时，同步对所述中间冗余层进行数据擦除。

[0068] 步骤S22：完成对所述数据存储层以及所述中间冗余层的数据擦除操作后，对所述中间冗余层进行编程，以使得所述中间冗余层到达预设的目标编程阈值电压。

[0069] 图5所示方法中，在执行所述数据擦除方法过程中，对中间冗余层进行编程包括：向所述中间冗余层的字线施加编程脉冲，将其阈值电压编程到目标编程阈值电压。

[0070] 具体的，在执行所述数据擦除方法过程中，对中间冗余层进行编程的方法如图6所示，图6为本发明实施例提供的一种对中间冗余层进行编程的方法流程图，该方法包括：

[0071] 步骤S31：向所述中间冗余层的字线(栅极)施加编程脉冲。

[0072] 步骤S32：进行编程验证。

[0073] 获取中间冗余层的阈值电压，用于进行编程验证。

[0074] 步骤S33：判断中间冗余层的阈值电压是否达到目标编程阈值电压。

[0075] 如果是，则编程完成，如果否，增大编程脉冲的电压后，返回步骤S31，对其进行再次编程。在中间冗余层未达到目标编程阈值电压时，通过反复执行编程操作，直至其阈值电压达到所述目标编程阈值电压。

[0076] 图5所示方法中，所述对所述数据存储层进行数据擦除的同时，同步对所述中间冗余层进行数据擦除的过程如图7所示，图7为本发明实施例提供的一种中间冗余层数据擦除的方法流程图，该方法包括：

[0077] 步骤S41：向所述阱区施加一次擦除脉冲；

[0078] 步骤S42：在该次擦除脉冲的持续时序段内，为所述中间冗余层与所述数据存储层均施加第一低电位。

[0079] 图7所示方法中，所述对所述数据存储层进行数据擦除的同时，同步对所述中间冗余层进行数据擦除，还包括：

[0080] 步骤S43：进行擦除验证；

[0081] 基于擦除验证结果执行设定操作，具体的，如果所述中间冗余层的阈值电压还未达到目标擦除阈值电压，增大所述擦除脉冲的电压后，对所述中间冗余层以及所述数据存储层再次进行数据擦除；如果所述中间冗余层的阈值电压达到所述目标擦除阈值电压，则擦除完成。在中间冗余层擦除未达到目标擦除阈值电压时，通过反复执行此擦除操作，直至其阈值电压达到所述目标擦除阈值电压。可选的，所述中间冗余层与所述数据存储层均施加第一低电位，包括：将所述中间冗余层与所述数据存储层均接地。

[0082] 图7所示方式中，所述数据擦除方法还包括：在一次所述擦除脉冲的持续时序段内，在设定时间点之前的时段，为所述上冗余层以及所述下冗余层均施加第二低电位，在所述时间点及其后续时段，使得所述上冗余层以及所述下冗余层均浮空。可选的，所述为所述上冗余层以及所述下冗余层均施加第二低电位，包括：将所述上冗余层以及所述下冗余层均接地。其中，所述设定时间点位于所述擦除电压的上升沿的设定位置。

[0083] 下面结合图8和图9对本发明实施例所述数据擦除方法进行进一步说明：

[0084] 参考图8和图9，图8为本发明实施例提供的一种数据擦除方法的时序图，图9为图8所示时序图对应的数据擦除方法的方法流程图。

[0085] 如图8所示，进行数据擦除时，中间冗余层接地，跟所有要擦除的数据存储层一起擦除。在擦除结束后，对中间冗余层进行编程达到所期望的目标编程阈值电压。

[0086] 这样可以精准控制进行数据擦除时中间冗余层的阈值电压，不用担心数据擦除过程中其阈值电压的漂移而影响器件正常工作。并且还能提高近邻中间冗余层的数据存储层的擦除效率，减小该数据存储层与其他数据存储层擦除态的差异。而且擦除时不需要额外的电压源来控制中间冗余层的接地到浮空的操作，简化了电路设计。同时，编程中间冗余层所花费的时间相比于整个擦除过程所需要的时间基本可以忽略不计。

[0087] 如图9所示方法包括：

[0088] 步骤S51：开始执行数据擦除方法时，基于图8所示时序图，为阱区提供擦除脉冲。

[0089] 在一次擦除脉冲持续时序段内，数据存储层持续接地，为0V，中间冗余层持续接地，为0V，上/下冗余层和上/下选择管均是先接地再浮空，与上述方法相同，在此不再赘述。

[0090] 步骤S52：一次擦除脉冲作用完成后，进行擦除验证。

[0091] 步骤S53：判断数据擦除后，中间冗余层阈值电压是否达到目标擦除阈值电压。如果否，增大擦除脉冲的电压后再次进行擦除操作，实现方法如上述，在此不再赘述。如果是，执行步骤S54。

[0092] 步骤S54：对中间冗余层进行编程，实现方法如上述，在此不再赘述。

[0093] 步骤S55：对中间冗余层进行编程认证，实现方法如上述，在此不再赘述。

[0094] 步骤S56：判断数据编程后，中间冗余层阈值电压是否达到目标编程阈值电压。实现方法如上述，在此不再赘述。

[0095] 本发明实施例中，所述数据操作方法还包括数据编程方法，所述数据编程方法如图10所示，图10为本发明实施例提供的一种数据编程方法的流程示意图，该方法包括：

[0096] 步骤S61：为所述上冗余层以及所述下冗余层施加第一沟道导通电压(如上述电压V3)，为所述中间冗余层施加第二沟道导通电压(如上述电压V4)，所述第二沟道导通电压大于所述第一沟道导通电压；

[0097] 步骤S62：为设定所述数据存储层进行编程。

[0098] 图10所示方法中，所述第一沟道导通电压仅使得所述上冗余模块以及所述下冗余模块中的沟道导通；所述第二沟道导通电压使得所述中间冗余模块中的沟道导通，且使得所述三维存储器中，非编程串的沟道耦合电势能够抑制所述非编程串的编程。通过本申请实施例所述方法相对于现有技术，可以使得非编程串耦合较大的电势，以达到抑制所述非编程串的编程。

[0099] 如上述，对于3D NAND，其数据操作过程包括编程过程以及擦除过程，故本发明实施例中，数据操作方法包括数据编程方法和数据擦除方法，一般的，3D NAND需要先进行数据编程，再基于需求进行数据擦除。

[0100] 通过上述描述可知，本发明实施例所述数据操作方法中，在对3D NAND进行数据擦除时，将中间冗余层与所有数据存储层同时进行数据擦除，中间冗余层与数据存储层数据擦除完成后，再对中间冗余层进行数据编程，使得其具有目标编程阈值电压。

[0101] 本发明实施例所述数据操作方法至少具有如下优点：

[0102] 首先，通过执行所述数据操作方法中的数据擦除方法，可以精准控制中间冗余层的阈值电压，不用担心阈值电压的漂移而影响器件正常工作。

[0103] 其次，可以提高与中间冗余层近邻数据存储层的擦除效率，减小与中间冗余层近邻的数据存储层与其他数据存储层擦除态的差异。常规数据擦除方法是在需要擦除的数据存储层上施加一擦除电压，对于某一数据存储层来说，其会受到自身施加的擦除电压V6带来的电场E1，还要受到来自其两侧近邻的两层数据存储层的擦除电压V6带来的边缘电场E2，所以对于这层数据存储层，最终受到的电场是E1+E2.而对于边缘数据存储层(与中间冗余层相邻的数据存储层)，由于其旁边是中间冗余层，因为中间冗余层是不需要擦除的，所以中间冗余层电压相对V6较小，所以中间冗余层所带来的边缘电场E2也会偏小。所以边缘数据存储层最终的电场比中间数据存储层(与中间冗余层不近邻的数据存储层)的要低，擦除得也越浅。而本发明实施例中的中间冗余层也参与擦除，也会被施加V6电压，这样边缘数据存储层和中间数据存储层的擦除态就没有任何区别了。

[0104] 而且数据擦除时不需要额外的电压源来控制中间冗余层的接地到浮空的操作，简化了电路设计。

[0105] 基于上述实施例，本发明另一实施例提供了一种三维存储器的控制电路，所述控制电路用于执行上述实施例所述数据操作方法，故所述控制电路可以精准控制中间冗余层的阈值电压，不用担心阈值电压的漂移而影响器件正常工作，还可以提高与中间冗余层近邻数据存储层的擦除效率，减小与中间冗余层近邻的数据存储层与其他数据存储层擦除态的差异，而且数据擦除时不需要额外的电压源来控制中间冗余层的接地到浮空的操作，电路结构简单。

[0106] 本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。对于实施例公开的控制电路而言，由于其与实施例公开的数据操作方法相对应，所以描述的比较简单，相关之处参见数据操作方法对应部分说明即可。

[0107] 还需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括上述要素的物品或者设备中还存在另外的相同要素。

[0108] 对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。