本发明提供的一种提高噪声性能的电容耦合型斩波仪表放大器，将输入斩波电路、运算放大电路、伪电阻偏置电路、电极失调消除环路与一数字电极失调消除模块相结合，使得原来的电极失调消除环路可以采用较小的失调消除电容也能够保持电路系统相当的输入失调消除能力和系统极点位置，弱化了电极失调消除环路积分器的极点设计压力，并且较小的失调消除电容极大地衰减了电极失调消除环路的系统等效输入参考噪声，从而提高了电路的噪声性能。
1.一种电容耦合型斩波仪表放大器，其特征在于，包含：
输入斩波电路(1)，将原始输入信号(Vin)调制为一原始高频信号，并将所述原始高频信号耦合至一运算放大电路(2)的输入端；所述运算放大电路(2)用于放大进入所述运算放大电路(2)的高频输入信号，并输出输出信号(Vout)；
伪电阻偏置电路(3)，与所述运算放大电路(2)的输入端连接，为所述运算放大电路(2)提供输入共模偏置电压；
电极失调消除环路(4)，其输入端与所述运算放大电路(2)的输出端连接，所述电极失调消除环路(4)输出端与所述运算放大电路(2)的输入端连接，用于消除所述原始输入信号(Vin)的电极直流失调电压，所述电极失调消除环路(4)包含一积分器(G)，所述积分器(G)对所述输出信号(Vout)进行积分后输出电压VDSL_out；
为所述运算放大电路(2)提供负反馈调节的负反馈电路(5)，其输入端与所述运算放大电路(2)输出端连接，所述负反馈电路(5)输出端与所述运算放大电路(2)输入端连接，所述负反馈电路(5)将输出信号(Vout)调制成高频信号反馈至所述运算放大电路(2)输入端作为所述运算放大电路(2)的高频输入信号；
用于减小所述电极失调消除环路(4)中失调消除电容大小的数字电极失调消除模块(6)，其输入端与所述电极失调消除环路(4)的积分器(G)输出端连接，所述数字电极失调消除模块(6)输出端与所述运算放大电路(2)的运放输入端连接；
逻辑控制模块，其输入端与所述电极失调消除环路(4)中所述积分器(G)的输出端连接；
第一数字模块斩波调制器(CHDhp)，其输入端与所述逻辑控制模块的输出端连接，所述逻辑控制模块输出控制信号给所述第一数字模块斩波调制器(CHDhp)；
第一可调失调消除电容(CDhp1)，其输入端与所述第一数字模块斩波调制器(CHDhp)的一输出端连接，所述第一可调失调消除电容(CDhp1)输出端与所述运算放大电路(2)的正输入端连接；
第二可调失调消除电容(CDhp2)，其输入端与所述第一数字模块斩波调制器(CHDhp)的另一输出端连接，所述第二可调失调消除电容(CDhp2)输出端与所述运算放大电路(2)的负输入端连接；
所述逻辑控制模块调节所述第一可调失调消除电容(CDhp1)与所述第二可调失调消除电容(CDhp2)的电容大小，也调节所述第一数字模块斩波调制器(CHDhp)的电容大小及其通过电压极性，消除输入的直流失调电压。
2.如权利要求1所述的电容耦合型斩波仪表放大器，其特征在于，
所述第一可调失调消除电容(CDhp1)和所述第二可调失调消除电容(CDhp2)初始状态为接地状态，所述积分器(G)输出电压VDSL_out到所述逻辑控制模块，所述逻辑控制模块判断所述电压VDSL_out的绝对值是否超过一个初始设定的恒定数值；
若所述电压VDSL_out小于所述恒定数值，则所述逻辑控制模块不对所述第一可调失调消除电容(CDhp1)和所述第二可调失调消除电容(CDhp2)进行任何调节动作；
若所述电压VDSL_out超过所述恒定数值，所述逻辑控制模块判断所述电压VDSL_out的正负，进而控制调节所述第一可调失调消除电容(CDhp1)和所述第二可调失调消除电容(CDhp2)的连接状态及其电容大小值。
3.如权利要求2所述的电容耦合型斩波仪表放大器，其特征在于，
当所述电压VDSL_out为正时，所述第一可调失调消除电容(CDhp1)接到地，所述第二可调失调消除电容(CDhp2)接到电源；
当所述电压VDSL_out为负时，所述第一可调失调消除电容(CDhp1)接到电源，所述第二可调失调消除电容(CDhp2)接到地。
4.如权利要求1所述的电容耦合型斩波仪表放大器，其特征在于，所述输入斩波电路(1)包含：输入斩波调制器(CHin)，所述原始输入信号(Vin)与所述输入斩波调制器(CHin)的输入端连接，所述输入斩波调制器(CHin)输出高频信号；
第一输入耦合电容(Cin1)，其输入端与所述输入斩波调制器(CHin)一输出端连接，所述第一输入耦合电容(Cin1)输出端与所述运算放大电路(2)的输入端连接；
第二输入耦合电容(Cin2)，其输入端与所述输入斩波调制器(CHin)另一输出端连接，所述第二输入耦合电容(Cin2)输出端与所述运算放大电路(2)的输入端连接；
所述第一输入耦合电容(Cin1)和所述第二输入耦合电容(Cin2)将所述输入斩波调制器(CHin)输出的高频信号分别耦合至所述运算放大电路(2)的负输入端和正输入端。
5.如权利要求1所述的电容耦合型斩波仪表放大器，其特征在于，所述运算放大电路(2)包含：第一级运算放大器(Gm1)，其正、负输入端与所述伪电阻偏置电路(3)连接，所述第一级运算放大器(Gm1)输出端与一运放电路斩波调制器(CHout)的输入端连接；
第二级运算放大器(Gm2)，其正、负输入端与所述运放电路斩波调制器(CHout)的输出端连接，所述第二级运算放大器(Gm2)输出端输出输出信号(Vout)；
所述第二级运算放大器(Gm2)的正、负输入端各并联一第一密勒补偿电容(Cm1)和一第二密勒补偿电容(Cm2)。
6.如权利要求1所述的电容耦合型斩波仪表放大器，其特征在于，所述电极失调消除环路(4)包含：积分器(G)，其正、负输入端与所述运算放大电路(2)的输出端连接；
所述积分器(G)输出端连接一电极失调消除环路斩波调制器(CHhp)输入端，所述积分器(G)对所述输出信号(Vout)进行积分后输出电压VDSL_out；
第一电极失调消除环路失调消除电容(Chp1)，其输入端与所述电极失调消除环路斩波调制器(CHhp)一输出端连接，所述第一电极失调消除环路失调消除电容(Chp1)输出端与所述运算放大电路(2)的输入端连接；
第二电极失调消除环路失调消除电容(Chp2)，其输入端与所述电极失调消除环路斩波调制器(CHhp)另一输出端连接，所述第二电极失调消除环路失调消除电容(Chp2)输出端与所述运算放大电路(2)的输入端连接；
所述第一电极失调消除环路失调消除电容(Chp1)和所述第二电极失调消除环路失调消除电容(Chp2)将所述电极失调消除环路斩波调制器(CHhp)输出的信号分别耦合至所述运算放大电路(2)的负输入端和正输入端。
7.如权利要求1所述的电容耦合型斩波仪表放大器，其特征在于，所述负反馈电路(5)包含：负反馈电路斩波调制器(CHfb)，所述输出信号(Vout)与所述负反馈电路斩波调制器(CHfb)的输入端连接，将所述输出信号(Vout)调制成高频信号输出；
第一负反馈耦合电容(Cfb1)，其输入端与所述负反馈电路斩波调制器(CHfb)一输出端连接，所述第一负反馈耦合电容(Cfb1)输出端与所述运算放大电路(2)的输入端连接；
第二负反馈耦合电容(Cfb2)，其输入端与所述负反馈电路斩波调制器(CHfb)另一输出端连接，所述第二负反馈耦合电容(Cfb2)输出端与所述运算放大电路(2)的输入端连接；
所述第一负反馈耦合电容(Cfb1)和所述第二负反馈耦合电容(Cfb2)将所述高频信号分别耦合至所述运算放大电路(2)的正输入端和负输入端。
一种提高噪声性能的电容耦合型斩波仪表放大器
技术领域
[0001] 本发明涉及模拟电路信号处理技术领域，具体涉及一种提高噪声性能的电容耦合型斩波仪表放大器。
背景技术
[0002] 仪表放大器一直以来都是生物电子的读出电路中极其重要的部分。如图1所示，因为生物信号所在的频带从几毫赫兹左右到几百、几千赫兹左右，以及其幅度值小至几微伏。因此在传统的CMOS工艺上进行电路设计，需要消除其固有的低频处的1/f噪声，同时还要保持整个电路的热噪声在很低的水平。
[0003] 然而，因为可穿戴生物电子的需求，对于仪表放大器不能直接通过增加功耗来降低热噪声，或者通过增加面积来降低1/f噪声。高的功耗会增加电路的电流消耗，减少了可穿戴设备一次可穿戴记录的周期；大的面积会增加芯片的设计成本，并且这种方法同样会受到噪声的设计限制。在众多的噪声消除方法中，斩波(chopping)技术是一种连续的、不会引起噪声折叠从而引起噪底增加的方法，因此被广泛的应用于生物电子读出电路中。
[0004] 在斩波技术的各种应用中，电容耦合型斩波仪表放大器被证明是一种非常适合低功耗设计的仪表放大器结构。为了保证放大器放大生物信号的同时抑制电极的直流失调，系统需要一个极低频率(几毫赫兹左右或者稍大一些)的高通极点，这样的高通极点以及电极直流失调消除能力由电极失调消除(DSL)环路完成。然而系统低的高通极点增加了电极失调消除环路的设计难度，仪表放大器低功耗的要求，又会使得电极失调消除环路的噪声影响系统的噪声性能。
发明内容
[0005] 本发明的目的在于提供一种提高噪声性能的电容耦合型斩波仪表放大器，将输入斩波电路、运算放大电路、伪电阻偏置电路、电极失调消除环路与数字电极失调消除模块相结合，使得原来的电极失调消除环路可以采用较小的失调消除电容也能够保持电路系统相当的输入失调消除能力和系统极点位置，弱化了电极失调消除环路中积分器的极点设计压力，并且较小的失调消除电容极大地衰减了电极失调消除环路的系统等效输入参考噪声，从而提高了电路的噪声性能。
[0006] 为了达到上述目的，本发明通过以下技术方案实现：
[0007] 一种电容耦合型斩波仪表放大器，包含：
[0008] 输入斩波电路，将原始输入信号调制为一原始高频信号，并将所述原始高频信号耦合至一运算放大电路的输入端；所述运算放大电路，用于放大进入所述运算放大电路的高频输入信号，并输出输出信号；
[0009] 伪电阻偏置电路，与所述运算放大电路的输入端连接，为所述运算放大电路提供输入共模偏置电压；
[0010] 电极失调消除环路，其输入端与所述运算放大电路的输出端连接，所述电极失调消除环路输出端与所述运算放大电路的输入端连接，用于消除所述输入信号的电极直流失调电压，所述电极失调消除环路包含一积分器，所述积分器对所述输出信号进行积分后输出电压；
[0011] 为所述运算放大电路提供负反馈调节的负反馈电路，其输入端与所述运算放大电路输出端连接，所述负反馈电路输出端与所述运算放大电路输入端连接，所述负反馈电路将输出信号调制成高频信号反馈至所述运算放大电路输入端作为所述运算放大电路的高频输入信号；
[0012] 用于减小所述电极失调消除环路中失调消除电容大小的数字电极失调消除模块，其输入端与所述电极失调消除环路的积分器输出端连接，所述数字电极失调消除模块输出端与所述运算放大电路的运放输入端连接。
[0013] 优选地，所述数字电极失调消除模块包含：
[0014] 逻辑控制模块，其输入端与所述电极失调消除环路中所述积分器的输出端连接；
[0015] 第一数字模块斩波调制器，其输入端与所述逻辑控制模块的输出端连接，所述逻辑控制模块输出控制信号给所述第一数字模块斩波调制器；
[0016] 第一可调失调消除电容，其输入端与所述第一数字模块斩波调制器的一输出端连接，所述第一可调失调消除电容输出端与所述运算放大电路的正输入端连接；
[0017] 第二可调失调消除电容，其输入端与所述第一数字模块斩波调制器的另一输出端连接，所述第二可调失调消除电容输出端与所述运算放大电路的负输入端连接；
[0018] 所述逻辑控制模块调节所述第一可调失调消除电容与所述第二可调失调消除电容的电容大小，也调节所述第一数字模块斩波调制器的电容大小及其通过电压极性，消除输入的直流失调电压。
[0019] 优选地，所述第一可调失调消除电容和所述第二可调失调消除电容初始状态为接地状态，所述积分器输出电压到所述逻辑控制模块，所述逻辑控制模块判断所述积分器输出电压的绝对值是否超过一个初始设定的恒定数值；
[0020] 若所述电压小于所述恒定数值，则所述逻辑控制模块不对所述第一可调失调消除电容和所述第二可调失调消除电容进行任何调节动作；
[0021] 若所述电压超过所述恒定数值，所述逻辑控制模块判断所述电压的正负，进而控制调节所述第一可调失调消除电容和所述第二可调失调消除电容的连接状态及其电容大小值。
[0022] 优选地，当所述电压为正时，所述第一可调失调消除电容接到地，所述第二可调失调消除电容接到电源；
[0023] 当所述电压为负时，所述第一可调失调消除电容接到电源，所述第二可调失调消除电容接到地。
[0024] 优选地，所述输入斩波电路包含：
[0025] 输入斩波调制器，所述生物信号与所述输入斩波调制器的输入端连接，所述输入斩波调制器输出高频信号；
[0026] 第一输入耦合电容，其输入端与所述输入斩波调制器一输出端连接，所述第一输入耦合电容输出端与所述运算放大电路的输入端连接；
[0027] 第二输入耦合电容，其输入端与所述输入斩波调制器另一输出端连接，所述第二输入耦合电容输出端与所述运算放大电路的输入端连接；
[0028] 所述第一输入耦合电容和所述第二输入耦合电容将所述输入斩波调制器输出的高频信号分别耦合至所述运算放大电路的负输入端和正输入端。
[0029] 优选地，所述运算放大电路包含：
[0030] 第一级运算放大器，其正、负输入端与所述伪电阻偏置电路连接，所述第一级运算放大器输出端与一运放电路斩波调制器的输入端连接；
[0031] 第二级运算放大器，其正、负输入端与所述运放电路斩波调制器的输出端连接，所述第二级运算放大器输出端输出输出信号；
[0032] 所述第二级运算放大器的正、负输入端各并联一第一密勒补偿电容和一第二密勒补偿电容。
[0033] 优选地，所述电极失调消除环路包含：
[0034] 积分器，其正、负输入端与所述运算放大电路的输出端连接；
[0035] 所述积分器输出端连接一电极失调消除环路斩波调制器输入端，所述积分器对所述输出信号进行积分后输出电压；
[0036] 第一电极失调消除环路失调消除电容，其输入端与所述电极失调消除环路斩波调制器一输出端连接，所述第一电极失调消除环路失调消除电容输出端与所述运算放大电路的输入端连接；
[0037] 第二电极失调消除环路失调消除电容，其输入端与所述电极失调消除环路斩波调制器另一输出端连接，所述第二电极失调消除环路失调消除电容输出端与所述运算放大电路的输入端连接；
[0038] 所述第一电极失调消除环路失调消除电容和所述第二电极失调消除环路失调消除电容将所述电极失调消除环路斩波调制器输出的信号分别耦合至所述运算放大电路的负输入端和正输入端。
[0039] 优选地，所述负反馈电路包含：
[0040] 负反馈电路斩波调制器，所述输出信号与所述负反馈电路斩波调制器的输入端连接，将所述输出信号调制成高频信号输出；
[0041] 第一负反馈耦合电容，其输入端与所述负反馈电路斩波调制器一输出端连接，所述第一负反馈耦合电容输出端与所述运算放大电路的输入端连接；第二负反馈耦合电容，其输入端与所述负反馈电路斩波调制器另一输出端连接，所述第二负反馈耦合电容输出端与所述运算放大电路的输入端连接；
[0042] 所述第一负反馈耦合电容和所述第二负反馈耦合电容将所述高频信号分别耦合至所述运算放大电路的正输入端和负输入端。
[0043] 本发明与现有技术相比具有以下优点：
[0044] (1)本发明将输入斩波电路、运算放大电路、电极失调消除环路、数字电极失调消除模块等相结合，使原有的电极失调消除环路可以采用较小的失调消除电容也能够保持电路系统相当的输入失调消除能力和系统极点位置，弱化了电极失调消除环路积分器的极点设计压力；
[0045] (2)由于数字电极失调消除模块的引入，使得电极失调消除环路中可保持较小的失调消除电容，这极大地衰减了电极失调消除环路的系统等效输入参考噪声，从而提高了电路的噪声性能。
附图说明
[0046] 图1为本发明中电极将生物信号转化为电学信号通过仪表放大器进行放大示意图；
[0047] 图2为本发明的电容耦合型斩波仪表放大器电路结构示意图。
具体实施方式
[0048] 以下结合附图，通过详细说明一个较佳的具体实施例，对本发明做进一步阐述。
[0049] 模拟前端的输入信号一般是通过与身体连接的电极产生的，然而电极与电极之间存在高达50mV幅值的直流失调电压，因此需要一个环路去减小它的影响，否则几十倍到一百倍的模拟前端增益会因为如此大的电极失调而饱和。电极失调消除环路就是减弱这个影响的环路。如图1所示，为本发明中电极将生物信号转化为电学信号通过仪表放大器进行放大示意图。
[0050] 如图2所示，为本发明的电容耦合型斩波仪表放大器电路结构示意图，其包含输入斩波电路1、运算放大电路2、伪电阻偏置电路3、电极失调消除环路4、负反馈电路5、数字电极失调消除模块6，其中：
[0051] 输入斩波电路1，将输入的原始生物信号Vin调制为一原始高频信号，并将所述原始高频信号耦合至所述运算放大电路2的输入端；
[0052] 运算放大电路2，用于放大进入所述运算放大电路2的高频输入信号，并输出输出信号Vout；
[0053] 伪电阻偏置电路3，与所述运算放大电路2的输入端连接，用于为所述运算放大电路2提供输入共模偏置电压；
[0054] 电极失调消除环路4，其输入端与所述运算放大电路2的输出端连接，所述电极失调消除环路4输出端与所述运算放大电路2的输入端连接，用于消除所述输入信号的电极直流失调电压，所述电极失调消除环路4包含一积分器G，所述积分器G对所述高频信号进行积分处理后输出积分电压信号VDSL_out；
[0055] 为所述运算放大电路2提供负反馈调节负反馈电路5，其输入端与所述运算放大电路2输出端连接，所述负反馈电路5输出端与所述运算放大电路2输入端连接，所述负反馈电路5将输出信号Vout调制成高频信号反馈至所述运算放大电路2输入端作为所述运算放大电路2的高频输入信号；
[0056] 数字电极失调消除模块6，其输入端与所述电极失调消除环路4的积分器G输出端连接，所述数字电极失调消除模块6输出端与所述运算放大电路2的运放输入端连接，此数字电极失调消除模块6用于减小所述电极失调消除环路4中失调消除电容大小，从而减小积分器G的极点设计压力以及降低电极失调消除环路4对系统的噪声影响。
[0057] 其中，所述数字电极失调消除模块6包含：
[0058] 逻辑控制模块，其输入端与所述电极失调消除环路4中所述积分器G的输出端连接，所述积分器G对输出信号Vout进行积分后输出电压VDSL_out；
[0059] 第一数字模块斩波调制器CHDhp，其输入端与所述逻辑控制模块的输出端连接，所述逻辑控制模块输出控制信号给所述第一数字模块斩波调制器CHDhp；
[0060] 第一可调失调消除电容CDhp1，其输入端与所述第一数字模块斩波调制器CHDhp的一输出端连接，所述第一可调失调消除电容CDhp1输出端与所述运算放大电路第一级运算放大器Gm1的正输入端连接；
[0061] 第二可调失调消除电容CDhp2，其输入端与所述第一数字模块斩波调制器CHDhp的另一输出端连接，所述第二可调失调消除电容CDhp2输出端与所述运算放大电路第一级运算放大器Gm1的负输入端连接；
[0062] 所述逻辑控制模块调节所述第一可调失调消除电容CDhp1与所述第二可调失调消除电容CDhp2的电容大小，也调节所述第一数字模块斩波调制器CHDhp的电容大小及其通过电压极性，消除输入的直流失调电压。
[0063] 所述输入斩波电路1包含：
[0064] 输入斩波调制器CHin，所述生物信号Vin与所述输入斩波调制器CHin的输入端连接，所述输入斩波调制器CHin输出高频信号；
[0065] 第一输入耦合电容Cin1，其输入端与所述输入斩波调制器CHin一输出端连接，所述第一输入耦合电容Cin1输出端与所述运算放大电路2的负输入端连接；
[0066] 第二输入耦合电容Cin2，其输入端与所述输入斩波调制器CHin另一输出端连接，所述第二输入耦合电容Cin2输出端与所述运算放大电路的正输入端连接；所述第一输入耦合电容Cin1和所述第二输入耦合电容Cin2将所述输入斩波调制器CHin输出高频信号分别耦合至所述运算放大电路2的负输入端和正输入端。
[0067] 所述运算放大电路2包含：
[0068] 第一级运算放大器Gm1，其正输入端与所述伪电阻偏置电路3及所述第二输入耦合电容Cin2连接，所述第一级运算放大器Gm1负输入端与所述伪电阻偏置电路3及所述第一输入耦合电容Cin1输出端连接，所述第一级运算放大器Gm1输出端与一运放电路斩波调制器CHout的输入端连接；
[0069] 第二级运算放大器Gm2，其正、负输入端与所述运放电路斩波调制器CHout的输出端连接，所述第二级运算放大器Gm2输出端输出输出信号Vout；所述第二级运算放大器Gm2的正、负输入端各并联一第一密勒补偿电容Cm1和一第二密勒补偿电容Cm2。
[0070] 所述伪电阻偏置电路3为一对电阻，包含第一电阻Rb1与第二电阻Rb2。所述第一电阻Rb1与所述第一级运算放大器Gm1的负输入端连接，所述第二电阻Rb2与所述第一级运算放大器Gm1的正输入端连接。
[0071] 所述电极失调消除环路4包含：
[0072] 积分器G，其输入端与所述运算放大电路2第二级运算放大器Gm2的输出端连接；所述积分器G输出端连接一电极失调消除环路斩波调制器CHhp输入端，所述积分器G对所述输出信号Vout进行积分后输出电压VDSL_out；
[0073] 第一电极失调消除环路失调消除电容Chp1，其输入端为所述电极失调消除环路斩波调制器CHhp一输出端，所述第一电极失调消除环路失调消除电容Chp1其输出端与所述运算放大电路2第一级运算放大器Gm1的负输入端连接；
[0074] 第二电极失调消除环路失调消除电容Chp2，其输入端为所述电极失调消除环路斩波调制器CHhp另一输出端，所述第二电极失调消除环路失调消除电容Chp2输出端与所述运算放大电路2第一级运算放大器Gm1的正输入端连接；所述第一电极失调消除环路失调消除电容Chp1和所述第二电极失调消除环路失调消除电容Chp2将所述电极失调消除环路斩波调制器CHhp输出的信号分别耦合至所述运算放大电路2的负输入端和正输入端。
[0075] 所述负反馈电路5包含：
[0076] 负反馈电路斩波调制器CHfb，所述输出信号Vout与所述负反馈电路斩波调制器CHfb的输入端连接，将所述输出信号Vout调制成高频信号输出；
[0077] 第一负反馈耦合电容Cfb1，其输入端与所述负反馈电路斩波调制器CHfb一输出端连接，所述第一负反馈耦合电容Cfb1输出端与所述运算放大电路2第一级运算放大器Gm1的正输入端连接；
[0078] 第二负反馈耦合电容Cfb2，其输入端与所述负反馈电路斩波调制器CHfb另一输出端连接，所述第二负反馈耦合电容Cfb2输出端与所述运算放大电路2第一级运算放大器Gm1的负输入端连接；所述第一负反馈耦合电容Cfb1和所述第二负反馈耦合电容Cfb2将所述高频信号分别耦合至所述运算放大电路2的正输入端和负输入端。
[0079] 在工作过程中，所述积分器G输出电压VDSL_out到所述逻辑控制模块，所述逻辑控制模块首先判断所述积分器G输出的电压VDSL_out的绝对值是否超过一个恒定数值(此恒定数值根据设计者的需要拟定设计)，比如判断电压VDSL_out是否超过0.5VDD，如果绝对值超过0.5VDD，则所述逻辑控制模块同时调节增大所述第一可调失调消除电容CDhp1和所述第二可调失调消除电容CDhp2的电容值。如果小于0.5VDD，则所述逻辑控制模块不对第一可调失调消除电容CDhp1和第二可调失调消除电容CDhp2的大小进行任何调节动作。
[0080] 其次，如果判断电压VDSL_out的绝对值小于0.5VDD，则不对可调失调消除电容CDhp的极性进行任何操作；如果判断电压VDSL_out绝对值超过0.5VDD，再对电压VDSL_out的正负进行判断，进而控制可调失调消除电容CDhp的极性。当电压VDSL_out为正时，所述第一可调失调消除电容CDhp1接到地，所述第二可调失调消除电容CDhp2接到电源；当电压VDSL_out为负时，所述第一可调失调消除电容CDhp1接到电源，所述第二可调失调消除电容CDhp2接到地。
[0081] 其中，第一可调失调消除电容CDhp1和所述第二可调失调消除电容CDhp2是开关控制的可调电容阵列，具体有多种实现方法和形式，常见于集成电路领域，本文不再赘述，所以用可调电容代替可调电容阵列进行描述。默认第一可调失调消除电容CDhp1和所述第二可调失调消除电容CDhp2都接入地，只有在逻辑控制模块对积分器G的输出电压进行判断之后，才对可调失调消除电容CDhp进行控制，决定可调失调消除电容CDhp是继续与地连接或选择和电源连接，以及决定可调失调消除电容CDhp的电容大小值发生改变或保持不变。
[0082] 上述两步在芯片启动之后的数个周期之后就会完成所有的操作，此后，逻辑控制模块不再输出控制信号及调节电容。
[0083] 通常来说，积分器G的噪声和极点等效到系统的输入噪声与系统极点可表示为公式(1)。
[0084]
[0085] 此处，DSLnoise为电极失调消除环路中积分器G的输出噪声，DSLpole为电极失调消除环路中积分器G的单位增益频率。
[0086] 在本实施例中，需检测到0.05Hz到250Hz的ECG信号，系统极点必须小于0.05Hz，由于系统极点受到 影响，积分器的极点必须满足
[0087] 的数值的推算可由如下完成：假设电极失调为50mV，在积分器G的输出幅度值为1V，那么需要 的电容比例，然而为了满足系统的高倍信号放大能力，如放大100倍，即 根据以上关系，我们可以得到 对于 来说，电
极失调消除环路4积分器G的极点必须设计在0.01Hz处，这大大增加了设计难度。根据理论分析，积分器G的噪声等效到系统的输入为 也
就是说，在这种典型值下积分器G输出噪声等效到系统输入为其衰减1/20之后的噪声。然而，对于低功耗的设计，积分器G高的输出噪声，1/20倍的衰减因子是不够的。以上极点和噪声对应于系统的数值关系如公式(2)所示：
[0088]
[0089] 为了减少电极失调消除环路4的极点设计压力和对系统的噪声影响，同样保持不变的失调消除能力，减小Chp的数值为原来的1/5，我们就可以得到新的比例关系。采用本发明的含数字电极失调消除模块6的电容耦合型斩波仪表放大器，即可达到此效果。
[0090] 所述逻辑控制模块检测积分器G的输出VDSL_out，进而控制可调失调消除电容CDhp的大小及第一数字模块斩波调制器CHDhp的输入电压极性，产生反馈电流，消除输入电极失调。
[0091]
[0092] 由于原来的Chp衰减为其1/5的数值，如公式(2)所示， 减小到1，那么电极失调消除环路4中积分器G的极点可设计在0.05Hz处，即可满足系统极点0.05Hz的要求。这样，电极失调消除环路4里面的积分器G的极点与系统的极点大小一致，减小了设计压力；而噪声变为原来的1/100，使得积分器G噪声对于系统的影响几乎可以忽略不计。但是此时失调电压消除能力减弱到原来的1/5，即最大只能消除10mV幅值的电极失调，为了满足消除50mV的电极失调，本发明的中的数字电极失调消除模块6消除剩余的40mV电极失调，从而使得整个系统能够消除50mV的失调。因此，根据分析可知，CDhp的最大可调范围与反馈电容的比值为[0093] 由上可知，由于加入了数字电极失调消除模块6，可调失调消除电容CDhp分配掉原电极失调消除环路4中电极失调消除环路失调消除电容Chp的4/5电极失调，使得原来的Chp衰减为其1/5的数值，因此从整体而言，总的失调消除电容并没有改变，只是将其原来的1/5保留在原电极失调消除环路中积分器G输出，而其4/5在数字失调消除环路6输出。
[0094] 综上所述，本发明提供的一种电容耦合型斩波仪表放大器，将输入斩波电路1、运算放大电路2、伪电阻偏置电路3、电极失调消除环路4与数字电极失调消除模块6相结合，使得原来的电极失调消除环路4可以采用较小的失调消除电容也能够保持电路系统相当的输入失调消除能力和系统极点位置，弱化了电极失调消除环路4中积分器G的极点设计压力，并且较小的失调消除电容极大地衰减了电极失调消除环路4的系统等效输入参考噪声，从而提高了电路的噪声性能。
[0095] 尽管本发明的内容已经通过上述优选实施例作了详细介绍，但应当认识到上述的描述不应被认为是对本发明的限制。在本领域技术人员阅读了上述内容后，对于本发明的多种修改和替代都将是显而易见的。因此，本发明的保护范围应由所附的权利要求来限定。
