一种读出电路及其工作方法

摘要

本发明公开一种读出电路及其工作方法，涉及一种读出电路及其工作方法。其中读出电路包括：M列×N行像素电路、N行行级测试电阻电路、M列列级测试电阻电路及M列列级读出电路；其中M、N均为自然数且M≥2，N≥2；行级测试电阻电路、列级测试电阻电路、列级读出电路均与像素电路连接；列级测试电阻电路与列级读出电路连接；其中，列级读出电路中包含测试列子电路；列级读出电路还与一电流源连接。采用本读出电路，不仅可以实现无MEMS传感器的情况下进行整个读出电路所有行列的功能测试，还能在有MEMS传感器情况下，得到更为精确的各个MEMS电阻阻值，且测试结果更准确，提升测试效率。

权利要求

1.一种读出电路，其特征在于，所述读出电路包括：M列×N行像素电路、N行行级测试电阻电路、M列列级测试电阻电路及M列列级读出电路；其中M、N均为自然数且M≥2，N≥2；

所述行级测试电阻电路、所述列级测试电阻电路、所述列级读出电路均与所述像素电路连接；所述列级测试电阻电路还与所述列级读出电路连接；

其中，所述列级读出电路中包括（M-1）列列级读出子电路和1列测试列子电路；所述列级读出子电路与除第M列外的像素电路连接，还与所述列级测试电阻电路连接；第M列像素电路通过行选开关与所述测试列子电路连接；所述列级读出电路还与外部一电流源连接；

所述行级测试电阻电路包括行级测试电阻、第一开关和第二开关；所述行级测试电阻的第一端、第二端分别与所述第一开关的第一端和所述第二开关的第一端连接；所述第一开关的第二端和所述第二开关的第二端分别连接所述像素电路中第M列像素电路包含的第一MEMS传感器的第一端和第二端；

所述列级测试电阻电路包括三个子电路：第一列级测试电阻子电路、第二列级测试电阻子电路、第三列级测试电阻子电路。

2.根据权利要求1所述的读出电路，其特征在于，所述像素电路中包括第一MEMS传感器、第三开关和第四开关；其中，所述第一MEMS传感器的第一端、第二端分别连接所述第三开关的第二端、所述第四开关的第一端；所述第三开关的第一端连接电源；所述第四开关的第二端连接所述列级读出电路。

3.根据权利要求1所述的读出电路，其特征在于，所述列级读出子电路包括第一模拟前端子电路、第十开关、第一跨阻放大器子电路、第一积分器及第一模数转换电路；其中，所述第十开关的第一端、第二端分别连接所述第一模拟前端子电路的输出端、所述第一跨阻放大器子电路中运算放大器的负输入端；所述第一跨阻放大器子电路与所述电流源连接。

4.根据权利要求3所述的读出电路，其特征在于，所述第一模拟前端子电路包括第一数模转换器、第二数模转换器、第一晶体管及第二晶体管；其中，第一晶体管的栅极、源极及漏极分别与所述第一数模转换器的输出端、除第M列外的像素电路及所述第二晶体管的漏极连接；所述第二晶体管的栅极、漏极分别与第二数模转换器的输出端、第一晶体管的漏极连接，所述第二晶体管的源极不仅与第二MEMS传感器的第一端连接，还与所述列级测试电阻电路连接。

5.根据权利要求4所述的读出电路，其特征在于，所述第一跨阻放大器子电路包括所述运算放大器和增益盲元；所述增益盲元的第一端、第二端分别连接所述运算放大器的负输入端、输出端；所述运算放大器的正输入端接入共模电压；所述电流源通过第九开关与所述增益盲元的第一端连接。

6.根据权利要求1所述的读出电路，其特征在于，所述测试列子电路包括至少四个模拟多路开关、第二模拟前端子电路、第二跨阻放大器子电路、第二积分器、单斜率电压时间转换器及时间数字转换器；

所述第二模拟前端子电路的输出端与所述第二跨阻放大器子电路的输入端连接，第一模拟多路开关的第一输入端、输出端分别连接第二跨阻放大器子电路的输出端、所述第二积分器的输入端，第二模拟多路开关的第一输入端、输出端分别连接所述第二积分器的输出端、所述单斜率电压时间转换器的输入端，第三模拟多路开关的第一输入端连接所述单斜率电压时间转换器的输出端；所述第一模拟多路开关的第二输入端、所述第二模拟多路开关的第二输入端、所述第三模拟多路开关的第二输入端均输入第一测试电压，所述第一模拟多路开关的第一输入端、所述第二模拟多路开关的第一输入端、所述第三模拟多路开关的第一输入端分别与第四模拟多路开关的第一输入端、第二输入端和第三输入端连接，所述第四模拟多路开关的输出端输出第二测试电压。

7.根据权利要求1所述的读出电路，其特征在于，所述第一列级测试电阻子电路包括测试像元、第五开关和第六开关；所述第五开关的第一端、第二端分别连接电源、所述测试像元的第一端；所述第六开关的第一端、第二端分别与所述测试像元的第二端、所述列级读出电路连接；

所述第二列级测试电阻子电路包括测试盲元和第七开关；所述测试盲元的第一端、第二端分别与所述列级读出电路、所述第七开关的第一端连接，所述第七开关的第二端接地；

所述第三列级测试电阻子电路包括测试跨阻和第八开关；所述测试跨阻的第一端连接所述第八开关的第二端，所述第八开关的第一端、测试跨阻的第二端分别连接所述列级读出电路中第一跨阻放大器子电路的两端。

8.根据权利要求1所述的读出电路，其特征在于，当接收到第一预设信号时，所述行级测试电阻电路、所述列级测试电阻电路切入正常工作模式；不断设置所述列级读出电路的参数，所述列级读出电路输出第一组处理信号；

当接收到第二预设信号时，接入所述电流源，获取测试电流；所述行级测试电阻电路、所述列级测试电阻电路被断路，所述像素电路与所述列级读出电路中包含的MEMS传感器切入正常工作模式；不断设置所述列级读出电路的参数，所述列级读出电路输出第二组处理信号。

9.一种读出电路的工作方法，应用于如权利要求1-8中任一项所述的读出电路，其特征在于，

当所述读出电路接收到第一预设信号时，所述行级测试电阻电路、所述列级测试电阻电路切入正常工作模式；通过不断设置所述列级读出电路的参数，所述列级读出电路输出第一组处理信号；根据所述第一组处理信号判断所述读出电路的非均匀性；

当所述电路接收到第二预设信号时，接入所述电流源，获取测试电流；所述行级测试电阻电路、所述列级测试电阻电路被断路，所述像素电路与所述列级读出电路中包含的MEMS传感器切入正常工作模式；通过不断设置所述列级读出电路的参数及所述电流源的值，所述列级读出电路输出第二组处理信号；根据所述第二组处理信号判断所述MEMS传感器中电阻的非均匀性。

说明书

一种读出电路及其工作方法

技术领域

[0001] 本发明涉及非制冷红外探测器领域，具体涉及一种读出电路及其工作方法。

背景技术

[0002] 在现有技术中，基于微测辐射热计的非制冷红外探测器的核心为CMOS(Complementary Metal Oxide Semiconductor，互补金属氧化物半导体)读出电路及MEMS(Microelectro Mechanical Systems，微机电系统)传感器。其中CMOS读出电路完成的是信号的放大及读出操作，而MEMS传感器完成的是光电转换操作。工艺上的操作步骤是，在同一张晶圆上先加工CMOS读出电路，然后在电路上端继续生长MEMS传感器结构。CMOS读出电路与MEMS传感器通过电学的有效联接成为一个整体，再经过封装测试步骤后就可以得到完整的探测器器件。

[0003] 在非制冷红外探测器研发及生产过程中，针对CMOS读出电路及MEMS传感器的测试是必不可少的。由于CMOS读出电路的流片与后续MEMS传感器的加工通常不在同一条生产线进行，在MEMS工序之前进行CMOS读出电路的单独测试，可以预先验证CMOS读出电路的多数功能，并测试部分CMOS读出电路的性能，如模拟偏压噪声、积分器及ADC的噪声等待，确保CMOS读出电路的良率在合理水平。在确保CMOS读出电路测试通过的情况下，再进行MEMS传感器的加工，可以缩短整体的开发周期，并减少由于读出电路出现问题而导致的MEMS流片成本。

[0004] 传统的模拟电压与数字电压通过多路器引出的方法对于非制冷红外探测器的CMOS读出电路测试也是有效的。但非制冷红外探测器读出电路的测试还面临以下两个问题：无MEMS传感器的情况下如何实现全面的测试及如何完成列通道读出电路的各部分的功能/性能测试。在没有加工MEMS传感器时，整个CMOS读出电路是不完整的，要实现较为完整的功能及性能测试，需要使用CMOS读出电路上的电阻(如多晶硅电阻、电流源/电压源等)来替代MEMS传感器以得到完整的电路结构。由于整个传感器阵列上需要大量的MEMS传感器，全部使用等阻值的多晶硅电阻替代会大大增加电路的面积及成本，而在阵列之外设置替代电阻或电流电压进行测试，无法完全模拟生长MEMS传感器的芯片工作环境，如寄生电容、电阻影响，得到的测试结果的有效性也会大打折扣；而且，由于CMOS读出电路通常采用列级的读出方法，每列读出电路的版图为十几微米宽，几百上千微米高的竖条状，其读出通道的逐步模块，如前端差分放大、积分器、模数转换器等依次放置。如果在阵列外单独放置读出电路模块，就存在寄生环境与实际阵列内不一致的问题，且增加了设计的复杂度；而在阵列内进行测试，可能导致原有的读出电路被增加的测试结构干扰；而且在读出电路中存在测试MEMS传感器时，传统的方式是改变偏压的方法，进而根据预估的电流变化到输出的增益来反推电阻的阻值，但是这种方法有效的前提是列级的增益均匀性较好且读出电路的电容电阻的工艺角误差小，这对器件的要求性极高。

[0005] 因此，设计一种既能在无MEMS传感器的情况下进行整个读出电路的功能测试、又能在有MEMS传感器情况下得到更为精确的各个MEMS传感器中包含的电阻阻值的读出电路及对应的工作方法迫在眉睫。

发明内容

[0006] 为了解决现有技术中存在的问题，本发明实施例提供了一种读出电路及其工作方法。

[0007] 本申请的实施例的第一方面提供了一种读出电路，所述读出电路包括：M列×N行像素电路、N行行级测试电阻电路、M列列级测试电阻电路及M列列级读出电路；其中M、N均为自然数且M≥2，N≥2；

[0008] 所述行级测试电阻电路、所述列级测试电阻电路、所述列级读出电路均与所述像素电路连接；所述列级测试电阻电路还与所述列级读出电路连接；其中，所述列级读出电路中包含测试列子电路；所述列级读出电路还与外部一电流源连接。

[0009] 优选地，所述行级测试电阻电路包括行级测试电阻、第一开关和第二开关；其中，所述行级测试电阻的第一端、第二端分别与所述第一开关的第一端和所述第二开关的第一端连接；所述第一开关的第二端和所述第二开关的第二端分别连接所述像素电路中第M列像素电路包含的第一MEMS传感器的第一端和第二端。

[0010] 优选地，所述像素电路中包括第一MEMS传感器、第三开关和第四开关；其中，所述第一MEMS传感器的第一端、第二端分别连接所述第三开关的第二端、所述第四开关的第一端；所述第三开关的第一端连接电源；所述第四开关的第二端连接所述列级读出电路。

[0011] 优选地，所述M列列级读出电路中包括(M－1)列列级读出子电路和1列测试列子电路；

[0012] 所述行级测试电阻电路、所述测试列子电路与所述像素电路中第M列像素电路连接；所述列级读出子电路与除第M列外的像素电路连接，还与所述列级测试电阻电路连接。

[0013] 优选地，所述列级读出子电路包括第一模拟前端子电路、第十开关、第一跨阻放大器子电路、第一积分器及第一模数转换电路；其中，所述第十开关的第一端、第二端分别连接所述第一模拟前端子电路的输出端、所述第一跨阻放大器子电路中运算放大器的负输入端；所述第一跨阻放大器子电路与所述电流源连接。

[0014] 优选地，所述第一模拟前端子电路包括第一数模转换器、第二数模转换器、第一晶体管及第二晶体管；其中，第一晶体管的栅极、源极及漏极分别与所述第一数模转换器的输出端、除第M列外的像素电路及所述第二晶体管的漏极连接；所述第二晶体管的栅极、漏极分别与第二数模转换器的输出端、第一晶体管的漏极连接，所述第二晶体管的源极不仅与第二MEMS传感器的第一端连接，还与所述列级测试电阻电路连接。

[0015] 优选地，所述第一跨阻放大器子电路包括所述运算放大器和增益盲元；所述增益盲元的第一端、第二端分别连接所述运算放大器的负输入端、输出端；所述运算放大器的正输入端接入共模电压；所述电流源通过第九开关与所述增益盲元的第一端连接。

[0016] 优选地，所述测试列子电路包括至少四个模拟多路开关、第二模拟前端子电路、第二跨阻放大器子电路、第二积分器、单斜率电压时间转换器及时间数字转换器；

[0017] 所述第二模拟前端子电路的输出端与所述第二跨阻放大器子电路的输入端连接，第一模拟多路开关的第一输入端、输出端分别连接所述第二跨阻放大器子电路的输出端、所述第二积分器的输入端，第二模拟多路开关的第一输入端、输出端分别连接所述第二积分器的输出端、所述单斜率电压时间转换器的输入端，第三模拟多路开关的第一输入端连接所述单斜率电压时间转换器的输出端；所述第一模拟多路开关的第二输入端、所述第二模拟多路开关的第二输入端、所述第三模拟多路开关的第二输入端均输入第一测试电压，所述第一模拟多路开关的第一输入端、所述第二模拟多路开关的第一输入端、所述第三模拟多路开关的第一输入端分别与第四模拟多路开关的第一输入端、第二输入端和第三输入端连接，所述第四模拟多路开关的输出端输出第二测试电压。

[0018] 优选地，所述列级测试电阻电路包括三个子电路：第一列级测试电阻子电路、第二列级测试电阻子电路、第三列级测试电阻子电路；

[0019] 所述第一列级测试电阻子电路包括测试像元、第五开关和第六开关；所述第五开关的第一端、第二端分别连接电源、所述测试像元的第一端；所述第六开关的第一端、第二端分别与所述测试像元的第二端、所述列级读出电路连接；

[0020] 所述第二列级测试电阻子电路包括测试盲元和第七开关；所述测试盲元的第一端、第二端分别与所述列级读出电路、所述第七开关的第一端连接，所述第七开关的第二端接地；

[0021] 所述第三列级测试电阻子电路包括测试跨阻和第八开关；所述测试跨阻的第一端连接所述第八开关的第二端，所述第八开关的第一端、测试跨阻的第二端分别连接所述列级读出电路中第一跨阻放大器子电路的两端。

[0022] 优选地，当接收到第一预设信号时，所述行级测试电阻电路、所述列级测试电阻电路切入正常工作模式；不断设置所述列级读出电路的参数，所述列级读出电路输出第一组处理信号；

[0023] 当接收到第二预设信号时，接入所述电流源，获取测试电流；所述行级测试电阻电路、所述列级测试电阻电路被断路，所述像素电路与所述列级读出电路中包含的MEMS传感器切入正常工作模式；不断设置所述列级读出电路的参数，所述列级读出电路输出第二组处理信号。

[0024] 本申请的实施例的第二方面提供了一种读出电路的工作方法，应用于如前述实施例所述的读出电路；

[0025] 当所述读出电路接收到第一预设信号时，所述行级测试电阻电路、所述列级测试电阻电路切入正常工作模式；通过不断设置所述列级读出电路的参数，所述列级读出电路输出所述第一组处理信号；根据所述第一组处理信号判断所述读出电路的非均匀性；

[0026] 当所述电路接收到第二预设信号时，接入所述电流源，获取测试电流；所述行级测试电阻电路、所述列级测试电阻电路被断路，所述像素电路与所述列级读出电路中包含的MEMS传感器切入正常工作模式；通过不断设置所述列级读出电路的参数及所述电流源的值，所述列级读出电路输出所述第二组处理信号；根据所述第二组处理信号判断所述MEMS传感器中电阻的非均匀性。

[0027] 本发明的有益效果为：本发明采用增加行级测试电阻电路、列级测试电阻电路及测试列子电路的方式，不仅可以实现无MEMS传感器的情况下进行整个读出电路所有行列的功能测试，还能在有MEMS传感器情况下，得到更为精确的各个MEMS传感器中包含的电阻阻值；而且此结构的读出电路的测试结果更准确，覆盖范围更完整，可以大大缩短测试时间，提高批量化测试的测试效率。

附图说明

[0028] 为了更清楚的说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单的介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

[0029] 图1是实施例一公开的一种读出电路的结构示意框图；

[0030] 图2是实施例一公开的一种读出电路的电路示意图；

[0031] 图3是实施例二公开的一种CMOS读出芯片的结构示意框图；

[0032] 图4是实施例二公开的一种无MEMS传感器的读出电路的电路示意图；

[0033] 图5是实施例二公开的测试列子电路的电路示意图；

[0034] 图6是实施例二公开的一种无MEMS传感器情况下读出电路的工作方法流程图；

[0035] 图7是实施例二公开的一种有MEMS传感器的读出电路的电路示意图；

[0036] 图8是实施例二公开的一种有MEMS传感器情况下读出电路的工作方法流程图。

具体实施方式

[0037] 下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

[0038] 实施例一

[0039] 如图1所示，本实施例公开一种读出电路1，所述读出电路包括：M列×N行像素电路12、N行行级测试电阻电路11、M列列级测试电阻电路13及M列列级读出电路14；其中M、N均为自然数且M≥2，N≥2；

[0040] 所述行级测试电阻电路11、所述列级测试电阻电路13、所述列级读出电路14均与所述像素电路12连接；所述列级测试电阻电路13与所述列级读出电路14连接；其中，所述列级读出电路14中包含测试列子电路；所述列级读出电路14还与一电流源连接。

[0041] 如图2所示，本申请公开了一种读出电路的详细电路。

[0042] 优选地，所述行级测试电阻电路11包括行级测试电阻、第一开关和第二开关；其中，所述行级测试电阻的第一端、第二端分别与所述第一开关的第一端和所述第二开关的第一端连接；所述第一开关的第二端和所述第二开关的第二端分别连接所述像素电路12中第M列像素电路12包含的第一MEMS传感器的第一端和第二端。

[0043] 优选地，所述像素电路12中包括第一MEMS传感器、第三开关和第四开关；其中，所述第一MEMS传感器的第一端、第二端分别连接所述第三开关的第二端、所述第四开关的第一端；所述第三开关的第一端连接电源；所述第四开关的第二端连接所述列级读出电路14。

[0044] 具体地，所述M列列级读出电路14中包括(M－1)列列级读出子电路和1列测试列子电路；

[0045] 所述行级测试电阻电路11、所述测试列子电路与所述像素电路12中第M列像素电路12连接；所述列级读出子电路与除第M列外的像素电路12连接，还与所述列级测试电阻电路13连接。

[0046] 优选地，所述列级读出子电路包括第一模拟前端子电路、第十开关、第一跨阻放大器子电路、第一积分器及第一模数转换电路；其中，所述第十开关的第一端、第二端分别连接所述第一模拟前端子电路的输出端、所述第一跨阻放大器子电路中运算放大器的负输入端；所述第一跨阻放大器子电路与所述电流源连接。

[0047] 优选地，所述第一模拟前端子电路包括第一数模转换器、第二数模转换器、第一晶体管及第二晶体管；其中，第一晶体管的栅极、源极及漏极分别与所述第一数模转换器的输出端、除第M列外的像素电路12及所述第二晶体管的漏极连接；所述第二晶体管的栅极、漏极分别与第二数模转换器的输出端、第一晶体管的漏极连接，所述第二晶体管的源极不仅与第二MEMS传感器的第一端连接，还与所述列级测试电阻电路13连接。

[0048] 优选地，所述第一跨阻放大器子电路包括所述运算放大器和增益盲元；所述增益盲元的第一端、第二端分别连接所述运算放大器的负输入端、输出端；所述运算放大器的正输入端接入共模电压；所述电流源通过第九开关与所述增益盲元的第一端连接。

[0049] 具体地，所述测试列子电路包括至少四个模拟多路开关、第二模拟前端子电路、第二跨阻放大器子电路、第二积分器、单斜率电压时间转换器及时间数字转换器；

[0050] 所述第二模拟前端子电路的输出端与所述第二跨阻放大器子电路的输入端连接，第一模拟多路开关的第一输入端、输出端分别连接所述第二跨阻放大器子电路的输出端、所述第二积分器的输入端，第二模拟多路开关的第一输入端、输出端分别连接所述第二积分器的输出端、所述单斜率电压时间转换器的输入端，第三模拟多路开关的第一输入端连接所述单斜率电压时间转换器的输出端；所述第一模拟多路开关的第二输入端、所述第二模拟多路开关的第二输入端、所述第三模拟多路开关的第二输入端均输入第一测试电压，所述第一模拟多路开关的第一输入端、所述第二模拟多路开关的第一输入端、所述第三模拟多路开关的第一输入端分别与第四模拟多路开关的第一输入端、第二输入端和第三输入端连接，所述第四模拟多路开关的输出端输出第二测试电压。

[0051] 具体地，所述列级测试电阻电路13包括三个子电路：第一列级测试电阻子电路、第二列级测试电阻子电路、第三列级测试电阻子电路；

[0052] 所述第一列级测试电阻子电路包括测试像元、第五开关和第六开关；所述第五开关的第一端、第二端分别连接电源、所述测试像元的第一端；所述第六开关的第一端、第二端分别与所述测试像元的第二端、所述列级读出电路14连接；

[0053] 所述第二列级测试电阻子电路包括测试盲元和第七开关；所述测试盲元的第一端、第二端分别与所述列级读出电路14、所述第七开关的第一端连接，所述第七开关的第二端接地；

[0054] 所述第三列级测试电阻子电路包括测试跨阻和第八开关；所述测试跨阻的第一端连接所述第八开关的第二端，所述第八开关的第一端、测试跨阻的第二端分别连接所述列级读出电路14中第一跨阻放大器子电路的两端。

[0055] 进一步地，当接收到第一预设信号时，所述行级测试电阻电路11、所述列级测试电阻电路13切入正常工作模式；不断设置所述列级读出电路14的参数，所述列级读出电路14输出第一组处理信号；

[0056] 具体地，当接收到第一信号时，所述第一信号控制的相应的选通开关将行级测试电阻电路11、列级测试电阻电路13连入读出电路，切入正常工作模式。

[0057] 当接收到第二预设信号时，接入所述电流源；所述行级测试电阻电路11、所述列级测试电阻电路13被断路，所述像素电路12与所述列级读出电路14中包含的MEMS传感器切入正常工作模式；不断设置所述列级读出电路14的参数，所述列级读出电路14输出第二组处理信号。

[0058] 本实施例还公开一种读出电路的工作方法，当所述读出电路接收到第一预设信号时，所述行级测试电阻电路11、所述列级测试电阻电路13切入正常工作模式；通过不断设置所述列级读出电路14的参数，所述列级读出电路14输出所述第一组处理信号；根据所述第一组处理信号判断所述读出电路的非均匀性；

[0059] 当所述电路接收到第二预设信号时，接入所述电流源；所述行级测试电阻电路11、所述列级测试电阻电路13被断路，所述像素电路12与所述列级读出电路14中包含的MEMS传感器切入正常工作模式；通过不断设置所述列级读出电路14的参数及所述电流源的值，所述列级读出电路14输出所述第二组处理信号；根据所述第二组处理信号判断各个MEMS传感器中电阻的非均匀性。

[0060] 在本实施例中，接收到第一预设信号，不断调整第十开关的断开与闭合，同时不断调整所述第一积分器和第二的积分时间，所述列级读出电路14输出第一组处理信号；根据所述第一组处理信号判断所述读出电路的非均匀性；

[0061] 在本实施例中，接收到第二预设信号，不断调整第十开关的断开与闭合，同时不断调整电流源的值，所述列级读出电路14输出第二组处理信号；根据所述第二组处理信号判断各个MEMS传感器中电阻的非均匀性。

[0062] 实施例二

[0063] 如图3所示，本申请公开了一种CMOS读出芯片的结构示意框图，包括：M列×N行像素阵列、N行测试电阻电路、M列读出电路、行选逻辑电路、M列测试电阻电路、测试输入输出电路及数据输入输出电路；其中，M列读出电路中1至(M－1)列为列级读出电路，第M列为1列测试列。

[0064] 如图4所示，本实施例公开了一种无MEMS传感器的读出电路；包括：1列×N行行级测试电阻电路、M列×N行像素电路、M列×1行列级测试电阻电路、M列读出电路；其中，M列读出电路中包括(M－1)列列级读出子电路和1列测试列子电路；

[0065] 具体地，行级测试电阻电路、读出电路、列级测试电阻电路分别与像素电路连接；读出电路还与列级测试电阻电路连接。

[0066] 更具体地，行级测试电阻电路、测试列子电路、列级读出电路、列级测试电阻电路分别与像素电路连接；列级读出电路还与列级测试电阻电路连接；进一步地，N行行级测试电阻电路通过开关与M列×N行像素电路中第M列像素电路连接；所述第M列像素电路通过行选开关与测试列子电路连接；(M－1)列×N行像素电路与(M－1)列列级读出电路连接；

[0067] 具体地，行级测试电阻电路包括行级测试电阻Rtsr、开关SW7和开关SW8，行级测试电阻Rtsr的第一端、第二端分别与开关SW7的第一端和开关SW8的第一端连接；

[0068] 像素电路中包括两个行选开关SW5、SW6，行选开关SW5的第一端与电源Vdet连接，行选开关SW6的第二端与测试列子电路连接；

[0069] 优选地，开关SW7的第二端和开关SW8的第二端分别与像素电路第M列的像素子电路中的开关SW5的第二端、开关SW6的第一端连接。

[0070] 在本实施例中，列级读出电路包括第一模拟前端子电路、第一跨阻放大器子电路、第一积分器和第一模数转换电路(ADC)、开关SW2、开关SW4；所述列级读出电路还与外部一电流源连接；

[0071] 其中，第一模拟前端子电路包括第一数模转换器DACp、第二数模转换器DACc、第一晶体管MP0及第二晶体管MN0；第一晶体管MP0的栅极、源极及漏极分别与第一数模转换器DACp的输出端、除M列的像素电路及第二晶体管MN0的漏极连接；第二晶体管MN0的栅极、源极及漏极分别与第二数模转换器DACc的输出端、列级测试电阻电路及第一晶体管MP0的漏极连接；

[0072] 进一步地，列级读出电路中的第一模拟前端子电路从镜像偏置电路中接收第一偏置电压Vfid和第二偏置电压Veb，产生差分电流Idiff，输入至第一跨阻放大器子电路进行跨阻放大并作为输出电压Vagc输出，并将输出电压Vagc输入至第一积分器和第一模数转换电路，输出数字输出信号。

[0073] 具体地，第一跨阻放大器子电路包括运算放大器OPA0和增益盲元Rg；增益盲元Rg的第一端、第二端分别连接运算放大器OPA0的负输入端、输出端；运算放大器OPA0的正输入端接入共模电压Vcm；电流源产生全局测试电流Itest，开关SW4的第一端、第二端分别与电流源、跨阻放大器子电路中的增益盲元Rg的第一端连接。

[0074] 在本实施例中，列级测试电阻电路包括三个子电路：第一列级测试电阻子电路、第二列级测试电阻子电路、第三列级测试电阻子电路；

[0075] 具体地，第一列级测试电阻子电路包括测试像元Rts、开关SW1和开关SW4；进一步地，开关SW1的第一端连接电源Vdet，第二端连接测试像元Rts的第一端，开关SW4的第一端连接测试像元Rts的第二端，开关SW4的第二端连接列级读出电路；具体地，开关SW4的第二端连接列级读出电路中第一晶体管MP0的源极；

[0076] 具体地，第二列级测试电阻子电路包括测试盲元Rtd和开关SW0；测试盲元Rtd的第一端、第二端分别与列级读出电路、开关SW0的第一端连接，开关SW0的第二端接地；具体地，测试盲元Rtd的第一端与列级读出电路中第二晶体管MN0的源极连接；

[0077] 具体地，第三列级测试电阻子电路包括测试跨阻Rtg和开关SW3；开关SW3的第一端与开关SW4的第二端连接的同时，还与跨阻放大器子电路中的增益盲元Rg的第一端连接；开关SW3的第二端与测试跨阻Rtg的第一端连接；测试跨阻Rtg的第二端与跨阻放大器子电路中的增益盲元Rg的第二端连接；

[0078] 进一步地，行级测试电阻Rtsr、测试像元Rts和测试盲元Rtd电阻均由PMT信号来控制，即PMT信号可对开关进行控制；当PMT为1时，即PMT信号为高电平时，读出电路处于测试模式，此时开关SW3、所有M列中的开关SW0、开关SW1、M－1列中的开关SW4、开关SW7及开关SW8导通，此时行级测试电阻Rtsr、测试像元Rts与测试盲元Rtd连入列级读出电路，可进行读出电路测试。

[0079] 在本实施例中，如图5所示，测试列子电路包括多个模拟多路开关(MUX)、第二模拟前端子电路、第二跨阻放大器子电路、第二积分器、单斜率电压时间转换器及时间数字转换器；

[0080] 具体地，本实施例以4个MUX为例来说明所述测试列子电路的连接关系：第二模拟前端子电路从镜像偏置电路中接收第一偏置电压Vfid和第二偏置电压Veb，生成差分电流Idiff；第二跨阻放大器的输入端接收第二模拟前端子电路输出端输出的差分电流Idiff；第二跨阻放大器输出端连接第一模拟多路开关的第一输入端；第一模拟多路开关的输出端作为第二积分器的输入端，第二积分器的输出端连接第二模拟多路开关的第一输入端，第二模拟多路开关的输出端连接单斜率电压时间转换器的输入端，单斜率电压时间转换器的输出端连接第三模拟多路开关的第一输入端，第三模拟多路开关的输出端连接时间数字转换器的输入端；第一模拟多路开关的第一输入端、第二模拟多路开关的第一输入端和第三模拟多路开关的第一输入端分别与第四模拟多路开关的第一输入端、第二输入端和第三输入端连接，第四模拟多路开关的输出端输出Vtest，out；第一模拟多路开关的第二输入端、第二模拟多路开关的第二输入端、第三模拟多路开关的第二输入端均输入测试电压Vtest，in；

[0081] 进一步地，第二跨阻放大器的输出端、第二积分器的输出端、单斜率电压时间转换器的输出端及时间数字转换器的输出端分别输出第一模拟电压Vagc、第二模拟电压Vint、模拟脉冲电压Vhit及数字信号DATA；

[0082] 需要说明的是，单斜率电压时间转换器的输出端及时间数字转换器构成了模拟数字转换器，用于从模拟信号转换成数字信号。

[0083] 需要说明的是，测试列子电路中还包括第一列级测试电阻子电路、第二列级测试电阻子电路(图中未示出)。

[0084] 还需要说明的是，测试列子电路主要是在信号处理通路上利用模拟多路开关(MUX)插入”断点”；具体在本方案中：跨阻放大器模块的输出和积分器的输入之间插入MUX，积分器的输出和单斜率电压时间转换器之间插入MUX，在单斜率电压时间转换器与时间数字转换器之间插入MUX，并将各信号处理模块的信号输出利用MUX引出即Vtest，out；

[0085] 具体地，测试列子电路可以实现如下功能：将前级后级信号处理模块之间的通路切断，具体可随时切断跨阻放大器模块和积分器的之间的通路、积分器和单斜率电压时间转换器之间的通路及单斜率电压时间转换器与时间数字转换器之间的通路；将专门的测试信号通过MUX单独地输入给某个信号处理模块；可以单独地查看某个信号处理模块地输出。通过上述方法，可以实现每个模块的单独测试及多个模块的级联测试，从而实现更高效的列通道测试排查，并获得更全面的测试反馈数据，大大提升测试效率；而测试列在正常工作时可以实现正常读出，基本不额外占用芯片面积及增加芯片功耗。

[0086] 通过本实施例公开的读出电路，设置了无MEMS传感器的情况下的替代测试电阻Rtd及Rtg；而在整个M列×N行像素电路的一侧，设置了一列行级测试电阻Rtsr，可以将M列×N行像素电路中的最后一列像素(第M列像素)替代，而其他列则用固定的测试电阻Rts替代。类似的，若镜像偏置电路也使用了MEMS传感器，则也用该种替代方法。这样电路中所有行的行选功能、所有列的读出及非均匀性校正都可以在没有MEMS传感器的情况下实现功能测试；在生长MEMS以后，断开与行级测试电阻电路、列级测试电阻电路的连接，则测试电阻不影响正常的电路工作。测试电阻嵌入各行各列，测试可靠性高。

[0087] 本实施例中还公开了一种无MEMS传感器情况下读出电路的工作方法，如图6所示：

[0088] 步骤601、接收第一预设信号，设置IE＝0、积分时间＝0；

[0089] 具体地，所述接收第一预设信号即为PMT信号设为高电平(PMT＝1)时，设置IE＝0即开关SW2断开，此时不会有差分电流Idiff流入跨阻放大器，跨阻放大器的输出即为其默认值Vcm；设置PMT＝1，此时列级测试电阻电路接入列级读出电路；设置积分器积分时间为0，此时积分器地输出电压应为其默认电压Vref。

[0090] 步骤602、调节模数转换器增益，使测试列子电路输出期望码值；

[0091] 具体地，调节ADC的增益，使得测试列的ADC输出码值为一期望值。例如一个满量程为VADC的nbitADC，为了能够最大化利用ADC的量程，应该设置ADC增益使得在输入为Vint的情况下，输出码值与以下式子相近：

[0092]

[0093] 步骤603、设置积分器积分时间为典型值，获取列级读出电路输出的码值；

[0094] 具体地，设置积分器积分时间为典型值，此时积分器开始积分，积分电流为其中Rint为积分电阻，在积分时间为Tint的情况下，积分器的输出应为

[0095] 由于在测试时设置IE＝0即开关SW2断开，即没有差分电流输入，所以上式的值为电路在0输入状态下的输出，此Vout再由列级模数转换电路转换成数字输出。

[0096] 还需要说明的是，典型值与读出电路的读出的帧频、阵列的行数有关。

[0097] 步骤604、通过记录列级读出电路输出的码值测试得到每列跨阻放大器、积分器和模数转换电路的非均匀性与失调情况；

[0098] 在本实施例中，通过记录各列ADC输出的码值，由于此时电路是零输入的，因此通过分析各列ADC的输出，可以得到各列列级读出电路中跨阻放大器、积分器、模数转换电路的非均匀性与失调情况。

[0099] 步骤605、设置IE＝1；

[0100] 具体地，设置IE＝1即开关SW2闭合，此时由列级测试电阻产生的电流将流入列级读出电路，再通过校正DAC(第一数模转换器DACp和第二数模转换器DACc)调整MOS管(第一晶体管MP0和第二晶体管MN0)栅极电压，测试各列的输出是否符合预期，并分析各列的增益非均匀性。

[0101] 步骤606、改变非均匀校正数据，观察列级读出电路输出的各行数据是否在合理范围，并得到所有列的非均匀性校正到输出的增益非均匀性。

[0102] 本实施例中，通过设置SW2开关，可以关断输入的差分电流Idiff，通过不断改变第一数模转换器DACp和/或第二数模转换器DACc，测试得到所有列的跨阻放大器、积分器及ADC的失调非均匀性。

[0103] 以改变第一数模转换器DACc为例，改变DACc是改变了第一晶体管MN0的栅极电压，例如DACc改变了一个码值Δn，引起第一晶体管MN0的电压改变，最终引起读出电路数字输出结果DATA的改变，DATA的改变为ΔN，则非均匀性校正到输出的增益就是ΔN/Δn；理论上所有列的增益应该都是相等的，但是由于电路加工工艺存在失配等各种因素，实际上所有列的增益也存在非均匀性，步骤606测试的目的就是要提取这个非均匀性。

[0104] 与此同时，使用共享列寄存器的列级校正码NUT＜j＞控制列内开关SW4输入全局测试电流Itest到跨阻放大器，可以测试各个列的电流增益非均匀性，进一步通过调整像元Rs及列盲元Rd、第一偏置电压Veb及第二偏置电压Vfid，就可以得到Rs及Rd的阻值非均匀性。该测试方法提高了阻值测试的精度，并可以分离读出电路和MEMS传感器对非均匀性的贡献，测试简便，且功耗和面积代价较小。

[0105] 如图7所示，本申请的一个实施例公开了一种有MEMS传感器的读出电路；所述读出电路包括：M列×N行像素电路、(M－1)列列级读出电路和1列测试列子电路；所述MEMS传感器包括像元Rs和列盲元Rd；其中，(M－1)列×N行像素电路中包含像元Rs，像元Rs与开关SW5的第二端、SW6的第一端连接；开关SW5的第一端、SW6的第二端分别连接电源Vdet和列级读出电路；列级读出电路中包含第三模拟前端子电路，第三模拟前端子电路中包含第一数模转换器DACp、第二数模转换器DACc、第一晶体管MP0及第二晶体管MN0；其中，第二晶体管MN0的栅极和漏极分别与第二数模转换器DACc的输出端和第一晶体管MP0的漏极；列盲元Rd的第二端接地Vss。

[0106] 本实施例中还公开了一种有MEMS传感器情况下读出电路的工作方法，如图8所示；传统的测试MEMS传感器的方式是改变偏压的方法，根据预估的电流变化到输出的增益，来反推电阻的阻值，但是这种方法有效的前提是列级的增益均匀性较好，且读出电路的电容电阻的工艺角误差小；本方案提供了一种采用输入测试电流并逐列扫描的方式，可测试得到更为精确的各个MEMS传感器阻值；具体方法如下：

[0107] 步骤801、接收第二预设信号，设置IE＝1，NUT＜j＞＝0，目标温度均匀黑体，调节第一数模转换器和第二数模转换器；

[0108] 具体地，所述接收第二预设信号即为PMT信号设为低电平(PMT＝1)时，[0109] 设置IE＝1即开关SW2闭合，此时由测试电阻产生的电流将流入列级读出电路中的信号处理通路，设置NUT＜j＞＝0即开关SW4断开。用温度均匀的黑体作为目标景物，通过第一数模转换器DACc与第二数模转换器DACp调节MOS管(第一晶体管MP0和第二晶体管MN0)栅极电压，使得各像素的输出值基本均匀；

[0110] 优选地，理想状况下的景物是一个均匀的物体，当以一个温度均匀的黑体作为目标景物时，相当于整个读出电路的输入是均匀的，整个读出电路的输出应该也是均匀的，但实际上由于非均匀性，读出电路的输出不可能完全均匀，因此需要调节第一数模转换器DACc与第二数模转换器DACp，使得读出电路的输出均匀。

[0111] 步骤802、设置IE＝0，NUT＜j＞＝Itest(1≤j≤M)，改变Itest，得到每列跨阻放大器、积分器和模数转换电路的增益，并进行逐列扫描，得到读出电路的增益非均匀性；

[0112] 具体地，设置IE＝0即开关SW2断开，此时没有差分电流Idiff流入列级读出电路中的信号处理通路；设置NUT＜j＞＝1(1≤j≤M)即闭合第j列的SW4，此时全局测试电流Itest流入第j列，通过测试改变Itest引起的输出码值改变，可以得出该列的信号增益；从1到M列重复该操作，可以得出所有列之间的信号增益非均匀性。

[0113] 步骤803、设置IE＝1，NUT＜j＞＝0，整体改变第二偏置电压，根据差分电流改变值及每列增益，推导出每列列盲元的非均匀性；

[0114] 具体地，设置IE＝1即SW2闭合即差分电流流入信号处理模块，设置NUT＜j＞＝0即断开全局测试电流，改变第二偏置电压Veb的值，引起差分电流Idiff改变，通过ADC的输出及步骤802中得到的每列信号增益，可以得到差分电流改变值，即 通过差分电流改变值，可以得到每列列盲元Rd的值，即 通过所有列的Rd值，推导出每列列盲元Rd的非均匀性。

[0115] 步骤804、整体改变第一偏置电压，根据差分电流改变及每列增益，推导出每列像元的非均匀性；

[0116] 方法与步骤803相似，此处不再进行赘述。

[0117] 步骤805、调整非均匀性校正范围，使校正范围与每列列盲元、每列像元的非均匀性匹配，并通过调节第一数模转换器与第二数模转换器使得各像素输出均匀，返回步骤803；

[0118] 具体地，重复步骤803－805可以得到每列列盲元、每列像元更准确的非均匀性。

[0119] 以上，仅为本发明较佳的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以权利要求的保护范围为准。