本发明涉及一种低功耗时间数字转换器，包含预放大器、逐次逼近寄存器型的模拟数字转换器，输入伪差分形式的信号至预放大器；通过预放大器的相位频率侦测器、反相器、N型MOS电容组成的被动放大器以及源极跟随器，将输入的时域信号分别转成电压信号并放大，最后一起输入至逐次逼近寄存器型的模拟数字转换器转换成数字信号。本发明使用N型MOS电容组成的被动放大器，可提升时间数字转换器精度。反相器在输入信号采样结束后关闭，以及源极跟随器在还原状态时关闭，两种机制皆可以为低功耗时间数字转换器避免不必要的功率消耗，以达到低功耗的目的。
1.一种低功耗时间数字转换器，其特征在于，包含预放大器、逐次逼近寄存器型的模拟数字转换器；
所述预放大器设有相位频率侦测器，其输入为两个时钟信号，得到对应这两个时钟信号的相位差的两个输出信号；该相位频率侦测器的每个输出信号，通过与之对应的第一反相器（I1）、第二反相器（I2）、N型MOS电容组成的被动放大器（I3）、源极跟随器（I4）放大后，输送至所述逐次逼近寄存器型的模拟数字转换器转换成数字信号；所述第二反相器（I2）包含M0管和M1管，M0管是P型MOS管、M1管是第二N型MOS管；
其中，所述N型MOS电容组成的被动放大器（I3）中以第一N型MOS管作为MOS电容；所述第一N型MOS管的栅极，接至源极跟随器（I4）的输入端，还通过第一开关（S1）连接至第二反相器（I2）的输出端；所述第一N型MOS管的源极和漏极相连且接至第二开关（S2），通过第二开关（S2）切换以连通直流电压（VPULL）或者接地；所述源极跟随器（I4）的输出端通过第三开关（S3）连接所述逐次逼近寄存器型的模拟数字转换器的输入端；
其中，所述两个时钟信号是参考时钟信号（REF），和待转换的输入信号（FB），以伪差分的形式输入至预放大器的相位频率侦测器中；
该相位频率侦测器的两个输出信号，对应于所述两个时钟信号的相位差的脉冲形式；
相位频率侦测器的各输出信号，通过与之相应的第一反相器（I1）、第二反相器（I2）、N型MOS电容组成的被动放大器（I3）、源极跟随器（I4）转成电压形式后进行放大；
其中，通过使第一开关（S1）闭合，第二开关（S2）接地，第三开关（S3）断开，操作所述低功耗时间数字转换器工作在采样状态：所述相位频率侦测器得到对应两个时钟信号的相位差的两个输出信号，经对应的第一反相器（I1）、第二反相器（I2）处理后，对所述N型MOS电容组成的被动放大器（I3）充电来进行采样；
通过使第一开关（S1）断开，第二开关（S2）接通直流电压（VPULL），第三开关（S3）闭合，操作所述低功耗时间数字转换器工作在放大状态：所述N型MOS电容组成的被动放大器（I3）通过第二开关（S2）接通直流电压（VPULL），所述N型MOS电容组成的被动放大器（I3）输出的信号经过相应的源极跟随器处理后，对所述逐次逼近寄存器型的模拟数字转换器中的电容阵列进行充电并转换得到数字信号；
通过使第一开关（S1）闭合，第二开关（S2）接地，第三开关（S3）断开，操作所述低功耗时间数字转换器工作在还原状态：所述N型MOS电容组成的被动放大器（I3）中的电荷，因第二反相器（I2）中M1管的导通而接地，通过放电将电荷清除。
2.如权利要求1所述低功耗时间数字转换器，其特征在于，
所述第一反相器（I1）的输入端，接入所述相位频率侦测器的相应输出信号；M0管和M1管的栅极相连作为第二反相器（I2）的输入端，接至第一反相器（I1）的输出端；M0管的源极接电源，M1管的源极接地；M0管和M1管的漏极相连作为第二反相器（I2）的输出端，通过第一开关（S1）连接所述N型MOS电容组成的被动放大器（I3）、所述源极跟随器（I4）。
3.如权利要求2所述低功耗时间数字转换器，其特征在于，
所述源极跟随器（I4）中的第三N型MOS管，其栅极连接第一开关（S1）和所述N型MOS电容组成的被动放大器（I3）；第三N型MOS管的漏极接电源；第三N型MOS管的源极通过电阻接地，还作为输出端经第三开关（S3）连接所述逐次逼近寄存器型的模拟数字转换器的相应输入端口。
4.如权利要求1 3中任意一项所述低功耗时间数字转换器，其特征在于，
所述低功耗时间数字转换器根据时钟的控制，依序进入采样状态、放大状态、还原状态。
5.如权利要求4所述低功耗时间数字转换器，其特征在于，
低功耗时间数字转换器
技术领域
[0001] 本发明属于集成电路技术，具体为低功耗时间数字转换器。
背景技术
[0002] 锁相环对于目前许多芯片来说已经具有不可或缺的地位，因此如何进一步提高锁相环的性能，至今仍是热门的研究之一。在文献[1]中所使用的时间数字转换器架构为类似于两步式时间数字转换器，其主要由两个不同精度的时间数字转换器组成。
[0003] 典型的两步式时间数字转换器的运作原理是将输入信号先输入至低精度时间数字转换器得到数字信号，将得到的数字信号使用数字时间转换器还原成时间信号后与参考时钟信号进行相减并放大，再将结果输入至高精度时间数字转换器进行第二次转换，而文献[1]中使用类似于两步式时间数字转换器的架构则是为了增加时间数字转换器的输入范围。
[0004] 文献[1]中的高精度时间数字转换器是有两个反相器以及逐次逼近寄存器型的模拟数字转换器，两个反相器产生两个斜率相同但反相的信号后输入至逐次逼近寄存器型的模拟数字转换器中，逐次逼近寄存器型的模拟数字转换器将两信号的电压差值转换成数字信号输出，此方法是在反相器后直接接上逐次逼近寄存器型的模拟数字转换器的采样电容，利用电阻电容充放电的方式得到电压信号。然而，电阻电容充放电的方式所得到的结果并不是完全线性的，因此文献[1]提出的高精度时间数字转换器，其输入范围会因电阻电容充放电的非线性因素而受到限制。
[0005] [1]Xiang Gao等,“A 2.7-to-4.3GHz,0.16psrms-Jitter,-246.8dB-FOM,Digital Fractional-N Sampling PLL in 28nm CMOS(2.7-4.3GHz，0.16ps均方根抖动，246.8dB调制解调器，28nm CMOS中的数字分频N采样锁相环)”,ISSCC Dig.Tech Papers,pp.174-175,Feb.2016.
发明内容
[0006] 为克服上述现有技术的缺点，本发明提供一种低功耗时间数字转换器。
[0007] 所述低功耗时间数字转换器，包含预放大器、逐次逼近寄存器型的模拟数字转换器；
[0008] 所述预放大器设有相位频率侦测器，其输入为两个时钟信号，得到对应这两个时钟信号的相位差的两个输出信号；该相位频率侦测器的每个输出信号，通过与之对应的第一反相器I1、第二反相器I2、N型MOS电容组成的被动放大器I3、源极跟随器I4放大后，输送至所述逐次逼近寄存器型的模拟数字转换器转换成数字信号；
[0009] 其中，所述N型MOS电容组成的被动放大器I3中以第一N型MOS管作为MOS电容；所述第一N型MOS管的栅极，接至源极跟随器I4的输入端，还通过开关S1连接至第二反相器I2的输出端；所述第一N型MOS管的源极和漏极相连且接至开关S2，通过开关S2切换以连通直流电压VPULL或者接地；所述源极跟随器I4的输出端通过开关S3连接所述逐次逼近寄存器型的模拟数字转换器的输入端。
[0010] 可选地，所述第一反相器I1的输入端，接入所述相位频率侦测器的相应输出信号；所述第二反相器I2包含M0管和M1管，M0管是P型MOS管、M1管是第二N型MOS管；
[0011] M0管和M1管的栅极相连作为第二反相器I2的输入端，接至第一反相器I1的输出端；M0管的源极接电源，M1管的源极接地；M0管和M1管的漏极相连作为第二反相器I2的输出端，通过开关S1连接所述N型MOS电容组成的被动放大器I3、所述源极跟随器I4。
[0012] 可选地，所述源极跟随器I4中的第三N型MOS管，其栅极连接开关S1和所述N型MOS电容组成的被动放大器I3；第三N型MOS管的漏极接电源；第三N型MOS管的源极通过电阻接地，还作为输出端经开关S3连接所述逐次逼近寄存器型的模拟数字转换器的相应输入端口。
[0013] 可选地，所述两个时钟信号是参考时钟信号REF，和待转换的输入信号FB，以伪差分的形式输入至预放大器的相位频率侦测器中；
[0014] 该相位频率侦测器的两个输出信号，对应于所述两个时钟信号的相位差的脉冲形式；相位频率侦测器的各输出信号，通过与之相应的第一反相器I1、第二反相器I2、N型MOS电容组成的被动放大器I3、源极跟随器I4转成电压形式后进行放大。
[0015] 可选地，通过使开关S1闭合，开关S2接地，开关S3断开，操作所述低功耗时间数字转换器工作在采样状态：
[0016] 所述相位频率侦测器得到对应两个时钟信号的相位差的两个输出信号，经对应的第一反相器I1、第二反相器I2处理后，对所述N型MOS电容组成的被动放大器I3充电来进行采样。
[0017] 可选地，通过使开关S1断开，开关S2接通直流电压VPULL，开关S3闭合，操作所述低功耗时间数字转换器工作在放大状态：
[0018] 所述N型MOS电容组成的被动放大器I3通过开关S2接通直流电压VPULL，所述N型MOS电容组成的被动放大器I3输出的信号经过相应的源极跟随器处理后，对所述逐次逼近寄存器型的模拟数字转换器中的电容阵列进行充电并转换得到数字信号。
[0019] 可选地，通过使开关S1闭合，开关S2接地，开关S3断开，操作所述低功耗时间数字转换器工作在还原状态：
[0020] 所述N型MOS电容组成的被动放大器I3中的电荷，因第二反相器I2中M1管的导通而接地，通过放电将电荷清除。
[0021] 可选地，所述低功耗时间数字转换器根据时钟的控制，依序进入采样状态、放大状态、还原状态。
[0022] 可选地，所述低功耗时间数字转换器应用在数字锁相回路。
[0023] 基于参考文献[1]中所提出的高精度时间数字转换器架构，本发明提出一种时间数字转换器的创新架构来克服其缺点。本发明的创新架构上，以文献[2]提出的参数放大器为核心，设计N型MOS电容组成的被动放大器(NMOS Capacitor Based–Passive Amplifier,NCB-PA)，来有效提高时间数字转换器的输入范围以及精度。举例来说，当相位差为1ps时也可经由NCB-PA放大，再由逐次逼近寄存器型的模拟数字转换器转换为数字信号。
[0024] 本发明的NCB-PA，以N型MOS管作为MOS电容并配置相应开关；为了避免NCB-PA的输出阻抗影响NCB-PA的增益，以及线性范围的大小，在NCB-PA输出端接上源极跟随器，使得NCB-PA输出端的阻抗无限大，并使其线性度不受影响。
[0025] 本发明的低功耗时间数字转换器，通过开关决定其操作状态，可以分别工作在采样状态、放大状态以及还原状态。当操作在采样状态时，NCB-PA对反相器的输出信号进行采样；当操作在放大状态时，NCB-PA将输入信号放大；当操作在还原状态时，NCB-PA输出接地，清除NCB-PA中MOS电容正负极板上的电荷。
[0026] 本发明的低功耗时间数字转换器，使用NCB-PA将相位差信号放大后转换成数字信号，可提升时间数字转换器精度。反相器在输入信号采样结束后关闭，以及源极跟随器在还原状态时关闭，两种机制皆可以为低功耗时间数字转换器避免不必要的功率消耗，以达到低功耗的目的。
[0027] 综上所述，本发明的低功耗时间数字转换器，借由使用NCB-PA将相位差信号放大，提高时间数字转换器精度，可作为一个高精度数字转换器应用在数字锁相回路的设计中，降低数字锁相回路的量化误差。该低功耗时间数字转换器之运作机制，以及源极跟随器的使用，可以保持使用NCB-PA的优势，以及电路本身的线性度和增益，避免额外的功率消耗。
[0028] [2]Sanjeev Ranganthan等“,Discrete-Time Parametric Amplification Based on a Three-Terminal MOS Varactor:Analysis and Experimental Results(基于三端MOS变容管的离散时间参数放大：分析与实验结果)”,IEEE J.Solid-State Circuits,vol.38,no.12,pp.2087-2093,Dec.2003.
附图说明
[0029] 图1是本发明的低功耗时间数字转换器架构图；
[0030] 图2是本发明的预放大器工作在采样状态；
[0031] 图3是本发明的预放大器工作在放大状态；
[0032] 图4是本发明的预放大器工作在还原状态。
具体实施方式
[0033] 在下文中结合图示在参考实施例中更完全地描述本发明，本发明提供优选实施例，但不应该被认为仅限于在此阐述的实施例。
[0034] 本发明提供一种低功耗时间数字转换器，其在图1所示的电路架构中，包含一个预放大器(Pre-amp)以及一个逐次逼近寄存器型的模拟数字转换器(SARADC)；输入信号以伪差分的形式输入至预放大器中进行放大，之后由逐次逼近寄存器型的模拟数字转换器转换成数字信号。其中，预放大器的设计原理是得到两输入时钟信号的相位差，此相位差是以脉冲的形式输入至反相器中转成电压的形式再进行放大。逐次逼近寄存器型的模拟数字转换器可以使用常见架构，本发明对此不作限制。
[0035] 本发明的所述预放大器中，相位频率侦测器PFD(鉴相/鉴频器)得到两输出相位差信号，使用反相器、N型MOS电容组成的被动放大器(NCB-PA)以及源极跟随器分别转成电压信号并放大，最后一起输入至逐次逼近寄存器型的模拟数字转换器转换成数字信号[0036] 具体地，该相位频率侦测器接收输入参考时钟信号REF、输入信号FB，相位频率侦测器输出信号UP和DN分两路，由相应的器件处理后分别接至逐次逼近寄存器型的模拟数字转换器，每一路包含反相器I1、反相器I2、N型MOS电容组成的被动放大器NCB-PA·I3、源极跟随器I4，以及开关S1、S2、S3。
[0037] 其中，反相器I2包含P型MOS管M0、N型MOS管M1。M0和M1的栅极相连作为输入端，接至反相器I1的输出端；M0的源极接电源，M1的源极接地；M0和M1的漏极相连为输出端，通过开关S1连接NCB-PA和源极跟随器I4。
[0038] 所述NCB-PA中的N型MOS管，其栅极接至源极跟随器I4和开关S1，源极和漏极相连且接至开关S2，通过开关S2切换以连通直流电压VPULL或者接地。
[0039] 所述源极跟随器I4中的N型MOS管，其栅极连接开关S1和NCB-PA，漏极接电源；源极经电阻后接地，还作为输出端经开关S3连接逐次逼近寄存器型的模拟数字转换器的相应端口。
[0040] 图中，CapoutP和CapoutN为两个NCB-PA的输出信号，BUFFoutP和BUFFoutN为两个源极跟随器的输出信号，PREoutP和PREoutN为预放大器的两个输出信号，D0-D6为逐次逼近寄存器型的模拟数字转换器输出信号。
[0041] 本发明的低功耗时间数字转换器具体操作分为三个状态，其电路根据时钟的控制会依序进入采样状态、放大状态、还原状态。如图2所示，当电路在采样状态时，相位频率侦测器会检测到两时钟信号REF以及FB的相位差得到两输出信号UP和DN，开关S1闭合，开关S2接地，开关S3断开，此时反相器的输出对NCB-PA充电来进行采样；IPS和INS对应两个NCB-PA，为预放大器工作在采样状态时的充电方向：经开关S1、NCB-PA、开关S2后接地；采样完成后电路进入放大状态。
[0042] 如图3所示，当电路在放大状态时，开关S1断开，开关S2接上直流电压VPULL，开关S3闭合，此时NCB-PA接上直流电压VPULL，使两个NCB-PA分别得到一个放大的输出电压CapoutP和CapoutN，之后输出电压CapoutP和CapoutN经过各自相应的源极跟随器，对逐次逼近寄存器型的模拟数字转换器中的电容阵列进行充电并转换得到数字输出信号。IPB和INB为预放大器工作在放大状态时的充电方向：经直流电压VPULL、开关S2、NCB-PA、源极跟随器的栅极到源极、逐次逼近寄存器型的模拟数字转换器。最后电路进入还原状态。
[0043] 如图4所示，电路在还原状态时，开关S1闭合，开关S2接地，开关S3断开，此时反相器I2中的N型MOS管M1工作在导通状态，因此NCB-PA中的电荷会因M1导通而流到地。IPH和INH为预放大器工作在还原状态时的放电方向：经NCB-PA、开关S1、反相器I2中M1的漏极到源极。还原状态的目的是为了将NCB-PA中的电荷清除，以避免系统进入下一个采样和放大的状态时，NCB-PA中的电荷累积导致整个电路的输出发散。
[0044] 为了提高时间数字转换器的精度，本发明使用将相位差放大的方法来提高时间数字转换器的灵敏度。举例来说，本发明中的预放大器增益约为13mV/1ps，即本发明中的预放大器可以侦测到的最小相位差为1ps，并可以将此1ps的相位差转换为13mV的电压信号。相位差放大的运作原理为在反相器后接上NCB-PA，NCB-PA由N型MOS电容组成。当低功耗时间数字转换器工作在采样状态时，NCB-PA中的N型MOS电容工作在强反区，N型MOS电容会产生一个较大的电容值，当低功耗时间数字转换器工作在放大状态时，NCB-PA中的N型MOS电容工作在耗尽区，N型MOS电容值会衰减，因此根据电荷守恒原理，NCB-PA的增益大约为N型MOS电容工作在强反区和耗尽区的比值。
[0045] 综上所述，本发明的低功耗时间数字转换器，藉由放大相位差的方法来提高时间数字转换器的精度以及灵敏度，并藉由开关S1-S3控制在不同时段关闭不需要使用的电路，避免整体电路产生额外的消耗功率，以达到低功耗的设计目的。本发明可应用在数字锁相回路的设计中，降低数字锁相回路的量化误差。
[0046] 以上通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
[0047] 尽管本发明的内容已经通过上述优选实施例作了详细介绍，但应当认识到上述的描述不应被认为是对本发明的限制。在本领域技术人员阅读了上述内容后，对于本发明的多种修改和替代都将是显而易见的。因此，本发明的保护范围应由所附的权利要求来限定。
