发光二极管芯片的制作方法及发光二极管芯片

摘要

本发明公开了一种发光二极管芯片的制作方法及发光二极管芯片，属于半导体技术领域。制作方法包括：依次形成缓冲层、N型半导体层、有源层和P型半导体层；开设凹槽；形成透明导电层；设置N型电极和P型电极；形成钝化保护层；减薄衬底；形成反射层；钝化保护层包括第一单层结构、叠层结构和第二单层结构，叠层结构包括至少两个子层，每个子层采用如下方式形成：对衬底所在的反应室施加电场，并向反应室内通入硅烷和氩气，硅烷在电场作用下发生分解，分解生成的硅单质沉积在第一单层结构上；对反应室施加电场，并向反应室内通入氧气，氧气在电场作用下与硅单质发生反应，反应生成的二氧化硅形成子层。本发明可提高芯片可靠性。

权利要求

1.一种发光二极管芯片的制作方法，其特征在于，所述制作方法包括：

在衬底的第一表面上依次形成缓冲层、N型半导体层、有源层和P型半导体层；

在所述P型半导体层上开设延伸至所述N型半导体层的凹槽；

在所述P型半导体层上形成透明导电层；

在所述凹槽内的N型半导体层上设置N型电极，在所述透明导电层上设置P型电极；

在所述N型半导体层、所述N型电极的侧面、所述透明导电层、所述P型电极的侧面形成钝化保护层；

其中，所述钝化保护层包括依次层叠的第一单层结构、叠层结构和第二单层结构，所述叠层结构包括依次层叠的至少两个子层，每个所述子层采用如下方式形成：对所述衬底所在的反应室施加第一功率的电场，并向所述反应室内通入硅烷和氩气，硅烷在电场的作用下发生分解，分解生成硅单质，沉积在所述第一单层结构上；

对所述反应室施加第二功率的电场，并向所述反应室内通入氧气，氧气在电场的作用下与所述硅单质发生反应，反应生成二氧化硅，形成所述子层。

2.根据权利要求1所述的制作方法，其特征在于，所述子层的厚度为40埃～60埃。

3.根据权利要求2所述的制作方法，其特征在于，所述叠层结构中子层的数量为3个～5个。

4.根据权利要求1～3任一项所述的制作方法，其特征在于，所述第二单层结构采用如下方式形成：对所述反应室施加第三功率的电场，并向所述反应室内通入硅烷和氧气，硅烷和氧气在电场的作用下发生反应，反应生成二氧化硅，沉积在所述叠层结构上形成第二单层结构，所述第三功率在所述第二单层结构的形成过程中逐渐增大。

5.根据权利要求4所述的制作方法，其特征在于，所述第二单层结构的厚度等于所述叠层结构的厚度。

6.根据权利要求5所述的制作方法，其特征在于，所述制作方法还包括：

在所述钝化保护层的形成过程中，加热所述衬底，加热的温度在所述第二单层结构的形成过程中逐渐降低。

7.根据权利要求1～3任一项所述的制作方法，其特征在于，所述第一单层结构采用如下方式形成：对所述反应室施加第四功率的电场，并向所述反应室内通入硅烷和氧气，硅烷和氧气在电场的作用下发生反应，反应生成二氧化硅，沉积在所述N型半导体层、所述N型电极的侧面、所述透明导电层、所述P型电极的侧面上形成第一单层结构，所述第四功率为80W～

120W。

8.根据权利要求7所述的制作方法，其特征在于，所述第一单层结构的厚度为所述钝化保护层的厚度的2/5～3/5。

9.根据权利要求1～3任一项所述的制作方法，其特征在于，所述制作方法还包括：减薄所述衬底；

在所述衬底的第二表面上形成反射层，所述第二表面为与所述第一表面相反的表面；

其中，所述反射层包括依次层叠的多个周期结构，每个所述周期结构包括依次层叠的至少两个折射率不同的金属氧化物薄膜，所述反射层中N1个周期结构的厚度D1＝λ*(2*k1-

1)/4，所述反射层中N2个周期结构的厚度D2＝λ*(1+a)*(2*k2-1)/4，所述反射层中N3个周期结构的厚度D3＝λ*(1+b)*(2*k3-1)/4，λ为设定波长，-0.1＜a＜0，0＜b＜0.1，N1、N2、N3、k1、k2、k3均为正整数，N1+N2+N3≤N，N为所述反射层中周期结构的数量。

10.一种发光二极管芯片，其特征在于，所述发光二极管芯片包括衬底(10)、缓冲层(21)、N型半导体层(22)、有源层(23)、P型半导体层(24)、透明导电层(30)、N型电极(41)、P型电极(42)和钝化保护层(50)；所述缓冲层(21)、所述N型半导体层(22)、所述有源层(23)、所述P型半导体层(24)、所述透明导电层(30)依次层叠在所述衬底(10)的第一表面上，所述透明导电层(30)上设有延伸至所述N型半导体层(22)的凹槽(100)，所述N型电极(41)设置在所述凹槽(100)内的N型半导体层(22)上，所述P型电极(42)设置在所述透明导电层(30)上，所述钝化保护层(50)铺设在所述N型半导体层(22)、所述N型电极(41)的侧面、所述透明导电层(30)、所述P型电极(42)的侧面上；所述钝化保护层(50)包括依次层叠的第一单层结构(51)、叠层结构(52)和第二单层结构(53)，所述叠层结构(52)包括依次层叠的至少两个子层(521)，每个所述子层(521)采用如下方式形成：对所述衬底(10)所在的反应室施加第一功率的电场，并向所述反应室内通入硅烷和氩气，硅烷在电场的作用下发生分解，分解生成硅单质，沉积在所述第一单层结构(51)上；对所述反应室施加第二功率的电场，并向所述反应室内通入氧气，氧气在电场的作用下与所述硅单质发生反应，反应生成二氧化硅，形成所述子层(521)。

说明书

发光二极管芯片的制作方法及发光二极管芯片

技术领域

[0001] 本发明涉及半导体技术领域，特别涉及一种发光二极管芯片的制作方法及发光二极管芯片。

背景技术

[0002] 自20世纪90年代日本科学家成功开发氮化镓(GaN)基发光二极管(英文：Light Emitting Diode，简称：LED)以来，LED作为高效、环保、绿色的新一代固态照明光源，工艺技术不断进步，发光亮度不断提高，应用领域也越来越广。LED具有低电压、低功耗、体积小、重量轻、寿命长、可靠性高等优点，正在迅速广泛地应用在交通信号灯、汽车内外灯、城市景观照明、手机背光源、户外全彩显示屏等领域。尤其是在照明领域，LED目前已经得到了极大的应用，发挥了独特的不可替代的作用。随着LED应用范围的逐步扩大，特别是进入民用市场以后，市场对LED的性能要求不断提高。尤其是稳定性指标，由于产品的稳定度直接关系到产品的性价比，因此市场对LED稳定度的要求越来越高。

[0003] 芯片是LED的核心，其制作工艺包括：在衬底的第一表面上依次形成缓冲层、N型半导体层、有源层和P型半导体层；在P型半导体层上开设延伸至N型半导体层的凹槽；在P型半导体层上形成透明导电层；在凹槽内的N型半导体层上设置N型电极，在透明导电层上设置P型电极；在N型半导体层、N型电极的侧面、透明导电层、P型电极的侧面形成钝化保护层；减薄衬底；在衬底的第二表面上形成反射层。其中，钝化保护层目前采用等离子体增强化学气相沉积法(英文：Plasma Enhanced Chemical Vapor Deposition，简称：PECVD)形成，具体过程包括：向反应室内通入硅烷和氧气，反应室内施加有一定功率的电场，硅烷和氧气在电场作用下变成等离子体发生反应，反应生成二氧化硅(SiO2)，沉积在N型半导体层、N型电极的侧面、透明导电层、P型电极的侧面上，形成钝化保护层。

[0004] 在实现本发明的过程中，发明人发现现有技术至少存在以下问题：

[0005] 透明导电层中具有自由移动的离子，P型电极和N型电极的主要成分为活泼金属铝，因此透明导电层、P型电极和N型电极都容易受到空气中水汽的腐蚀。为了避免N型电极和P型电极在高温下变形，采用PECVD技术生成SiO2时的温度通常很低，能够获取到的能量较少，SiO2内部连接存在缺失，分子间距较大，导致钝化保护层的致密性较差，无法对透明导电层、P型电极和N型电极形成有效保护，空气中的水蒸气可以透过钝化保护层进入到芯片内部，腐蚀透明导电层、P型电极和N型电极，造成芯片性能衰退，可靠性降低。如果增加钝化保护层的厚度，不但无法有效避免透明导电层、P型电极、N型电极受到腐蚀，而且还会影响芯片的发光亮度。

发明内容

[0006] 本发明实施例提供了一种发光二极管芯片的制作方法及发光二极管芯片，能够解决现有技术钝化保护层的致密性较差造成芯片的可靠性较低的问题。所述技术方案如下：

[0007] 一方面，本发明实施例提供了一种发光二极管芯片的制作方法，所述制作方法包括：

[0008] 在衬底的第一表面上依次形成缓冲层、N型半导体层、有源层和P型半导体层；

[0009] 在所述P型半导体层上开设延伸至所述N型半导体层的凹槽；

[0010] 在所述P型半导体层上形成透明导电层；

[0011] 在所述凹槽内的N型半导体层上设置N型电极，在所述透明导电层上设置P型电极；

[0012] 在所述N型半导体层、所述N型电极的侧面、所述透明导电层、所述P型电极的侧面形成钝化保护层；

[0013] 其中，所述钝化保护层包括依次层叠的第一单层结构、叠层结构和第二单层结构，所述叠层结构包括依次层叠的至少两个子层，每个所述子层采用如下方式形成：

[0014] 对所述衬底所在的反应室施加第一功率的电场，并向所述反应室内通入硅烷和氩气，硅烷在电场的作用下发生分解，分解生成硅单质，沉积在所述第一单层结构上；

[0015] 对所述反应室施加第二功率的电场，并向所述反应室内通入氧气，氧气在电场的作用下与所述硅单质发生反应，反应生成二氧化硅，形成所述子层。

[0016] 可选地，所述子层的厚度为40埃～60埃。

[0017] 进一步地，所述叠层结构中子层的数量为3个～5个。

[0018] 可选地，所述第二单层结构采用如下方式形成：

[0019] 对所述反应室施加第三功率的电场，并向所述反应室内通入硅烷和氧气，硅烷和氧气在电场的作用下发生反应，反应生成二氧化硅，沉积在所述叠层结构上形成第二单层结构，所述第三功率在所述第二单层结构的形成过程中逐渐增大。

[0020] 进一步地，所述第二单层结构的厚度等于所述叠层结构的厚度。

[0021] 进一步地，所述制作方法还包括：

[0022] 在所述钝化保护层的形成过程中，加热所述衬底，加热的温度在所述第二单层结构的形成过程中逐渐降低。

[0023] 可选地，所述第一单层结构采用如下方式形成：

[0024] 对所述反应室施加第四功率的电场，并向所述反应室内通入硅烷和氧气，硅烷和氧气在电场的作用下发生反应，反应生成二氧化硅，沉积在所述N型半导体层、所述N型电极的侧面、所述透明导电层、所述P型电极的侧面上形成第一单层结构，所述第四功率为80W～120W。

[0025] 进一步地，所述第一单层结构的厚度为所述钝化保护层的厚度的2/5～3/5。

[0026] 可选地，所述制作方法还包括：

[0027] 减薄所述衬底；

[0028] 在所述衬底的第二表面上形成反射层，所述第二表面为与所述第一表面相反的表面；

[0029] 求中，所述反射层包括依次层叠的多个周期结构，每个所述周期结构包括依次层叠的至少两个折射率不同的金属氧化物薄膜，所述反射层中N1个周期结构的厚度D1＝λ*(2*k-1)/4，所述反射层中N2个周期结构的厚度D2＝λ*(1+a)*(2*k-1)/4，所述反射层中N3个周期结构的厚度D3＝λ*(1+b)*(2*k-1)/4，λ为设定波长，-0.1＜a＜0，0＜b＜0.1，N1、N2、N3、k1、k2、k3均为正整数，N1+N2+N3≤N，N为所述反射层中周期结构的数量。

[0030] 另一方面，本发明实施例提供了一种发光二极管芯片，所述发光二极管芯片包括衬底、缓冲层、N型半导体层、有源层、P型半导体层、透明导电层、N型电极、P型电极和钝化保护层；所述缓冲层、所述N型半导体层、所述有源层、所述P型半导体层、所述透明导电层依次层叠在所述衬底的第一表面上，所述透明导电层上设有延伸至所述N型半导体层的凹槽，所述N型电极设置在所述凹槽内的N型半导体层上，所述P型电极设置在所述透明导电层上，所述钝化保护层铺设在所述N型半导体层、所述N型电极的侧面、所述透明导电层、所述P型电极的侧面上；所述钝化保护层包括依次层叠的第一单层结构、叠层结构和第二单层结构，所述叠层结构包括依次层叠的至少两个子层，每个所述子层采用如下方式形成：对所述衬底所在的反应室施加第一功率的电场，并向所述反应室内通入硅烷和氩气，硅烷在电场的作用下发生分解，分解生成硅单质，沉积在所述第一单层结构上；对所述反应室施加第二功率的电场，并向所述反应室内通入氧气，氧气在电场的作用下与所述硅单质发生反应，反应生成二氧化硅，形成所述子层。

[0031] 本发明实施例提供的技术方案带来的有益效果是：

[0032] 通过将钝化保护层分成第一单层结构、叠层结构和第二单层结构三个部分，其中叠层结构包括至少两个子层，每个子层形成时，都是先在第一单层结构上沉积硅单质，再通入氧气与硅单质反应生成二氧化硅。由于硅单质中硅原子之间的间隙小于PECVD形成的二氧化硅分子之间的间隙，加上氧气与硅单质反应时氧原子会填入硅原子之间的间隙，因此子层中二氧化硅分子之间的间隙远小于PECVD形成的二氧化硅分子之间的间隙，可以有效提高钝化保护层的致密性，对透明导电层、P型电极和N型电极形成有效保护，提高芯片的可靠性。

附图说明

[0033] 为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

[0034] 图1是本发明实施例提供的一种发光二极管芯片的制作方法的流程图；

[0035] 图2是本发明实施例提供的发光二极管芯片在步骤101执行之后的结构示意图；

[0036] 图3是本发明实施例提供的发光二极管芯片在步骤102执行之后的结构示意图；

[0037] 图4是本发明实施例提供的发光二极管芯片在步骤103执行之后的结构示意图；

[0038] 图5是本发明实施例提供的发光二极管芯片在步骤104执行之后的结构示意图；

[0039] 图6是本发明实施例提供的发光二极管芯片在步骤105执行之后的结构示意图；

[0040] 图7是本发明实施例提供的一种发光二极管芯片的结构示意图；

[0041] 图8是本发明实施例提供的钝化保护层的结构示意图；

[0042] 图9是本发明实施例提供的发光二极管芯片的俯视图。

具体实施方式

[0043] 为使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明实施方式作进一步地详细描述。

[0044] 本发明实施例提供了一种发光二极管芯片的制作方法。图1为本发明实施例提供的一种发光二极管芯片的制作方法的流程图。参见图1，该制作方法包括：

[0045] 步骤101：在衬底的第一表面上依次形成缓冲层、N型半导体层、有源层和P型半导体层。

[0046] 图2为本发明实施例提供的发光二极管芯片在步骤101执行之后的结构示意图。其中，10表示衬底，21表示缓冲层，22表示N型半导体层，23表示有源层，24表示P型半导体层。参见图2，缓冲层21、N型半导体层22、有源层23和P型半导体层24依次层叠在衬底10上。

[0047] 在本实施例中，衬底用于为外延生长提供生长表面，材料可以采用蓝宝石。缓冲层用于为外延生长提供成核中心，并缓解衬底和外延材料之间的晶格失配，材料可以采用AlN。N型半导体层用于为复合发光提供电子，材料可以采用N型掺杂的GaN。有源层可以包括交替生长的多个量子阱和多个量子垒，量子垒将电子和空穴限制在量子阱中复合发光；量子阱的材料可以采用未掺杂的InGaN，量子垒的材料可以采用未掺杂的GaN。P型半导体层用于为复合发光提供空穴，材料可以采用P型掺杂的GaN。

[0048] 可选地，衬底可以为图形化蓝宝石衬底(英文：Patterned Sapphire Substrate，简称：PSS)。进一步地，PSS中的图形可以为直径2.5μm、高度1.5μm、间距1μm的圆锥状凸起。

[0049] 可选地，缓冲层的厚度可以为500埃～5000埃，如2000埃。如果缓冲层的厚度小于500埃，则可能由于缓冲层较薄而导致后续外延材料的生长质量较差；如果缓冲层的厚度大于5000埃，则可能由于缓冲层较厚而造成材料的浪费，应力偏大。

[0050] 进一步地，在N型半导体层形成之前，可以先形成未掺杂GaN层，进一步缓解衬底和N型半导体层之间的晶格失配。

[0051] 在实际应用中，该步骤101可以包括：

[0052] 采用金属有机化合物化学气相沉淀(英文：Metal-organic Chemical Vapor Deposition，简称：MOCVD)技术在衬底的第一表面上依次形成缓冲层、N型半导体层、有源层和P型半导体层。

[0053] 在实际应用中，可以采用磁控溅射技术形成缓冲层，具体为在氮气环境中溅射铝靶实现。

[0054] 可选地，在步骤101之前，该制作方法可以包括：

[0055] 使用硫酸溶液对衬底进行清洗，以提供一个洁净的生长表面。

[0056] 步骤102：在P型半导体层上开设延伸至N型半导体层的凹槽。

[0057] 图3为本发明实施例提供的发光二极管芯片在步骤102执行之后的结构示意图。其中，100表示凹槽。参见图3，凹槽100从P型半导体层24延伸至N型半导体层22。

[0058] 在实际应用中，该步骤102可以包括：

[0059] 采用光刻技术在P型半导体层上形成设定图形的光刻胶；

[0060] 干法刻蚀没有光刻胶覆盖的P型半导体层和有源层，形成凹槽；

[0061] 去除光刻胶。

[0062] 示例性地，可以利用感应耦合等离子体刻蚀(英文：Inductively Coupled Plasma Etch，简称：ICP)设备形成凹槽，等离子体密度高，刻蚀速度快，光刻胶损失少，有利于提高芯片良率。

[0063] 步骤103：在P型半导体层上形成透明导电层。

[0064] 图4为本发明实施例提供的发光二极管芯片在步骤103执行之后的结构示意图。其中，30表示透明导电层。参见图4，透明导电层30设置在P型半导体层24上。

[0065] 在本实施例中，透明导电层用于对电极注入的电流进行扩展，材料可以采用氧化铟锡(英文：Indium tin oxide，简称：ITO)。

[0066] 示例性地，ITO中InO和SnO的比例可以为1:10。由于InO中的In主要呈现3价，SnO中的Sn主要呈现4价，因此如果将大量SnO掺入，SnO中Sn的价电子较多，则会有一个电子无法成键而变成杂质，低温下即可成为自由电子，从而产生较多的载流子，导电性较好。

[0067] 示例性地，透明导电层的厚度可以为500埃。

[0068] 在实际应用中，该步骤103可以包括：

[0069] 采用物理气相沉积(英文：Physical Vapor Deposition，简称：PVD)技术或者化学气相沉积(英文：Chemical Vapor Deposition，简称：CVD)技术在P型半导体层和凹槽内沉积透明导电材料；

[0070] 采用光刻技术在透明导电材料上形成设定图形的光刻胶；

[0071] 湿法腐蚀没有光刻胶覆盖的透明导电材料，留下的透明导电材料形成透明导电层；

[0072] 去除光刻胶。

[0073] 示例性地，可以采用磁控溅射(英文：Magnetron Sputtering)技术沉积透明导电材料，这样形成的透明导电层的致密性较好，电流扩展较好，芯片的工作电压较低。进一步地，磁控溅射透明导电材料时，不通入氧气，温度为室温(25℃左右)，并在磁控溅射透明导电材料之后，进行快速退火，退火环境为干燥的空气环境。

[0074] 可选地，在步骤103之前，该制作方法还可以包括：

[0075] 在P型半导体层上形成电流阻挡层(英文：Current blocking layer，简称：CBL)。

[0076] 相应地，透明导电层设置在电流阻挡层和没有电流阻挡层覆盖的P型半导体层上。

[0077] 在本实施例中，电流阻挡层用于阻挡P型电极注入的电流垂直进入P型半导体层，合理分配电流的流动，提高芯片发光效率；材料可以采用SiO2。

[0078] 进一步地，在P型半导体层上形成电流阻挡层，可以包括：

[0079] 采用PVD技术或者CVD技术在P型半导体层和凹槽内沉积电流阻挡材料；

[0080] 采用光刻技术在电流阻挡材料上形成设定图形的光刻胶；

[0081] 湿法腐蚀没有光刻胶覆盖的电流阻挡材料，留下的电流阻挡材料形成电流阻挡层；

[0082] 去除光刻胶。

[0083] 步骤104：在凹槽内的N型半导体层上设置N型电极，在透明导电层上设置P型电极。

[0084] 图5为本发明实施例提供的发光二极管芯片在步骤104执行之后的结构示意图。其中，41表示N型电极，42表示P型电极。参见图5，N型电极41设置在凹槽100内的N型半导体层上，P型电极42设置在透明导电层30上。

[0085] 可选地，N型电极和P型电极用于分别连接电源的正负极，向芯片中注入电流，材料可以均采用Cr/Al/Cr/Ti/Al，即N型电极和P型电极均包括依次层叠的Cr层、Al层、Cr层、Ti层、Al层。Al层实现成本低，而且可以进行反光，提高芯片的发光亮度。

[0086] 进一步地，N型电极和P型电极中位于底部的Cr层的厚度可以小于或等于20埃，避免Cr吸收太多光线，影响芯片的发光亮度。N型电极和P型电极中位于顶部的Al层的厚度可以大于或等于1.5μm，以保证后续能够顺利焊接。

[0087] 示例性地，N型电极和P型电极的厚度可以为2.5μm。

[0088] 在实际应用中，该步骤104可以包括：

[0089] 采用光刻技术在凹槽内和P型半导体层上形成设定图形的光刻胶；

[0090] 采用CVD技术在光刻胶、以及没有光刻胶覆盖的P型半导体层和N型半导体层上铺设电极材料；

[0091] 去除光刻胶和光刻胶上的电极材料，P型半导体层上留下的电极材料形成P型电极，N型半导体层上留下的电极材料形成N型电极。

[0092] 示例性地，可以采用蒸镀技术铺设电极材料。蒸镀时反应室的真空度在5*10-6torr以上。

[0093] 步骤105：在N型半导体层、N型电极的侧面、透明导电层、P型电极的侧面形成钝化保护层。

[0094] 图6为本发明实施例提供的发光二极管芯片在步骤105执行之后的结构示意图。其中，50表示钝化保护层。参见图6，钝化保护层50铺设在N型半导体层22、N型电极41的侧面、透明导电层30、以及P型电极42的侧面上。

[0095] 在本实施例中，钝化保护层包括依次层叠的第一单层结构、叠层结构和第二单层结构，叠层结构包括依次层叠的至少两个子层，每个子层采用如下方式形成：

[0096] 对衬底所在的反应室施加第一功率的电场，并向反应室内通入硅烷和氩气，硅烷在电场的作用下发生分解，分解生成硅单质，沉积在第一单层结构上；

[0097] 对反应室施加第二功率的电场，并向反应室内通入氧气，氧气在电场的作用下与硅单质发生反应，反应生成二氧化硅，形成子层。

[0098] 本发明实施例通过将钝化保护层分成第一单层结构、叠层结构和第二单层结构三个部分，其中叠层结构包括至少两个子层，每个子层形成时，都是先在第一单层结构上沉积硅单质，再通入氧气与硅单质反应生成二氧化硅。由于硅单质中硅原子之间的间隙小于PECVD形成的二氧化硅分子之间的间隙，加上氧气与硅单质反应时氧原子会填入硅原子之间的间隙，因此子层中二氧化硅分子之间的间隙远小于PECVD形成的二氧化硅分子之间的间隙，可以有效提高钝化保护层的致密性，对透明导电层、P型电极和N型电极形成有效保护，提高芯片的可靠性。而且与PECVD形成SiO2相比，可以避免副产物的生成，提高钝化保护层的纯度和致密度，不存在副产物具有自由移动的离子而导致透明导电层、P型电极和N型电极更容易受到空气中水汽的腐蚀的情况。另外，叠层结构分成多个子层依次形成，可以确保氧气与硅单质充分反应形成二氧化硅。

[0099] 示例性地，生成硅单质时，反应气体可以为Ar气稀释的SiH4，第一功率可以为90W，沉积速度可以为2埃/秒；生成二氧化硅时，第二功率可以为150W，反应时间可以为5分钟。

[0100] 可选地，子层的厚度可以为40埃～60埃，如50埃，避免子层太厚影响氧气与单质硅充分反应。

[0101] 进一步地，叠层结构中子层的数量可以为3个～5个，如4个，既能起到保护效果，又能避免材料浪费。

[0102] 示例性地，叠层结构的厚度可以为150埃～250埃，如200埃。

[0103] 可选地，第二单层结构可以采用如下方式形成：

[0104] 对反应室施加第三功率的电场，并向反应室内通入硅烷和氧气，硅烷和氧气在电场的作用下发生反应，反应生成二氧化硅，沉积在叠层结构上形成第二单层结构，第三功率在第二单层结构的形成过程中逐渐增大。

[0105] 本发明实施例通过逐渐增大沉积第二单层结构时施加电场的功率，使得生成二氧化硅时能够获取到的能量逐渐增大，生成的二氧化硅内部连接更为完整，二氧化硅薄膜的致密性更好，可以对透明导电层、P型电极和N型电极形成有效保护，提高芯片的可靠性。而且第二单层结构位于钝化保护层中距离设置表面最远的地方，施加电场功率的增大不会对设置表面造成破坏。

[0106] 示例性地，第三功率可以从100W逐渐增大至200W，既能提高二氧化硅薄膜的致密性，又能避免对设置表面造成破坏。

[0107] 进一步地，第二单层结构的厚度可以等于叠层结构的厚度，既能起到保护效果，避免太厚而对设置表面造成破坏。

[0108] 示例性地，第二单层结构的厚度可以为150埃～250埃，如200埃。

[0109] 进一步地，该制作方法还可以包括：

[0110] 在钝化保护层的形成过程中，加热衬底，以提高反应速度。

[0111] 更进一步地，加热的温度在第二单层结构的形成过程中可以逐渐降低，以平衡功率增大对第二单层结构带来的温度升高，使第二单层结构的温度保持不变。

[0112] 可选地，第一单层结构可以采用如下方式形成：

[0113] 对反应室施加第四功率的电场，并向反应室内通入硅烷和氧气，硅烷和氧气在电场的作用下发生反应，反应生成二氧化硅，沉积在N型半导体层、N型电极的侧面、透明导电层、P型电极的侧面上形成第一单层结构，第四功率为80W～120W。

[0114] 本发明实施例对位于钝化保护层中距离设置表面最近的第一单层结构，施加80W～120W的低功率电场进行沉积，可以有效避免对设置表面造成破坏，如N型电极和P型电极被氧化。

[0115] 进一步地，第一单层结构的厚度可以为钝化保护层的厚度的2/5～3/5，以有效避免后续对钝化保护层的设置表面造成损伤。

[0116] 示例性地，第一单层结构的厚度可以为350埃～450埃，如400埃。

[0117] 在实际应用中，该步骤105可以包括：

[0118] 依次形成第一单层结构、叠层结构和第二单层结构；

[0119] 采用光刻技术在第二单层结构上形成设定图形的光刻胶；

[0120] 湿法腐蚀没有光刻胶覆盖的第二单层结构、叠层结构和第一单层结构，使N型电极和P型电极露出；

[0121] 去除光刻胶。

[0122] 示例性地，形成第一单层结构和第二单层结构时，反应气体可以为硅烷和笑气，硅烷和笑气的体积比可以为1:10。

[0123] 可选地，该制作方法还可以包括：

[0124] 减薄衬底；

[0125] 在衬底的第二表面上形成反射层，第二表面为与第一表面相反的表面。

[0126] 在本实施例中，反射层包括依次层叠的多个周期结构，每个周期结构包括依次层叠的至少两个折射率不同的金属氧化物薄膜，反射层中N1个周期结构的厚度D1＝λ*(2*k-1)/4，反射层中N2个周期结构的厚度D2＝λ*(1+a)*(2*k-1)/4，反射层中N3个周期结构的厚度D3＝λ*(1+b)*(2*k-1)/4，λ为设定波长，-0.1＜a＜0，0＜b＜0.1，N1、N2、N3、k1、k2、k3均为正整数，N1+N2+N3≤N，N为反射层中周期结构的数量。

[0127] 示例性地，λ＝455nm，λ*(1+a)＝450nm，λ*(1+b)＝460nm。

[0128] 进一步地，反射层中N4个周期结构的厚度D4＝λ’*(2*k-1)/4，λ’为设定波长，且λ’≠λ，N1+N2+N3+N4＝N。

[0129] 示例性地，N1+N2+N3＝2*N4。

[0130] 需要说明的是，目前LED在照明领域主要应用在白光上，白光一般由芯片发出的蓝光和荧光粉转成的黄光组合形成，设计大部分DBR对蓝光(λ、λ*(1+a)、λ*(1+b)均为蓝光波长)进行反射，同时小部分DBR对黄光(λ’为黄光波长)进行反射，可以对光线进行全面的反射，避免光线的损失，改善芯片的外量子效率，提高芯片的发光效率。

[0131] 进一步地，周期结构的数量可以为30个～50个，如40个。

[0132] 例如，λ＝455nm，λ’＝570nm，则可以设定2个周期结构的厚度为450nm的四分之一的奇数倍，4个周期结构的厚度为452.5nm的四分之一的奇数倍，21个周期结构的厚度为455nm的四分之一的奇数倍，4个周期结构的厚度为457.5nm的四分之一的奇数倍，2个周期结构的厚度为460nm的四分之一的奇数倍，15个周期结构的厚度为570nm的四分之一的奇数倍，可以最大程度提高LED的发光效率。

[0133] 进一步地，金属氧化物薄膜的材料可以采用二氟化镁(MgF2)、五氧化二钽(Ta2O5)、二氧化锆(ZrO2)、三氧化二铝(Al2O3)、二氧化钛(TiO2)或者二氧化硅(SiO2)。其中，二氟化镁的折射率为1.22，五氧化二钽的折射率为2.06，二氧化锆的折射率为1.92，三氧化二铝的折射率为1.77，二氧化钛的折射率为2.35，二氧化硅的折射率为1.46。

[0134] 示例性地，每个周期结构可以包括两种材料的金属氧化物薄膜，一种材料的金属氧化物薄膜的材料采用二氧化钛，另一种材料的金属氧化物薄膜的材料采用二氟化镁。二氧化钛和二氟化镁的折射率相差最大，反射效果最好。

[0135] 示例性地，衬底减薄之后的厚度可以为120μm～150μm。进一步地，减薄衬底之后，还可以进行抛光，以改善表面的光洁度。

[0136] 在实际应用中，该制作方法还可以包括：

[0137] 切割衬底，得到至少两个相互独立的芯片；

[0138] 对芯片进行测试和分选。

[0139] 进一步地，切割衬底，得到至少两个相互独立的芯片，可以包括：

[0140] 对衬底进行隐形切割，衬底内至少两个深度的位置分别在激光焦点的作用下形成划痕；

[0141] 对衬底进行裂片，得到至少两个相互独立的芯片。

[0142] 通过多道隐形切割，减少裂痕边缘的崩伤，缩小划道宽度，最终提高LED芯片的发光亮度。

[0143] 示例性地，激光器的功率可以为5W，激光的波长可以为1024nm。

[0144] 将本实施例提供的制作方法制作的发光二极管芯片与传统方法制作的发光二极管芯片进行测试对比(在高温高压环境条件下采用两倍电流老化1000小时)，本实施例提供的制作方法制作的发光二极管芯片的电压提升0.13V，亮度提高1.2％。

[0145] 本发明实施例提供了一种发光二极管芯片，适用于采用图1所示的发光二极管芯片的制作方法制作而成。图7为本发明实施例提供的一种发光二极管芯片的结构示意图。参见图7，该发光二极管芯片包括衬底10、缓冲层21、N型半导体层22、有源层23、P型半导体层24、透明导电层30、N型电极41、P型电极42和钝化保护层50；缓冲层21、N型半导体层22、有源层23、P型半导体层24、透明导电层30依次层叠在衬底10的第一表面上，透明导电层30上设有延伸至N型半导体层22的凹槽100，N型电极41设置在凹槽100内的N型半导体层22上，P型电极42设置在透明导电层30上，钝化保护层50铺设在N型半导体层22、N型电极41的侧面、透明导电层30、P型电极42的侧面上。

[0146] 图8为本发明实施例提供的钝化保护层的结构示意图。参见图8，钝化保护层50包括依次层叠的第一单层结构51、叠层结构52和第二单层结构53，叠层结构52包括依次层叠的至少两个子层521，每个子层521采用如下方式形成：对衬底10所在的反应室施加第一功率的电场，并向反应室内通入硅烷和氩气，硅烷在电场的作用下发生分解，分解生成硅单质，沉积在第一单层结构51上；对反应室施加第二功率的电场，并向反应室内通入氧气，氧气在电场的作用下与硅单质发生反应，反应生成二氧化硅，形成子层。

[0147] 可选地，该发光二极管芯片还可以包括反射层60，反射层60铺设在衬底10的第二表面上，第二表面为与第一表面相反的表面。

[0148] 图9为本发明实施例提供的发光二极管芯片的俯视图。参见图9，N型电极41由焊点组成，P型电极42由焊点42a和电极线42b组成，电极线42b的一端与焊点42a连接，电极线42b的另一端沿远离焊点42a的方向延伸。

[0149] 以上所述仅为本发明的较佳实施例，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。