本申请提供的像素驱动电路以及显示面板，采用6T1C结构的像素驱动电路对每一像素中的驱动晶体管的阈值电压进行有效补偿，并且，发光器件的驱动电流不受第一电源信号的影响，因此，提高发光器件发光的稳定性，进而提高画质。
1.一种像素驱动电路，其特征在于，包括：第一复位模块、第二复位模块、补偿模块和发光模块；
所述第一复位模块接入第一控制信号，所述第一复位模块用于在所述第一控制信号的控制下对所述补偿模块进行复位；
所述第二复位模块接入第二控制信号，所述第二复位模块用于在所述第二控制信号的控制下将第一电源信号传输至所述补偿模块以复位所述补偿模块；
所述补偿模块接入所述第一控制信号以及第三控制信号，所述补偿模块用于在所述第一控制信号的控制下写入数据信号并进行阈值电压补偿；
所述发光模块接入第四控制信号，所述发光模块用于在所述第四控制信号的控制下发光。
2.根据权利要求1所述的像素驱动电路，其特征在于，所述第一复位模块包括：第一晶体管；
所述第一晶体管的栅极电性连接于所述第一控制信号，所述第一晶体管的源极电性连接于接地端，所述第一晶体管的漏极电性连接于第一节点。
3.根据权利要求2所述的像素驱动电路，其特征在于，所述第二复位模块包括：第二晶体管；
所述第二晶体管的栅极电性连接于所述第二控制信号，所述第二晶体管的源极电性连接于第一电源信号，所述第二晶体管的漏极电性连接于第二节点。
4.根据权利要求3所述的像素驱动电路，其特征在于，所述补偿模块包括：存储电容、第三晶体管、第四晶体管以及第五晶体管；
所述存储电容的第一端电性连接于所述第一节点，所述存储电容的第二端电性连接于所述第二节点；
所述第三晶体管的栅极电性连接于所述第三控制信号，所述第三晶体管的源极电性连接于第三节点，所述第三晶体管的漏极电性连接于所述第一节点；
所述第四晶体管的栅极电性连接于所述第三节点，所述第四晶体管的漏极电性连接于所述发光模块，所述第四晶体管的源极电性连接于所述第二节点；
所述第五晶体管的栅极电性连接于所述第一控制信号，所述第五晶体管的源极电性连接于所述数据信号，所述第五晶体管的漏极电性连接于所述第三节点。
5.根据权利要求4所述的像素驱动电路，其特征在于，所述发光模块包括：第六晶体管以及发光器件；
所述第六晶体管的栅极电性连接于第四控制信号，所述第六晶体管的源极电性连接于所述第四晶体管的漏极，所述第六晶体管的漏极电性连接于所述发光器件；
所述发光器件的阳极电性连接于所述第六晶体管的漏极，所述发光器件的阴极电性连接于第二电源信号。
6.根据权利要求5所述的像素驱动电路，其特征在于，所述第一晶体管、所述第二晶体管、所述第三晶体管、所述第四晶体管、所述第五晶体管以及所述第六晶体管均为P型晶体管。
7.根据权利要求6所述的像素驱动电路，其特征在于，所述像素驱动电路的驱动时序包括：复位阶段，对所述第一节点以及所述第二节点进行复位；
补偿阶段，抓取所述第四晶体管的阈值电压并存储在所述存储电容上；
发光阶段，像素驱动电路产生驱动电流并提供至所述发光器件，用于驱动所述发光器件的发光显示。
8.根据权利要求7所述的像素驱动电路，其特征在于，在所述复位阶段，所述第一控制信号为低电位，所述第二控制信号为低电位，所述第三控制信号为高电位，所述第四控制信号为高电位，所述接地端提供一接地信号，所述接地信号通过所述第一晶体管对所述第一节点复位，所述第一电源信号传输至所述第二节点并存储在所述存储电容上；
在所述补偿阶段，所述第一控制信号为低电位，所述第二控制信号为高电位，所述第三控制信号为高电位，所述第四控制信号为低电位，所述数据信号通过所述第五晶体管传输至所述第一节点以及所述第三节点，所述存储电容的第一端的电位由所述接地信号的电位提升至所述数据信号的电位，所述存储电容的第二端的电位根据所述存储电容的耦合作用跳变至相应电位，所述第四晶体管打开，直至所述第二节点的电位等于所述第四晶体管的栅极与所述第四晶体管的源极之间的压差时截止；
在所述发光阶段，所述第一控制信号为高电位，所述第二控制信号为低电位，所述第三控制信号为低电位，所述第四控制信号为低电位，所述第一电源信号传输至所述发光器件的阳极，所述发光器件发光。
9.根据权利要求1所述的像素驱动电路，其特征在于，所述第一控制信号、所述第二控制信号、所述第三控制信号以及第四控制信号均由外部时序器提供。
10.一种显示面板，其特征在于，包括权利要求1至9任一项所述的像素驱动电路。
像素驱动电路以及显示面板
技术领域
[0001] 本申请涉及显示技术领域，具体一种像素驱动电路以及显示面板。
背景技术
[0002] 现有技术中，像素驱动电路中的晶体管大多采用低温多晶硅薄膜晶体管或氧化物薄膜晶体管。
[0003] 由于晶化工艺的局限性，在大面积玻璃基板上制作的低温多晶硅薄膜晶体管，常常在诸如阈值电压、迁移率等电学参数上具有非均匀性。因此，会对像素驱动电路进行补偿。然而现有的像素补偿电路存在一个不足，驱动电流与电源信号相关，电源信号的压降会影响驱动电流，导致发光器件的发光不稳定，进而影响画质。
发明内容
[0004] 本申请实施例提供一种像素驱动电路以及显示面板，不仅能够补偿驱动晶体管的阈值电压变化，提高发光器件的发光均匀性，还可以减小电源信号的压降对驱动电流造成的影响，提高发光器件发光的稳定性，进而提高画质。
[0005] 第一方面，本申请提供了一种像素驱动电路，包括：第一复位模块、第二复位模块、补偿模块和发光模块；
[0006] 所述第一复位模块接入第一控制信号，所述第一复位模块用于在所述第一控制信号的控制下对所述补偿模块进行复位；
[0007] 所述第二复位模块接入第二控制信号，所述第二复位模块用于在所述第二控制信号的控制下将第一电源信号传输至所述补偿模块以复位所述补偿模块；
[0008] 所述补偿模块接入所述第一控制信号以及第三控制信号，所述补偿模块用于在所述第一控制信号的控制下写入数据信号并进行阈值电压补偿；
[0009] 所述发光模块接入第四控制信号，所述发光模块用于在所述第四控制信号的控制下发光。
[0010] 在本申请提供的像素驱动电路，所述第一复位模块包括：第一晶体管；
[0011] 所述第一晶体管的栅极电性连接于所述第一控制信号，所述第一晶体管的源极电性连接于接地端，所述第一晶体管的漏极电性连接于第一节点。
[0012] 在本申请提供的像素驱动电路，所述第二复位模块包括：第二晶体管；
[0013] 所述第二晶体管的栅极电性连接于所述第二控制信号，所述第二晶体管的源极电性连接于第一电源信号，所述第二晶体管的漏极电性连接于第二节点。
[0014] 在本申请提供的像素驱动电路，所述补偿模块包括：存储电容、第三晶体管、第四晶体管以及第五晶体管；
[0015] 所述存储电容的第一端电性连接于所述第一节点，所述存储电容的第二端电性连接于所述第二节点；
[0016] 所述第三晶体管的栅极电性连接于所述第三控制信号，所述第三晶体管的源极电性连接于第三节点，所述第三晶体管的漏极电性连接于所述第一节点；
[0017] 所述第四晶体管的栅极电性连接于所述第三节点，所述第四晶体管的漏极电性连接于所述发光模块，所述第四晶体管的源极电性连接于所述第二节点；
[0018] 所述第五晶体管的栅极电性连接于所述第一控制信号，所述第五晶体管的源极电性连接于所述数据信号，所述第五晶体管的漏极电性连接于所述第三节点。
[0019] 在本申请提供的像素驱动电路，所述发光模块包括：第六晶体管以及发光器件；
[0020] 所述第六晶体管的栅极电性连接于第四控制信号，所述第六晶体管的源极电性连接于所述第四晶体管的漏极，所述第六晶体管的漏极电性连接于所述发光器件；
[0021] 所述发光器件的阳极电性连接于所述第六晶体管的漏极，所述发光器件的阴极电性连接于第二电源信号。
[0022] 在本申请提供的像素驱动电路，所述第一晶体管、所述第二晶体管、所述第三晶体管、所述第四晶体管、所述第五晶体管以及所述第六晶体管均为P型晶体管。
[0023] 在本申请提供的像素驱动电路，所述像素驱动电路的驱动时序包括：
[0024] 复位阶段，对所述第一节点以及所述第二节点进行复位；
[0025] 补偿阶段，抓取所述第四晶体管的阈值电压并存储在所述存储电容上；
[0026] 发光阶段，像素驱动电路产生驱动电流并提供至所述发光器件，用于驱动所述发光器件的发光显示。
[0027] 在本申请提供的像素驱动电路，在所述复位阶段，所述第一控制信号为低电位，所述第二控制信号为低电位，所述第三控制信号为高电位，所述第四控制信号为高电位，所述接地端提供一接地信号，所述接地信号通过所述第一晶体管对所述第一节点复位，所述第一电源信号传输至所述第二节点并存储在所述存储电容上；
[0028] 在所述补偿阶段，所述第一控制信号为低电位，所述第二控制信号为高电位，所述第三控制信号为高电位，所述第四控制信号为低电位，所述数据信号通过所述第五晶体管传输至所述第一节点以及所述第三节点，所述存储电容的第一端的电位由所述接地信号的电位提升至所述数据信号的电位，所述存储电容的第二端的电位根据所述存储电容的耦合作用跳变至相应电位，所述第四晶体管打开，直至所述第二节点的电位等于所述第四晶体管的栅极与所述第四晶体管的源极之间的压差时截止；
[0029] 在所述发光阶段，所述第一控制信号为高电位，所述第二控制信号为低电位，所述第三控制信号为低电位，所述第四控制信号为低电位，所述第一电源信号传输至所述发光器件的阳极，所述发光器件发光。
[0030] 在本申请提供的像素驱动电路，所述第一控制信号、所述第二控制信号、所述第三控制信号以及第四控制信号均由外部时序器提供。
[0031] 第二方面，本申请提供一种显示面板，包括本申请任一实例的像素驱动电路。
[0032] 本申请提供的像素驱动电路以及显示面板，采用6T1C结构的像素驱动电路对每一像素中的驱动晶体管的阈值电压进行有效补偿，并且，发光器件的驱动电流不受第一电源信号的影响，因此，提高发光器件发光的稳定性，进而提高画质。
附图说明
[0033] 为了更清楚地说明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单介绍，显而易见地，下面描述中的附图仅仅是申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0034] 图1为本申请实施例提供的像素驱动电路的电路示意图；
[0035] 图2为本申请提供的像素驱动电路的驱动信号的时序图；
[0036] 图3为本申请提供的像素驱动电路的补偿方法的流程示意图。
具体实施方式
[0037] 下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
[0038] 本申请所有实施例中采用的晶体管可以为薄膜晶体管或场效应管或其他特性相同的器件，由于这里采用的晶体管的源极、漏极是对称的，所以其源极、漏极是可以互换的。在本申请实施例中，为区分晶体管除栅极之外的两极，将其中一极称为源极，另一极称为漏极。按附图中的形态规定开关晶体管的中间端为栅极、信号输入端为源极、输出端为漏极。
此外本申请实施例所采用的晶体管可以包括P型晶体管和/或N型晶体管两种，其中，P型晶体管在栅极为低电平时导通，在栅极为高电平时截止，N型晶体管为在栅极为高电平时导通，在栅极为低电平时截止。
[0039] 参阅图1，图1为本发明提供的像素驱动电路的结构示意图。如图1所示，该像素驱动电路，包括:第一复位模块101、第二复位模块102、补偿模块103和发光模块104，第一复位模块101、第二复位模块102以及发光模块104均与补偿模块103。
[0040] 其中，第一复位模块101接入第一控制信号X，第一复位模块101用于在第一控制信号X的控制下对补偿模块103进行复位。第二复位模块102接入第二控制信号Y，第二复位模块102用于在第二控制信号Y的控制下将第一电源信号H传输至补偿模块103以复位补偿模块103。补偿模块103接入第一控制信号X以及第三控制信号A，补偿模块103用于在第一控制信号X的控制下写入数据信号Z并进行阈值电压补偿。发光模块104接入第四控制信号Q，发光模块104用于在第四控制信号Q的控制下发光a。
[0041] 具体的，请参阅图2，图2为本发明提供的像素驱动电路的电路原理图。
[0042] 第一复位模块101包括：第一晶体管T1。第一晶体管T1的栅极电性连接于第一控制信号X，第一晶体管T1的源极电性连接于接地端，第一晶体管T1的漏极电性连接于第一节点a。
[0043] 第二复位模块102包括：第二晶体管。第二晶体管102的栅极电性连接于第二控制信号Y，第二晶体管102的源极电性连接于第一电源信号H，第二晶体管T2的漏极电性连接于第二节点b。
[0044] 补偿模块103包括：存储电容C、第三晶体管T3、第四晶体管T4以及第五晶体管T5。存储电容C的第一端电性连接于第一节点a，存储电容C的第二端电性连接于第二节点b。第三晶体管T3的栅极电性连接于第三控制信号A，第三晶体管T3的源极电性连接于第三节点c，第三晶体管T3的漏极电性连接于第一节点a。第四晶体管T4的栅极电性连接于第三节点c，第四晶体管T4的漏极电性连接于发光模块104，第四晶体管T4的源极电性连接于第二节点b，在本申请中，第四晶体管T4为驱动晶体管。第五晶体管T5的栅极电性连接于第一控制信号X，第五晶体管T5的源极电性连接于数据信号Z，第五晶体管T5的漏极电性连接于第三节点c。
[0045] 发光模块104包括：第六晶体管T6以及发光器件D。第六晶体管T6的栅极电性连接于第四控制信号Q，第六晶体管T6的源极电性连接于第四晶体管T4的漏极，第六晶体管T6的漏极电性连接于发光器件D。发光器件D的阳极电性连接于第六晶体管T6的漏极，发光器件D的阴极电性连接于第二电源信号L。
[0046] 进一步的，第一晶体管T1用于对存储电容C的第一端进行复位，第二晶体管T2用于对存储电容C的第二端进行复位，第三晶体管T3用于对第四晶体管T4的栅极进行复位，即，第三晶体管T3用于对驱动晶体管的栅极进行复位，第四晶体管T4用于产生驱动电流并将驱动电流传输至第六晶体管T6，第六晶体管T6用于将来自第四晶体管T4的驱动电流传输至发光器件D，使发光器件D发光。
[0047] 在一些实施例中，第一晶体管T1、第二晶体管T2、第三晶体管T3、第四晶体管T4、第五晶体管T5以及第六晶体管T6均为P型晶体管。本申请实施例提供的像素驱动电路中的晶体管为同一种类型的晶体管，从而避免不同类型的晶体管之间的差异性对像素驱动电路造成的影响。
[0048] 请参阅图3，图3为本发明提供的像素驱动电路的驱动信号的时序图。该像素驱动电路的驱动时序包括：
[0049] 复位阶段t1，对第一节点a以及第二节点b进行复位。
[0050] 补偿阶段t2，抓取第四晶体管T4的阈值电压并存储在存储电容C上。
[0051] 发光阶段t3，像素驱动电路产生驱动电流并提供至发光器件D，用于驱动发光器件D的发光显示。
[0052] 需要说明的是，在一些实施例中，第一控制信号X、第二控制信号Y、第三控制信号A以及第四控制信号Q均由外部时序器提供。
[0053] 其中，在复位阶段t1，第一控制信号X为低电位，第二控制信号Y为低电位，第三控制信号A为高电位，第四控制信号Q为高电位，第一晶体管T1导通，第二晶体管T2导通，第五晶体管T5导通，接地端R提供一接地信号Vr，接地信号Vr通过第一晶体管T1对第一节点a复位，第一电源信号H通过第二晶体管T2传输至第二节点b并存储在存储电容C上，此时第二节点b的电位为第一电源信号H的电位Vh。
[0054] 在补偿阶段t2，第一控制信号X为低电位，第二控制信号Y为高电位，第三控制信号A为高电位，第四控制信号Q为低电位，第二晶体管T2导通，第三晶体管T3导通，第六晶体管T6导通，数据信号Z通过第五晶体管T5传输至第一节点a以及第三节点c，存储电容C的第一端的电位由接地信号Vr的电位提升至数据信号Z的电位Vz，存储电容C的第二端的电位根据存储电容C的耦合作用跳变至相应电位，第四晶体管T4打开，直至第二节点b的电位等于第四晶体管T4的栅极与第四晶体管T4的源极之间的压差时截止，即第四晶体管T4的源极的电位等于Vz+|Vth|。
[0055] 在发光阶段t3，第一控制信号X为高电位，第二控制信号Y为低电位，第三控制信号A为低电位，第四控制信号Q为低电位，第二晶体管T2导通，第三晶体管T3导通，第四晶体管T4导通，第六晶体管T6导通，由于存储电容C的耦合作用，第一节点a的电位为Vh-Vz-|Vth|，即第四晶体管T4的栅极电位为Vh-Vz-|Vth|，第一电源信号H通过第二晶体管T2传输至第二节点b，即第四晶体管T4的源极电位为第一电源信号H的电位Vh。此时，将对应于第四晶体管T4的栅源电压的驱动电流Id供应到发光器件D，导致发光器件D发光，第四晶体管T4产生的驱动电流Id由以下方程表示：
[0056] Id＝k(Vgs-Vth)2＝k[Vh-(Vh-Vz-|Vth|)-|Vth|]2＝k·Vz2。
[0057] 在这个方程中，Id表示流经发光器件D的电流，Vgs表示第四晶体管T4的栅源电压，Vth表示第四晶体管T4的阈值电压，Vz表示数据信号Z的电位，k表示常数。由上式分析可知：该像素补偿电路的驱动电流Id将与Vth和Vh无关。因此，提高发光器件发光的稳定性，进而提高画质。
[0058] 本申请提供的像素驱动电路以及显示面板，采用6T1C结构的像素驱动电路对每一像素中的驱动晶体管的阈值电压进行有效补偿，并且，发光器件的驱动电流不受第一电源信号的影响，因此，提高发光器件发光的稳定性，进而提高画质。
[0059] 以上仅为本申请的实施例，并非因此限制本申请的专利范围，凡是利用本申请说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本申请的专利保护范围内。
