电子设备

摘要

本发明涉及电子设备。该电子设备包括：配线基板；以及在配线基板的像素区域中呈矩阵布置的多个单元；其中，多个单元中的每一个包括多个驱动器和两个或更多个像素，多个驱动器中的一个或多个被分配给每一个像素行或每多个像素行。

权利要求

1.一种电子设备，包括：

配线基板；以及

在所述配线基板的像素区域中呈矩阵布置的多个单元；

其中，所述多个单元中的每一个包括多个驱动器和两个或更多个像素，所述多个驱动器中的一个或多个被分配给每一个像素行或每多个像素行。

2.根据权利要求1所述的电子设备，其中，

所述配线基板包括沿行方向延伸的多条选择线和沿列方向延伸的多条信号线，像素电路中的每一个基于待通过所述选择线输入的选择信号对待通过所述信号线输入的数据信号执行采样，并且所述驱动器中的每一个基于移位信号和时钟信号将所述选择信号输出至所述选择线，以控制所述像素电路中的所述数据信号的采样的定时并且与所述选择信号的输出定时同步地将所述移位信号输出至后面的驱动器。

3.根据权利要求2所述的电子设备，其中，所述配线基板包括电耦接至所述驱动器并且在所述配线基板的背面上暴露的多个电极焊盘，为所述驱动器中的每一个提供所述电极焊盘中的一个或多个，且所述时钟信号通过所述电极焊盘中的一个或多个从外部输入。

4.根据权利要求3所述的电子设备，其中，所述信号线中的一条或多条被分配给每个像素列；所述选择线中的一条被分配给每个像素行，并且所述驱动器中的一个被分配给所述每个像素行。

5.根据权利要求3所述的电子设备，其中

所述信号线中的一条或多条被分配给所述每多个像素列，当像素行被分成像素行数量等于一个像素行中共享一个或多个信号线的像素的数量的多个组时，数量等于在一个像素行中共享两条或两条以上的信号线的单元的数量的平方的选择线被分配给每个组，分配给每个所述组的所述选择线中的一条被分配给在每个像素行中分配有共享的两条或两条以上所述信号线的所述像素中的每一个，并且多个所述驱动器中的一个或数量等于包含在每个所述组的所述像素行的数量的所述多个驱动器被分配给每个所述组。

6.根据权利要求1所述的电子设备，其中，两个或多个像素中的每一个包括光学元件和像素电路，所述光学元件发射光或接收光，并且所述像素电路控制所述光学元件的光发射和光接收。

7.根据权利要求1所述的电子设备，还包括：

支撑多个安装基板的支撑基板；以及

控制多个所述安装基板的控制基板，其中，多个所述安装基板铺设在所述支撑基板上，所述配线基板中的每一个包括电耦接至所述驱动器并且在所述配线基板的背面上暴露的多个电极焊盘，为所述驱动器中的每一个提供所述电极焊盘中的一个或多个，并且所述支撑基板和所述控制基板中的一者或两者通过所述电极焊盘电耦接至所述配线基板。

说明书

电子设备

[0001] 本申请是国际申请日2015年3月17日、国际申请号为PCT/JP2015/057849的国际申请于2016年9月22日进入国家阶段的申请号为201580015723.1、发明名称为“安装基板和电子设备”的发明申请的分案申请，其全部内容结合于此作为参考。

技术领域

[0002] 本技术涉及包括位于配线基板上的驱动器的安装基板和包括该安装基板的电子设备。

背景技术

[0003] COG(玻璃上芯片)和COF(膜上芯片)作为安装选择显示像素的驱动器的技术是已知的(例如，参考专利文献1和2)。

[0004] 引用列表

[0005] 专利文献

[0006] 专利文献1：日本未经审查的专利申请公开No.2007-188079

[0007] 专利文献2：日本未经审查的专利申请公开No.2012-42567

发明内容

[0008] 本发明涉及电子设备。该电子设备包括：配线基板；以及在配线基板的像素区域中呈矩阵布置的多个单元；其中，多个单元中的每一个包括多个驱动器和两个或更多个像素，多个驱动器中的一个或多个被分配给每一个像素行或每多个像素行。

[0009] 当使用COG时，必需提供空间用于在安装基板的顶面端部上安装FPC的连接端子。当使用COF时，必需提供空间用于在安装基板的顶面端部上安装驱动器。这意味着在任一种技术中，在安装基板的顶面端部上空间是必需的。因此，必需提供其中不允许布置显示像素的框架区域。然而，提供此框架区域导致以下问题：当铺设多个安装基板时，在所显示图像中接缝(seam)清晰可见。

[0010] 注意，此问题不仅可能在显示单元的领域中发生，而且可能在照明单元和光接收器的领域中发生。

[0011] 因此，希望提供当铺设多个基板时使得接缝较不显眼的安装基板以及包括该安装基板的电子设备。

[0012] 根据本技术的实施例的安装基板包括：配线基板；在配线基板的像素区域中以矩阵状配置的多个像素；以及布置在像素区域中并以两个或两个以上像素为单位选择多个像素的多个驱动器。像素中的每个包括光学元件和像素电路。光学元件发射或接收光。像素电路控制光学元件的光发射或光接收。多个驱动器中的一个或多个被分配给每个像素行或每多个像素行。

[0013] 根据本技术的实施例的电子设备包括上述一个或多个安装基板以及控制该一个或多个安装基板的控制电路。

[0014] 在根据本技术的实施例的安装基板和电子设备中，多个驱动器布置在像素区域中，并且驱动器中的一个或多个分配给每个像素行或每多个像素行。因此，不必在安装基板的顶面端部上提供多个驱动器，并且不必在安装基板的顶面端部上提供包括多个驱动器的FPC的连接端子。

[0015] 按照根据本技术的实施例的安装基板和电子设备，多个驱动器布置在像素区域中，并且驱动器中的一个或多个分配给每个像素行或每多个像素行，这使得当铺设多个安装基板时接缝较不明显。

附图说明

[0016] [图1]是示出根据本技术的第一实施例的显示单元的示意配置的示例的示图。

[0017] [图2]是示出图1中显示单元的透视配置的示例的示图。

[0018] [图3]是示出图2中安装基板的透视配置的示例的示图。

[0019] [图4]是示出图3中单元基板的透视配置的示例的示图。

[0020] [图5]是示出图4中单元中的电路的示意配置的示例的示图。

[0021] [图6]是示出图4中单元中的电路的具体配置的示例的示图。

[0022] [图7]是示出图6中发光元件的平面配置的示例的示图。

[0023] [图8]是示出图6中驱动IC的平面配置的示例的示图。

[0024] [图9]是示出图4中单元的剖面配置的示例的示图。

[0025] [图10]是示出制造图9中单元的方法的示例的示图。

[0026] [图11]是示出图10之后的过程的示例的示图。

[0027] [图12]是示出图11之后的过程的示例的示图。

[0028] [图13]是示出图12之后的过程的示例的示图。

[0029] [图14]是示出图13之后的过程的示例的示图。

[0030] [图15]是示出图4中单元中的电路的示意配置的变形例的示图。

[0031] [图16]是示出图15中电路的变形例的示图。

[0032] [图17]是示出根据本技术的第二实施例的照明单元的透视配置的示例的示图。

[0033] [图18]是示出图17中照明单元的透视配置的示例的示图。

[0034] [图19]是示出根据本技术的第三实施例的光接收器的透视配置的示例的示图。

[0035] [图20]示出图19中光接收面板的透视配置的示例的示图。

[0036] [图21]是示出图1中显示面板的透视配置的变形例的示图。

[0037] [图22]是示出图18中照明面板的透视配置的变形例的示图。

[0038] [图23]是示出图20中光接收面板的透视配置的变形例的示图。

具体实施方式

[0039] 在下文中，将参考附图详述本公开的一些实施例。应注意描述按以下顺序给出。

[0040] 1.第一实施例(显示单元)

[0041] 2.变形例(显示单元)

[0042] 3.第二实施例(照明单元)

[0043] 4.第三实施例(光接收器)

[0044] 5.相应实施例的共同变形例

[0045] (1.第一实施例)

[0046] [配置]

[0047] 图1示出根据本技术的第一实施例的显示单元1的透视配置的示例。显示单元1是使用LED作为显示像素的所谓LED显示器。显示单元1可包括例如显示面板模块10和控制显示面板模块10(更具体地，后面描述的多个单元12E)的控制器20，如图1所示。显示面板10可包括例如显示面板12和设置在显示面板12周围的电路(诸如源极驱动器13和栅极驱动器14)。单元12E中的每个对应于本技术的“安装基板”的具体示例。控制器20对应于本技术的“控制电路”的具体示例。

[0048] (显示面板12)

[0049] 显示面板12包括在显示面板12的整个像素区域12a中以矩阵状配置的多个像素11。像素11对应于本技术的“像素”的具体示例。像素区域12a对应于其中在显示面板1上显示图像的区域(显示区域)。控制器20通过有源矩阵驱动来驱动相应像素11，这使得显示面板12基于图像信号Vsig1至VsigN在显示区域中显示图像。图像信号Vsig1至VsigN是相位展开的图像信号。

[0050] 显示面板12包括多条栅极线Gate和多条数据线Sig。栅极线Gate沿行方向延伸并且数据线Sig沿列方向延伸。数据线Sig对应于本技术的“信号线”的具体示例。栅极线Gate对应于本技术的“选择线”的具体示例。像素11中的一个设置在数据线Sig和栅极线Gate之间交叉点中的对应一个。数据线Sig中的每条耦接到源极驱动器13的输出端子。栅极线Gate中的每条耦接到栅极驱动器14的输出端子。

[0051] 图2示出显示单元12的透视配置的示例。显示面板12是通过堆叠安装基板12A和对置基板12B来配置的面板。对置基板12B的表面用作图像显示表面，并在其中心部分中具有显示区域。例如，对置基板12B可以以其间的预定间隙布置在面向安装基板12A的位置。此外，对置基板12B可与安装基板12A的顶面接触。对置基板12B可具有例如允许可见光穿过其的透光基板，诸如玻璃基板、透明树脂基板和透明树脂膜。

[0052] (安装基板12A)

[0053] 图3示出安装基板12A的透视配置的示例。例如，安装基板12A可由如图3所示被铺设的多个单元基板12C配置。图4示出单元基板12C的透视配置的示例。单元基板12C中的每个可包括例如被铺设的多个单元12E和支撑单元12E的支撑基板12D。单元基板12C中的每个可进一步包括控制基板(未示出)。控制基板可通过后面描述的电极焊盘34电耦接至单元12E。支撑基板12D可由例如但不限于金属框架或配线基板配置。在其中支撑基板12D由配线基板配置的情况下，支撑基板12D也可以用作控制基板。在此场合下，支撑基板12D和控制基板中的一个或两个通过电极焊盘34电耦接至单元12E(或后面描述的配线基板30)。支撑基板12D对应于本技术的“支撑基板”的具体示例。前述配线基板对应于本技术的“配线基板”的具体示例。电极焊盘34对应于本技术的“电极焊盘”的具体示例。

[0054] (单元12E的电路配置)

[0055] 图5示出单元12E中电路的示意配置。图5示出多条数据线Sig和多条栅极线Gate(它们为主配线)、多个像素11以及多个栅极驱动器IC 14A。栅极驱动器IC 14A对应于本技术的“驱动器”的具体示例。注意，栅极驱动器IC 14A在后面描述。图6示出单元12E中电路的具体配置的示例。

[0056] 在前述像素区域12a中，单元12E包括多条数据线Sig和多条栅极线Gate。数据线Sig沿列方向延伸并且栅极线Gate沿行方向延伸。数据线Sig和栅极线Gate例如可由铜制成。单元12E可进一步包括在前述像素区域12a中以矩阵状配置的多个像素11。像素11中的每个包括发光元件15和控制发光元件15发光的驱动IC 16。发光元件15对应于本技术的“光学元件”或“发光元件”的具体示例。驱动IC 16对应于本技术的“像素电路”的具体示例。

[0057] 在像素区域12a中，单元12E可进一步包括例如多条锯齿波电压线Saw、多条电源线VDD1和VDD2、多条参考电压线Ref1和Ref2，以及多条接地线GND。锯齿波电压线Saw可沿例如预定方向延伸(更具体地，行方向)。电源线VDD1、电源线VDD2、参考电压线Ref1、参考电压线Ref2和接地线GND可沿例如预定方向延伸(更具体地，列方向)。可以根据驱动模式省略锯齿波电压线Saw、电源线VDD1和VDD2、参考电压线Ref1和Ref2，以及接地线GND中的一者或多者。锯齿波电压线Saw、电源线VDD1和VDD2、参考电压线Ref1和Ref2，以及接地线GND可由例如铜制成。如本文中所使用的，数据线Sig、电源线线VDD1、电源线VDD2、参考电压线Ref1、参考电压线Ref2和接地线GND共同称为列配线。此外，如本文所用，栅极线Gate和锯齿波电压线Saw共同称为行配线。

[0058] 数据线Sig中的每条是由源极驱动器13将对应于图像信号的信号输入到的配线。对应于图像信号的信号可以是例如用于控制发光元件15的发光强度的信号。多条数据线Sig可由例如与发光元件15的发光颜色的数量对应的种类数量的配线配置。在其中发光元件15具有三种发光颜色的情况下，多条数据线Sig可包括例如多条数据线SigR、多条数据线SigG和多条数据线SigB。数据线SigR中的每条是由源极驱动器13将对应于红色图像信号的信号输入到的配线。数据线SigG中的每条是由源极驱动器13将对应于绿色图像信号的信号输入到的配线。数据线SigB中的每条是由源极驱动器13将对应于蓝色图像信号的信号输入到的配线。在此场合下，图像信号Vsig1至VsigN可包括例如红色图像信号、绿色图像信号和蓝色图像信号。

[0059] 发光元件15的发光颜色的数量不限于三种，并且可以是四种或更多种。在其中多条数据线Sig包括多条数据线SigR、多条数据线SigG和多条数据线SigB的情况下，例如，由一条数据线SigR、一条数据线SigG和一条数据线SigB配置的一组数据线Sig可分配给每个像素列。也就是说，例如，多条数据线Sig中的三条可分配给每个像素列。

[0060] 栅极线Gate中的每条是由栅极驱动器14将用于选择发光元件15的信号输入到的配线。用于选择发光元件15的信号可以是例如开始将输入到数据线Sig的信号采样，并允许采样信号输入到发光元件15，由此开始发光元件15发光的信号。例如，多条栅极线Gate中的一条可分配给每个像素行。

[0061] 锯齿波电压线Saw中的每条是由控制器20将具有锯齿波形的信号输入到的配线。具有锯齿波形的信号与采样信号比较。例如，采样信号仅在其中具有锯齿波形的信号的峰值高于采样信号峰值的时期中输入到发光元件15。例如，锯齿波电压线Saw中的一条可分配给每两个像素行。

[0062] 电源线VDD2中的每条是由控制器20使将要供应到发光元件15的驱动电流输入到的配线。例如，电源线VDD2中的一条可分配给每两个像素列。电源线VDD1、参考电压线Ref1、参考电压线Ref2和接地线GND中的每条是由控制器20将固定电压输入到的配线。接地电位输入到接地线GND中的每条。例如，电源线VDD1中的一条可分配给每两个像素列。例如，参考电压线Ref1中的一条可分配给每两个像素列。例如，参考电压线Ref2中的一条可分配给每两个像素列。例如，接地线GND中的一条可分配给每两个像素列。

[0063] 图7示出发光元件15的平面配置的示例。图7中正方形中的符号指示与该符号相邻的端子电耦接至与后面描述的图8中相同的符号相邻的端子。发光元件15是发射多种颜色的光的类芯片部件。在其中发光元件15发射的颜色的数量为三个的情况下，发光元件15可包括例如发射红光的发光元件15R、发射绿光的发光元件15G和发射蓝光的发光元件15B。例如，可用由树脂或任何其它材料制成的保护罩15i覆盖发光元件15R、15G和15B。

[0064] 例如，发光元件15R、15G和15B中的每个可以是LED芯片。在本文中，例如，前述LED芯片具有微米级芯片尺寸，并可具有几十平方微米的面积。LED芯片可包括例如半导体层和布置在共同表面(同一表面)上的两个电极，该半导体层布置在该共同表面。半导体层可具有堆叠配置，其中有源层介于不同导电类型的半导体层之间。发光元件15R、15G和15B可以是彼此分离的芯片，或可形成共同的单个芯片。

[0065] 发光元件15可包括例如六个电极焊盘15a至15f。在发光元件15G中，电极中的一个通过电极焊盘15a和配线17电耦接至驱动IC 16的电极焊盘16m(参考图5和图6)，并且其它电极通过电极焊盘15b和配线17电耦接至接地线GND。在发光元件15R中，电极中的一个通过电极焊盘15c和配线17电耦接至驱动IC 16的电极焊盘16o，并且其它电极通过电极焊盘15d和配线17电耦接至接地线GND。在发光元件15B中，电极中的一个通过电极焊盘15e和配线17电耦接至驱动IC 16的电极焊盘16p，并且其它电极通过电极焊盘15f和配线17电耦接至接地线GND。

[0066] 配线17可以是例如将像素11电耦接至数据线Sig、栅极线Gate、电源线VDD1、电源线VDD2、参考电压线Ref1、参考电压线Ref2、锯齿波电压线Saw和接地线GND中的一条的配线。配线17也可以是例如在像素11中将发光元件15耦接至驱动IC 16的配线。配线17可通过例如喷镀或镀覆形成。多条配线17中的一些将像素11直接耦接至前述各条行配线或前述各条列配线中的任一条。多条配线17中的其它配线17中的每条由分立地形成的多条局部配线组成。在由多条局部配线组成的配线17中的每条中，局部电极可通过在配线基板30的顶面(例如，后面描述的配线层32E)上形成的一条或多条中继配线耦接。中继配线可由例如铜制成。

[0067] 图8示出驱动IC 16的平面配置的示例。图8中正方形中的配线名称表示电耦接至与该配线名称相邻的端子的配线的名称。驱动IC 16控制发光元件15的发光。驱动IC 16可包括14个电极焊盘16a、16b、16c、16d、16e、16f、16g、16h、16i、16k、16m、16n、16o和16p。

[0068] 电极焊盘16a、16b和16c分别通过配线17电耦接至数据线SigG、SigR和SigB。电极焊盘16d和16e分别通过配线17电耦接至电源线VDD1和VDD2。电极焊盘16f和16g分别通过配线17电耦接至参考电位线Ref1和Ref2。电极焊盘16h通过配线17电耦接至接地线GND。电极焊盘16i通过配线17电耦接至栅极线Gate。电极焊盘16k通过配线17电耦接至锯齿波电压线Saw。电极焊盘16m、16o和16n通过配线17电耦接至发光元件15的电极焊盘15a、15c和15e。电极焊盘16p不耦接至配线17。

[0069] 接下来，参考图1、图5和图6给出对源极驱动器13、栅极驱动器14和栅极驱动器IC 14A的描述。

[0070] (源极驱动器13)

[0071] 源极驱动器13向相应的像素11供应从控制器20输入的模拟图像信号Vsig1至VsigN作为用于一条水平线的信号电压。更具体地，源极驱动器13通过数据线Sig向由栅极驱动器14选择的配置一条水平线的相应的像素11供应用于一条水平线的模拟图像信号Vsig1至VsigN。

[0072] (栅极驱动器14)

[0073] 栅极驱动器14响应于从控制器20输入定时脉冲TP选择像素11作为驱动目标。定时脉冲TP可包括例如移位信号和时钟信号。更具体地，通过经由栅极线Gate施加选择信号至驱动IC 16，栅极驱动器14选择以矩阵状配置的多个像素中的一行像素11作为驱动目标。此后，这些所选择像素11基于从源极驱动器13供应的信号电压执行一条水平线的显示。因此，栅极驱动器14以时分方式以一条水平线为单位执行线序扫描(line-sequential scanning)，以使得显示面板12在整个像素区域12a上执行显示。

[0074] (栅极驱动器IC 14A)

[0075] 栅极驱动器14由多个栅极驱动器IC 14A配置。多个栅极驱动器IC 14A中的一个分配给每多个像素行。例如，栅极驱动器IC 14A中的一个分配给每两个像素行，如图5和图6所示。因此，两条栅极线Gate耦接至栅极驱动器IC 14A中的每个。

[0076] 栅极驱动器IC 14A中的每个基于移位信号和时钟信号输出选择信号至栅极线Gate，以控制在驱动IC 16中采样数据信号的定时(即，发光开始定时)。在此场合下，驱动IC 16中的每个基于通过栅极线Gate输入的选择信号执行对通过数据线Sig输入的数据信号的采样。当选择信号输出到栅极线Gate中的第二条时，栅极驱动器IC 14A中的每个输出与选择信号的输出定时同步的移位信号至后面的栅极驱动器IC 14A。当栅极驱动器IC 14A中的每个输出选择信号至栅极线Gate中的第一条时，栅极驱动器IC 14A连续输出选择信号至栅极线Gate中的第二条。因此，在此场合下，栅极驱动器IC 14A中的每个不输出移位信号。

[0077] 移位信号和时钟信号从控制器20输出至被分配给第一像素行和第二像素行的栅极驱动器IC 14A(即，第一栅极驱动器IC 14A)。也就是说，控制器20直接输出移位信号和时钟信号至第一栅极驱动器IC 14A。在控制器20和栅极驱动器IC 14之间的信号交换通过移位线SFT和时钟线CLK执行。

[0078] 相反，移位信号和时钟信号从第二栅极驱动器IC 14A和后面的栅极驱动器IC 14A的相应先前栅极驱动器IC 14A输入至第二栅极驱动器IC 14A和后面的栅极驱动器IC 14A。也就是说，第二栅极驱动器IC 14A和后面的栅极驱动器IC 14A中的每个输出移位信号和时钟信号至后面的栅极驱动器IC 14A。注意，时钟信号可直接地并且不通过其它栅极驱动器IC 14A输出至栅极驱动器IC 14A中的每个。也就是说，控制器20可直接输出时钟信号至栅极驱动器IC 14A中的每个。在栅极驱动器IC 14A和后面的栅极驱动器IC 14A之间的信号交换通过前述配线17执行。

[0079] 栅极驱动器IC 14A中的每个具有用于栅极驱动器14中两个像素行的功能。因此，栅极驱动器IC 14A中的每个的芯片尺寸相比通常用作栅极驱动器14的IC的芯片尺寸为极小的，并且充分小于像素11的间距。因此，栅极驱动器IC 14A中的每个相邻于像素11布置，而没有在像素区域12a中像素11的扰乱的排列。例如，栅极驱动器IC 14A中的每个的厚度可以约等于或小于发光元件15和驱动IC 16的厚度。例如，栅极驱动器IC 14A中的每个的厚度可为20μm或更小。

[0080] (单元12E的配置)

[0081] 图9示出单元12E的剖面配置的示例。图9示出单元12E的一部分的剖面配置的示例。在该部分中，形成发光元件15、驱动IC 16、数据线Sig和时钟线CLK。

[0082] 单元12E可包括例如配线基板30、精细L/S层40和多个像素11。精细L/S层40被形成为与配线基板30的顶面接触，并且像素11以矩阵状配置在精细L/S层40的顶面上。配线基板30具有相对于配线基板12D的中间基板的作用。

[0083] 单元12E可进一步包括例如嵌入层44、遮光层45和绝缘层50。包括像素11的表面被嵌入层44覆盖。遮光层45被形成为与嵌入层44接触。绝缘层50被形成为配线基板30的背面接触。嵌入层44由允许可见光穿过其的透光材料形成。遮光层45包括可见光吸收材料。绝缘层50可由紫外可固化树脂或热固性树脂形成。

[0084] 遮光层45在面向发光元件15中的每个的位置处具有开口45A。从发光元件15中的每个发射的光通过开口45A中的每个输出到外部。绝缘层50在面向用作单元12E外部连接端子的电极焊盘34A中的每个的位置具有开口50A。因此，电极焊盘34中的每个通过开口50A暴露在单元12E的背面(配线基板30)上。电极焊盘34和配线基板12D可通过例如设置在开口50A中的金属凸点或焊点彼此电耦接。

[0085] (配线基板30)

[0086] 配线基板30是利用通孔结合的多层基板。配线基板30包括在配线基板30的背面上用作外部连接端子的多个电极焊盘34。可为栅极驱动器IC 14A中的至少每个提供多个电极焊盘34中的一个或多个，并且可为栅极驱动器IC 14A、数据线Sig、电源线VDD1、参考电压线Ref1、参考电压线Ref2和锯齿波电压线Saw中的每个提供电极焊盘34中的一个或多个。

[0087] 配线基板30将途经精细L/S层40中的多条配线17电耦接至多个电极焊盘34。配线基板30包括多条贯穿的配线17，其将多条配线17电耦接至多个电极焊盘34。贯穿的配线17中的每一条是在厚度方向上穿透配线基板30的配线。贯穿的配线17中的一些均包括数据线Sig和多个通孔。数据线Sig在配线基板30中沿列方向延伸。该多个通孔在配线基板30中穿透层中的一个或多个。贯穿的配线17中的一些均包括时钟线CLK和多个通孔。时钟线CLK在配线基板30中在列方向上延伸。该多个通孔在配线基板30中穿透层中的一个或多个。

[0088] 贯穿的配线17中的一些均包括电源线VDD1和多个通孔。电源线VDD1在配线基板30中沿列方向延伸。该多个通孔在配线基板30中穿透层中的一个或多个。贯穿的配线17中的一些均包括参考电压线Ref1和多个通孔。参考电压线Ref1在配线基板30中沿列方向延伸。该多个通孔在配线基板30中穿透层中的一个或多个。贯穿的配线17中的一些均包括参考电压线Ref2和多个通孔。参考电压线Ref2在配线基板30中沿列方向延伸。该多个通孔在配线基板30中穿透层中的一个或多个。贯穿的配线17中的一些均包括锯齿波电压线Saw和多个通孔。锯齿波电压线Saw在配线基板30中沿列方向延伸。该多个通孔在配线基板30中穿透层中的一个或多个。

[0089] 偶然地，如上所述，例如，多个像素11沿行方向和列方向等间隔排列，如图5所示。在此场合下，像素11的间距可优选地不仅在单元12E中的每个中相等，而且在两个相邻单元
12E中相等。在单元12E中的每个中，在单元12E背面上设置多个电极焊盘34作为单元12E中的每个的外部连接端子。这使得可以省略或最小化不可用于像素11排列的框架区，例如，在其中外部连接端子设置在安装表面的顶面的外边缘上的情况下。因此，在其中此框架区从单元12E中的每个中被省略的情况下，或在其中此框架区在单元12E中的每个中被最小化的情况下，即使在两个相邻单元12E中，像素11的间距仍可以是相等的。

[0090] 配线基板30可以是例如包括核心基板31、叠积层32和叠积层33的叠积基板。叠积层32被形成为与核心基板31的顶面接触。叠积层33被形成为与核心基板31的背面接触。

[0091] 核心基板31确保单元12E的刚性，并可以是例如玻璃环氧树脂基板。叠积层32包括一个或多个配线层。叠积层32可以从核心基板31的顶面按以下顺序包括例如配线层32A、绝缘层32B、配线层32C、绝缘层32D和配线层32E，如图9所示。叠积层33包括一个或多个配线层。叠积层33可以从核心基板31的背面按以下顺序包括例如配线层33A、绝缘层33B、配线层33C、绝缘层33D和绝缘层33E，如图9所示。配线层32A、32C、32E、33A、33C和33E可由例如铜制成。绝缘层32B、32D、33B和33D可由紫外可固化树脂或热固性树脂制成。

[0092] 数据线Sig中的每条可在例如配线层32C中形成。例如，栅极线Gate中的每条在与数据线Sig不同的层中形成，并可在配线层32E中形成，配线层32E是在配线基板30的顶面上的配线层。时钟线CLK和移位线SFT中的每条可在与栅极线Gate相同的层中形成，并可在配线层32E中形成。电极焊盘34中的每个在叠积层33中形成，并可例如在与配线层33E相同的层中形成。前述中继配线可在例如配线层32E中形成。

[0093] (精细L/S层40)

[0094] 精细L/S层40包括配线层42和绝缘层41。绝缘层41设置在配线层42(配线17中的每条)和配线基板30的顶面之间。绝缘层41与配线层42(配线17中的每条)和配线基板30的顶面接触。例如，绝缘层41可在面向栅极线Gate、时钟线CLK和移位线STF中的每条的顶面的位置具有开口41A。例如，栅极线Gate、时钟线CLK和移位线STF中的每条的一部分可在开口41A的底部表面上暴露。绝缘层41可由例如VPA制成。VPA通常用作抗蚀剂。例如，由新日铁化学有限公司(Nippon Steel Chemical Co.,Ltd)制造的VPA已引入市场。在其中绝缘层41由VPA制成的情况下，例如，VPA的选择性曝光和显影可使得可以在VPA中形成开口。

[0095] 配线层42(配线17中的每条)可包括例如籽晶层42A和镀层42B。籽晶层42A与配线基板30的顶面接触，该顶面包括开口41A的底部表面和侧面。镀层42B与籽晶层42A的顶面接触。在制造过程中通过镀覆形成镀层42B时，籽晶层42A用作镀覆生长表面。例如，籽晶层42A与开口41A的底部表面接触，并可电耦接至栅极线Gate、时钟线CLK和移位线STF。籽晶层42A可例如由铜制成。镀层42B在制造过程中通过镀覆过程使用籽晶层42作为镀覆生长表面而形成。注意配线层42(配线17中的每条)可以是例如通过喷镀形成的层。

[0096] 如上所述，配线层42(配线16中的每条)被形成为与绝缘层41的顶面接触。相反，像素11的电极被形成为与籽晶层42A的顶面接触。因此，发光元件15和驱动IC 16在同一表面(籽晶层42A的顶面)上形成。确切地说，发光元件15和驱动IC 16在与其中形成配线层42(配线16中的每条)的表面(绝缘层41的顶面)不同的表面上形成。然而，按照像素11的安装，包括绝缘层41的顶面和籽晶层42A的顶面的表面用作安装表面41S。因此，配线层42(配线16中的每条)在用于像素11的安装表面41S上形成，并在与像素11大体上共同的表面中形成。

[0097] 配线层42(配线17中的每条)可通过镀覆结合到例如栅极驱动器IC 14A和在开口41A中暴露的构件(例如，栅极线Gate、时钟线CLK和移位线STF)。当配线层42(配线17中的每条)通过镀覆形成时，在配线层42(配线17中的每条)与栅极驱动器IC 14A和在开口41A中暴露的前述构件之间的结合可在形成配线层42(配线17中的每条)的过程中一起执行。配线层
42(配线17中的每条)可通过镀覆结合到例如像素11(发光元件15和驱动IC 16)。当配线层
42(配线17中的每条)通过镀覆形成时，在配线层42(配线17中的每条)和像素11之间的结合可在形成配线层42(配线17中的每条)的过程中一起执行。

[0098] 精细L/S层40的L/S(线和空间)小于配线基板30的L/S。L/S指示平面中的最窄配线间距。精细L/S层40的L/S小于多条信号线Sig、多条栅极线Gate、多条电压线VDD1、多条参考电压线Ref1、多条参考电压线Ref2和锯齿波电压线Saw的L/S。精细L/S层40的L/S可为例如约25μm。相反，配线基板30的L/S可为例如约75μm。

[0099] [制造方法]

[0100] 接下来，参考图10至图14给出制造单元12E的方法的示例的描述。图10至图14以处理顺序示出制造单元12E的工艺。

[0101] 首先，准备配线基板30。接下来，在配线基板30的顶面上形成绝缘层41，并且此后，通过预定方法在绝缘层41中形成开口41A(参见图10)。随后，在配线基板30的顶面上形成籽晶层42A，该顶面包括开口41A的底面和侧面(参见图11)。

[0102] 接下来，暂时固定发光元件15、驱动IC 16和栅极驱动器IC 14A的固定层43A(在下文中称为“发光元件15和其它部件”)通过过程诸如用绝缘胶涂覆整个表面而形成(参考图12)。粘合剂的层通常为硅基粘合剂，并且丙烯酸粘合剂可代替胶形成为固定层43A。随后，发光元件15和其它部件暂时被固定层43A固定(参见图12)。在此场合下，发光元件15和其它部件的电极焊盘足够靠近地布置以可连接到金属体(镀层42B)，该金属体将要在后面描述的镀覆过程中生长。

[0103] 接下来，除暂时固定发光元件15和其它部件的部分(在发光元件15和其它部件的底部表面上存在的部分)之外的固定层43A被移除。结果，固定层43A仅保留在发光元件15和其它部件的底部表面上(参见图13)。在图13中，剩余的固定层43A示为固定层43。在移除固定层43A中，可以执行例如干法蚀刻或有机溶剂浸泡。注意，绝缘胶可仅预先施加到其中将要暂时固定发光元件15和其它部件的位置。

[0104] 此后，通过使用籽晶层42A作为镀覆生长表面以在籽晶层42A的顶面上形成镀覆层42B，来执行镀覆过程(参见图14)。因此，配线层42(配线17中的每条)形成。在此场合下，在配线层42(配线17中的每条)与发光元件15和其它部件之间的结合在形成配线层42(配线17中的每条)的过程中一起执行。此外，在配线层42(配线17中的每条)和在开口41A中暴露的前述构件之间的结合可在形成配线层42(配线17中的每条)的过程中一起执行。之后，发光元件15和其它部件嵌入在嵌入层43中，并且此后遮光层45形成(参考图9)。因此，制造了单元12E。

[0105] [作用和效果]

[0106] 接下来，给出对显示单元1的作用和效果的描述。在本实施例中，多个栅极驱动器IC 14A布置在像素区域12a中，并且栅极驱动器IC 14A中的一个被分配给每多个像素行。因此，不必在单元12E的顶面端部上提供多个栅极驱动器IC 14A，并且不必在单元12E的顶面端部上提供包括多个栅极驱动器IC 14A的PFC的连接端子。结果，可以使得当铺设多个单元基板12C时所显示图像中的接缝较不明显。

[0107] (2.变形例)

[0108] [变形例1]

[0109] 在前述实施例中，一组数据线Sig被分配给每个像素列。也就是说，多条数据线Sig中的三条被分配给每个像素列。可替换地，可根据驱动模式用单条数据线Sig代替前述数据线Sig的组。

[0110] [变形例2]

[0111] 在前述实施例中，多个栅极驱动器IC 14A中的一个被分配给每多个像素行。可替换地，多个栅极驱动器IC 14A中的一个可被分配给每个像素行。

[0112] [变形例3]

[0113] 此外，在前述实施例中，一组数据线Sig可被分配给每多个像素列。也就是说，多条数据线Sig中的两条或更多条可被分配给每多个像素列。例如，一组数据线Sig可分配给每两个像素列，如图15所示。也就是说，多条数据线Sig中的三条可分配给每两个像素列。注意，即使在本变形例中，仍可根据驱动模式用单条数据线Sig代替前述一组数据线Sig。在此情况下，多条数据线Sig中的一条分配给各像素列。

[0114] 在此场合下，当像素行分成与在一个像素行中共享数据线Sig中的一条或多条的像素的数量相等数量的像素行的组时，与共享数据线Sig中的一条或多条的像素的数量的平方相等的数量的栅极线Gate被分配给该组中的每一个。例如，当像素行分成两个像素行的组时，即，多条栅极线Gate中的二的平方，即四条被分配给该组中的每一个，如图15所示。

[0115] 分配给前述组中的每个的栅极线Gate中的一条被分配给像素11中的每个，共享的一条或多条数据线Sig在每个像素行中被分配给该像素11中的每个。例如，分配给前述组中的每个的两条栅极线Gate中的一条可分配给奇数列中的像素11，并且另一条可分配给偶数列中的像素11，如图15所示。

[0116] 与包括在前述组中的每个中的像素行的数量相等的数量的栅极驱动器IC 14A被分配。例如，多个栅极驱动器IC 14A中的两个可分配给前述组中的每个，如图15所示。

[0117] 在本变形例中，多个栅极驱动器IC 14A布置在像素区域12a中。此外，尽管一条或多条数据线Sig由包括在一个像素行中的像素11中的两个或两个以上共享，但与包括在前述组中的每个中的像素行的数量相等的数量的栅极驱动器IC 14A被分配给前述组中的每个。因此，当像素11具有与前述实施例中相同的间距时，可以在像素区域12a中提供比前述实施例中更大的空间区。因此，即使在其中像素11的间距比前述实施例中像素11的间距更窄的情况下，仍可以在像素区域12a中布置相应的栅极驱动器IC 14。这使得可以将像素11的间距变窄，并使得当铺设多个单元12E或多个单元基板12C时在所显示图像中的接缝较不明显。

[0118] [变形例4]

[0119] 进一步地，在前述变形例3中，两条栅极线Gate耦接至栅极驱动器IC 14A中的每个；然而，三条或更多条栅极线Gate可耦接至栅极驱动器IC 14A中的每个。例如，四条栅极线Gate可耦接至栅极驱动器IC 14A中的每个，如图16所示。在此情况下，仅当选择信号输出至四条栅极线Gate中的最后一条时，栅极驱动器IC 14A中的每个输出与选择信号的输出定时同步的移位信号至后面的栅极驱动器IC 14C。当栅极驱动器IC 14A中的每个输出选择信号至除最后的栅极线Gate之外的栅极线Gate时，栅极驱动器IC 14A中的每个继续输出选择信号至后面的栅极线Gate。因此，在此场合下，栅极驱动器IC 14A中的每个不输出移位信号。

[0120] 可以将三条或更多条栅极线Gate耦接至栅极驱动器IC 14A中的每个，这使得可以将多个栅极驱动器IC 14A中的一个分配给前述组中的每个。例如，在其中可以将与包括在前述组中的每个中的像素行的数量相等的数量的栅极线Gate耦接至栅极驱动器IC 14A中的每个的情况下，多个栅极驱动器IC 14A中的一个分配给前述组中的每个。例如，在其中可以将栅极驱动器IC 14A中的每个耦接至四条栅极线Gate的情况下，多条栅极线Gate分成四条栅极线Gate的组，并且栅极驱动器IC 14A中的一个分配给前述组中的每个，如图16所示。

[0121] 即使在本变形例中，与前述变形例3一样，可以将像素11的间距变窄，并使得当铺设多个单元12E或多个单元基板12C时在所显示图像中的接缝较不明显。

[0122] [变形例5]

[0123] 在前述实施例中，发光元件15和驱动IC 16可整体地形成以配置像素11。

[0124] [变形例6]

[0125] 此外，在前述实施例和变形例1至变形例6中，发光元件15可具有单种发光颜色。在此情况下，单元12E可在开口45A中包括例如用于多种颜色的滤色片。

[0126] (3.第二实施例)

[0127] 图17示出根据本技术的第二实施例的照明单元2的示意配置的示例。照明单元2对应于根据前述第一实施例及其变形例(变形例1至变形例6)中任一项的显示单元1，除了将要输出到数据线Sig的信号不如同图像信号一样时刻地改变，但具有与照明光的亮度对应的固定值之外。例如，照明单元2可包括照明面板模块60和控制器70，如图17所示。控制器控制照明面板模块60。照明面板模块60可包括例如照明面板62和电路(诸如源极驱动器13和栅极驱动器14)。电路设置在照明面板62周围。

[0128] (照明面板62)

[0129] 照明面板62包括在照明面板62的整个像素区域中以矩阵状配置的多个像素61。像素区域对应于其中在照明面板62中发射照明光的区域(发光区)。控制器70通过有源矩阵驱动来驱动相应像素61，这使得照明面板62基于信号Vsig发射照明光，该信号Vsig具有与照明光的亮度对应的固定值。照明面板62包括多条栅极线Gate和多条数据线Sig。栅极线Gate沿行方向延伸并且数据线Sig沿列方向延伸。像素61中的一个设置在数据线Sig和栅极线Gate之间交叉点中的对应一个。

[0130] 图18示出照明面板62的透视配置的示例。照明面板62是通过堆叠安装基板62A和对置基板62B来配置的面板。对置基板62B的表面用作发光表面。例如，对置基板62B可以以其间的预定间隙布置在面向安装基板62A的位置。此外，对置基板62B可与安装基板12A的顶面接触。对置基板62B可具有例如允许可见光穿过其的透光基板，诸如玻璃基板、透明树脂基板和透明树脂膜。

[0131] 例如，安装基板62A可由如图2所示被铺设的多个单元基板配置。单元基板中的每个可包括例如被铺设的多个单元和支撑相应单元的支撑基板。单元基板中的每个可进一步包括控制基板(未示出)。控制基板可通过电极焊盘34电耦接至单元。前述支撑基板可由例如但不限于金属框架或配线基板配置。在其中支撑基板由配线基板配置的情况下，支撑基板也可以用作控制基板。例如，在单元中的每个中，在其中将要输入到数据线Sig的信号具有固定值的情况下不必用于驱动像素61的配线可在图5、图6、图9、图15和图16中视情况省略。

[0132] [作用和效果]

[0133] 接下来，给出对照明单元2的作用和效果的描述。在本实施例中，与根据前述第一实施例及其变形例中任一项的显示单元1一样，多个栅极驱动器IC 14A布置在像素区域(发光区)中，并且根据预定规则被分配。因此，不必在安装基板的顶面端部上提供多个栅极驱动器IC 14A，并且不必在安装基板的顶面端部上提供包括多个栅极驱动器IC 14A的FPC的连接端子。结果，可以使得当铺设多个安装基板时照明光中的接缝较不明显。

[0134] (4.第三实施例)

[0135] 图19示出根据本技术的第三实施例的光接收器3的示意配置的示例。光接收器3对应于根据前述第一实施例及其变形例(变形例1至变形例6)中任一项的显示单元1，除了将要输出到数据线Sig的信号不如同图像信号一样时刻地改变，但具有固定值之外。此外，光接收器3对应于根据前述第一实施例及其变形例(变形例1至变形例4)中任一项的显示单元1，除了代替像素11设置的光接收元件之外。

[0136] 例如，光接收器3可包括光接收面板模块80和控制器90，如图19所示。控制器90控制光接收面板模块80。光接收面板模块80可包括例如光接收面板82和电路(诸如读出电路83和栅极驱动器14)。电路设置在光接收面板82周围。

[0137] (光接收面板82)

[0138] 光接收面板82包括在光接收面板82的整个像素区域中以矩阵状配置的多个像素81。像素区域对应于其中外部光进入光接收面板82中的区域(光进入区)。控制器70通过有源矩阵驱动来驱动相应像素81，这使得光接收面板82在其中固定信号Vsig从读出电路83输入的状态下，通过使用读出电路83基于外部光的进入来检测信号变化。光接收面板82包括多条栅极线Gate和多条数据线Sig。栅极线Gate沿行方向延伸并且数据线Sig沿列方向延伸。像素81中的一个设置在数据线Sig和栅极线Gate之间交叉点中的对应一个。

[0139] 图20示出光接收面板82的透视配置的示例。光接收面板82是通过堆叠安装基板82A和对置基板82B来配置的面板。对置基板82B的表面用作光进入表面。例如，对置基板82B可以以其间的预定间隙布置在面向安装基板82A的位置。此外，对置基板82B可与安装基板
12A的顶面接触。对置基板82B可具有例如允许可见光穿过其的透光基板，诸如玻璃基板、透明树脂基板和透明树脂膜。

[0140] 例如，安装基板82A可由如图2中所示被铺设的多个单元基板配置。单元基板中的每个可包括例如被铺设的多个单元和支撑相应单元的支撑基板。单元基板中的每个可进一步包括控制基板(未示出)。控制基板可通过电极焊盘34电耦接至单元。前述支撑基板可由例如但不限于金属框架或配线基板配置。在其中支撑基板由配线基板配置的情况下，支撑基板也可以用作控制基板。例如，在单元中的每个中，在其中将要输入到数据线Sig的信号具有固定值的情况下不必用于驱动像素81的配线在图5、图6、图9、图15和图16中视情况省略。

[0141] [作用和效果]

[0142] 接下来，给出对光接收器3的作用和效果的描述。在本实施例中，与根据前述第一实施例及其变形例中任一项的显示单元一样，多个栅极驱动器IC 14A被布置在像素区域(光进入区)中，并且根据预定规则被分配。因此，不必在安装基板的顶面端部上提供多个栅极驱动器IC 14A，并且不必在安装基板的顶面端部上提供包括多个栅极驱动器IC 14A的FPC的连接端子。结果，可以使得当铺设多个安装基板时光接收图像中的接缝较不明显。

[0143] (5.相应实施例的共同变形例)

[0144] 在前述相应实施例及其变形例中，遮光层45可布置在对置基板12B、62B和82B中任一个的背面(面向安装基板12A、62A和82A中任一个的表面)上。

[0145] 在前述相应实施例及其变形例中，例如，可省略对置基板12B、62B和82B，如图21至图23所示。此外，在前述相应实施例及其变形例中，可为单元基板12C中的每个或单元12E中的每个提供一个对置基板12B、一个对置基板62B或一个对置基板82B。

[0146] 在前述相应实施例及其变形例中，可省略遮光层45。

[0147] 进一步地，在前述相应实施例及其变形例中，像素11、61或81通过镀覆被结合到配线层42(配线17中的每条)。可替换地，例如，像素11、61或81可通过焊接被结合到配线层42(配线17中的每条)。例如，焊点可设置在像素11、61或81的电极焊盘上，并且此后，像素11、61或81可布置在配线17上。此后可执行回流。这使得可以通过焊接将像素11、61或81结合到配线17。

[0148] 此外，本技术可具有以下配置中的任一个。

[0149] (1)一种安装基板，包括：

[0150] 配线基板；

[0151] 在所述配线基板的像素区域中呈矩阵状配置的多个像素；以及

[0152] 被布置在所述像素区域中并且以两个或两个以上所述像素为单位选择多个所述像素的多个驱动器，

[0153] 其中，多个所述像素中的每一个包括光学元件和像素电路，所述光学元件发射或接收光并且所述像素电路控制所述光学元件的光发射或光接收，并且

[0154] 多个所述驱动器中的一个或多个被分配给每个像素行或每多个像素行。

[0155] (2)根据(1)的安装基板，其中

[0156] 所述配线基板包括沿行方向延伸的多条选择线和沿列方向延伸的多条信号线，[0157] 所述像素电路中的每一个基于待通过所述选择线输入的选择信号对待通过所述信号线输入的数据信号执行采样，并且

[0158] 所述驱动器中的每一个基于移位信号和时钟信号将所述选择信号输出至所述选择线，以控制所述像素电路中的所述数据信号的采样的定时并且与所述选择信号的输出定时同步地输出所述移位信号至后面的所述驱动器。

[0159] (3)根据(1)或(2)的安装基板，其中

[0160] 所述配线基板包括电耦接至所述驱动器并且在所述配线基板的背面上暴露的多个电极焊盘，为所述驱动器中的每一个提供所述电极焊盘中的一个或多个，以及[0161] 所述时钟信号通过所述电极焊盘中的一个或多个从外部输入。

[0162] (4)根据(1)至(3)中任一项的安装基板，其中

[0163] 多条所述信号线中的一条或多条被分配给每个像素列；

[0164] 多条所述选择线中的一条被分配给每个像素行；以及

[0165] 多个所述驱动器中的一个被分配给每个像素行。

[0166] (5)根据(1)至(3)中任一项的安装基板，其中

[0167] 多条所述信号线中的一条或多条被分配给每多个像素列，

[0168] 当像素行被分成与在一个像素行中共享一条或多条所述信号线的所述像素的数量相等数量的像素行的组时，将与在一个像素行中共享两条或两条以上所述信号线的所述像素的数量的平方相等数量的所述选择线分配给所述组中的每一个，

[0169] 分配给所述组中的每一个的多条所述选择线中的一条被分配给在每个像素行中被分配了共享的两条或两条以上所述信号线的所述像素中的每一个，并且

[0170] 多个所述驱动器中的一个或与包含在所述组中的每一个中的所述像素行的数量相等数量的多个所述驱动器被分配给所述组中的每一个。

[0171] (6)一种电子设备，包括：

[0172] 多个安装基板；以及

[0173] 控制多个所述安装基板的控制电路，

[0174] 所述安装基板中的每一个包括：

[0175] 配线基板；

[0176] 在所述配线基板的像素区域中呈矩阵状配置的多个像素；以及

[0177] 被布置在所述像素区域中并以两个或两个以上所述像素为单位选择多个所述像素的多个驱动器，

[0178] 其中，所述像素中的每一个包括光学元件和像素电路，所述光学元件发射或接收光，并且所述像素电路控制所述光学元件的光发射或光接收，并且

[0179] 多个所述驱动器中的一个或多个被分配给每个像素行或每多个像素行。

[0180] (7)根据(6)的电子设备，进一步包括：

[0181] 支撑多个所述安装基板的支撑基板；以及

[0182] 控制多个所述安装基板的控制基板，

[0183] 其中，多个所述安装基板铺设在所述支撑基板上，

[0184] 所述配线基板中的每一个包括电耦接至所述驱动器并且在所述配线基板的背面上暴露的多个电极焊盘，为所述驱动器中的每一个提供所述电极焊盘中的一个或多个，并且

[0185] 所述支撑基板和所述控制基板中的一者或两者通过所述电极焊盘电耦接至所述配线基板。

[0186] 本申请要求在2014年3月31日提交于日本专利局的日本优先权专利申请第JP 2014-074842号的权益，该申请的全部内容通过引用并入本文中。

[0187] 本领域技术人员应理解，在所附权利要求书或其等同形式的范围内，可根据设计需求和其它因素而产生各种修改、组合、子组合和更改。