本发明提供一种比较器和包括该比较器的显示器。所述比较器包括两个背对背逆变器、差分对和第一共模补偿晶体管。所述差分对具有被配置为从所述背对背逆变器接收相应的串联电流或向所述背对背逆变器提供相应的串联电流的两个输出。所述第一共模补偿晶体管被配置为向所述差分对的两个输出中的第一输出提供补偿电流或从所述差分对的两个输出中的第一输出汲取补偿电流。
差分对，包括第一晶体管和第二晶体管，并具有：连接到所述第一晶体管的控制端子的第一输入、连接到所述第二晶体管的控制端子的第二输入、连接到所述第一晶体管的主端子的第一输出、连接到所述第二晶体管的主端子的第二输出、和公共节点，时钟使能晶体管，连接到所述差分对的所述公共节点，第一逆变器，具有：输入、输出、第一串联路径端子和第二串联路径端子，第二逆变器，具有：输入、输出、第一串联路径端子和第二串联路径端子，第一共模补偿晶体管，以及第二共模补偿晶体管，
所述第一逆变器的所述输入连接到所述第二逆变器的所述输出，所述第二逆变器的所述输入连接到所述第一逆变器的所述输出，所述第一逆变器的所述第二串联路径端子连接到所述差分对的所述第一输出，所述第二逆变器的所述第二串联路径端子连接到所述差分对的所述第二输出，所述第一共模补偿晶体管连接在第一电压源和所述差分对的所述第一输出之间，所述第二共模补偿晶体管连接在所述第一电压源和所述差分对的所述第二输出之间。
2.根据权利要求1所述的比较器，其中，所述第一共模补偿晶体管的控制端子连接到所述差分对的所述第二输入。
3.根据权利要求2所述的比较器，进一步包括连接在所述第一电压源和所述差分对的所述第一输出之间的第一复位晶体管，所述第一复位晶体管的控制端子连接到所述时钟使能晶体管的控制端子。
4.根据权利要求3所述的比较器，进一步包括连接在所述第一电压源和所述第一逆变器的所述输出之间的第二复位晶体管，所述第二复位晶体管的控制端子连接到所述时钟使能晶体管的所述控制端子。
5.根据权利要求4所述的比较器，进一步包括连接在所述第一电压源和所述差分对的所述第二输出之间的第三复位晶体管，所述第三复位晶体管的控制端子连接到所述时钟使能晶体管的所述控制端子。
6.根据权利要求5所述的比较器，进一步包括连接在所述第一电压源和所述第二逆变器的所述输出之间的第四复位晶体管，所述第四复位晶体管的控制端子连接到所述时钟使能晶体管的所述控制端子。
所述第一逆变器包括在所述第一电压源和所述差分对的所述第一输出之间串联连接的两个晶体管，所述第二逆变器包括在所述第一电压源和所述差分对的所述第二输出之间串联连接的两个晶体管，所述时钟使能晶体管连接在所述差分对的所述公共节点和第二电压源之间。
9.根据权利要求1所述的比较器，其中，所述第一共模补偿晶体管具有在所述差分对的所述第一晶体管的沟道宽度的80％至120％范围内的沟道宽度。
10.根据权利要求9所述的比较器，其中，所述第二共模补偿晶体管具有在所述第一共模补偿晶体管的沟道宽度的80％至120％范围内的沟道宽度。
差分对，具有被配置为从所述背对背逆变器接收相应的串联电流或向所述背对背逆变器提供相应的串联电流的两个输出，以及第一共模补偿晶体管，被配置为向所述差分对的所述两个输出中的第一输出提供补偿电流或从所述差分对的所述两个输出中的所述第一输出汲取补偿电流。
第二共模补偿晶体管，被配置为向所述差分对的所述两个输出中的第二输出提供补偿电流或从所述差分对的所述两个输出中的所述第二输出汲取补偿电流。
时钟使能晶体管，连接到时钟信号并且被配置为控制通过所述差分对的总电流。
第一复位晶体管，被配置为当所述时钟信号为低时上拉所述差分对的所述两个输出中的所述第一输出。
第二复位晶体管，被配置为当所述时钟信号为低时上拉所述两个背对背逆变器中的第一逆变器的输出。
16.根据权利要求12所述的比较器，其中，所述第一共模补偿晶体管具有在所述差分对的第一晶体管的沟道宽度的80％至120％范围内的沟道宽度。
17.根据权利要求16所述的比较器，其中，所述第二共模补偿晶体管具有在第一共模补偿晶体管的沟道宽度的80％至120％范围内的沟道宽度。
显示面板以及驱动和控制电路，所述驱动和控制电路包括多个集成电路，所述多个集成电路中的集成电路包括比较器，所述比较器包括：差分对，包括第一晶体管和第二晶体管，并具有：连接到所述第一晶体管的控制端子的第一输入、连接到所述第二晶体管的控制端子的第二输入、连接到所述第一晶体管的主端子的第一输出、连接到所述第二晶体管的主端子的第二输出、和公共节点，时钟使能晶体管，连接到所述差分对的所述公共节点，第一逆变器，具有：输入、输出、第一串联路径端子和第二串联路径端子，第二逆变器，具有：输入、输出、第一串联路径端子和第二串联路径端子，第一共模补偿晶体管，以及第二共模补偿晶体管，
所述第一逆变器的所述输入连接到所述第二逆变器的所述输出，所述第二逆变器的所述输入连接到所述第一逆变器的所述输出，所述第一逆变器的所述第二串联路径端子连接到所述差分对的所述第一输出，所述第二逆变器的所述第二串联路径端子连接到所述差分对的所述第二输出，所述第一共模补偿晶体管连接在第一电压源和所述差分对的所述第一输出之间，所述第二共模补偿晶体管连接在所述第一电压源和所述差分对的所述第二输出之间。
19.根据权利要求18所述的显示器，其中，所述第一共模补偿晶体管的控制端子连接到所述差分对的所述第二输入。
20.根据权利要求19所述的显示器，其中所述第二共模补偿晶体管的控制端子连接到所述差分对的所述第一输入。
比较器以及包括该比较器的显示器
技术领域
[0001] 根据本发明的实施例的一个或多个方面涉及比较器以及包括该比较器的显示器，并且更具体地涉及在宽范围共模电压下具有高分辨率的比较器和包括该比较器的显示器。
[0002] 本申请要求2018年3月15日提交的名称为“WIDE CM HIGH SENSITIVITY STRONGARM COMPARATOR(宽CM高灵敏度StrongArm比较器)”的美国临时申请第62/643,619号的优先权和权益，其全部内容通过引用合并于此。
背景技术
[0003] 在与电流模式逻辑对应物相比时，包括连接到两个背对背逆变器的差分对的“StrongArm”比较器可用于低静态功耗，用于产生轨到轨输出和高采样带宽。然而，对于具有高共模电压的输入信号，该比较器设计可能具有显著降低的灵敏度。
[0004] 因此，需要一种能够实现对具有高共模电压的输入信号的高灵敏度的比较器。
发明内容
[0005] 示例性实施例提供了一种用于实现对具有高共模电压的输入信号的高灵敏度的比较器和包括该比较器的显示器。
[0006] 根据本公开的实施例，提供了一种比较器，包括：包括第一晶体管和第二晶体管的差分对，具有：连接到第一晶体管的控制端子的第一输入、连接到第二晶体管的控制端子的第二输入、连接到第一晶体管的主端子的第一输出、连接到第二晶体管的主端子的第二输出、以及公共节点；连接到差分对的公共节点的时钟使能晶体管；第一逆变器，具有：输入、输出、第一串联路径端子和第二串联路径端子；第二逆变器，具有：输入、输出、第一串联路径端子和第二串联路径端子；第一共模补偿晶体管和第二共模补偿晶体管，第一逆变器的输入连接到第二逆变器的输出，第二逆变器的输入连接到第一逆变器的输出，第一逆变器的第二串联路径端子连接到差分对的第一输出，第二逆变器的第二串联路径端子连接到差分对的第二输出，第一共模补偿晶体管连接在第一电压源和差分对的第一输出之间，第二共模补偿晶体管连接在第一电压源和差分对的第二输出之间。
[0007] 在一些实施例中，第一共模补偿晶体管的控制端子连接到差分对的第二输入。
[0008] 在一些实施例中，比较器进一步包括连接在第一电压源和差分对的第一输出之间的第一复位晶体管，第一复位晶体管的控制端子连接到时钟使能晶体管的控制端子。
[0009] 在一些实施例中，比较器进一步包括连接在第一电压源和第一逆变器的输出之间的第二复位晶体管，第二复位晶体管的控制端子连接到时钟使能晶体管的控制端子。
[0010] 在一些实施例中，比较器进一步包括连接在第一电压源和差分对的第二输出之间的第三复位晶体管，第三复位晶体管的控制端子连接到时钟使能晶体管的控制端子。
[0011] 在一些实施例中，比较器进一步包括连接在第一电压源和第二逆变器的输出之间的第四复位晶体管，第四复位晶体管的控制端子连接到时钟使能晶体管的控制端子。
[0012] 在一些实施例中：第一逆变器包括在第一电压源和差分对的第一输出之间串联连接的两个晶体管，第二逆变器包括在第一电压源和差分对的第二输出之间串联连接的两个晶体管，并且时钟使能晶体管连接在差分对的公共节点和第二电压源之间。
[0013] 在一些实施例中：第一电压源的电压高于第二电压源，时钟使能晶体管是n沟道MOSFET，差分对的第一晶体管是n沟道MOSFET，差分对的第二晶体管是n沟道MOSFET，第一共模补偿晶体管是n沟道MOSFET，并且第二共模补偿晶体管是n沟道MOSFET。
[0014] 在一些实施例中，其中第一共模补偿晶体管具有在差分对的第一晶体管的沟道宽度的80％至120％范围内的沟道宽度。
[0015] 在一些实施例中，第二共模补偿晶体管具有在第一共模补偿晶体管的沟道宽度的80％至120％范围内的沟道宽度。
[0016] 根据本公开的实施例，提供了一种比较器，包括：两个背对背逆变器，具有被配置为从背对背逆变器接收相应的串联电流或者向背对背逆变器提供相应的串联电流的两个输出的差分对，以及被配置为向差分对的两个输出中的第一输出提供补偿电流或从差分对的两个输出中的第一输出汲取补偿电流的第一共模补偿晶体管。
[0017] 在一些实施例中，比较器进一步包括第二共模补偿晶体管，第二共模补偿晶体管被配置为向差分对的两个输出中的第二输出提供补偿电流或从差分对的两个输出中的第二输出汲取补偿电流。
[0018] 在一些实施例中，比较器进一步包括时钟使能晶体管，时钟使能晶体管连接到时钟信号并且被配置为控制通过差分对的总电流。
[0019] 在一些实施例中，比较器进一步包括第一复位晶体管，第一复位晶体管被配置为当时钟信号为低时上拉差分对的两个输出中的第一输出。
[0020] 在一些实施例中，比较器进一步包括第二复位晶体管，第二复位晶体管被配置为当时钟信号为低时上拉两个背对背逆变器中的第一逆变器的输出。
[0021] 在一些实施例中，第一共模补偿晶体管具有在差分对的第一晶体管的沟道宽度的80％至120％范围内的沟道宽度。
[0022] 在一些实施例中，第二共模补偿晶体管具有在第一共模补偿晶体管的沟道宽度的80％至120％范围内的沟道宽度。
[0023] 根据本公开的实施例，提供了一种显示器，包括：显示面板以及驱动和控制电路，驱动和控制电路包括多个集成电路，多个集成电路中的集成电路包括比较器，比较器包括：包括第一晶体管和第二晶体管的差分对，具有：连接到第一晶体管的控制端子的第一输入、连接到第二晶体管的控制端子的第二输入、连接到第一晶体管的主端子的第一输出、连接到第二晶体管的主端子的第二输出、以及公共节点；连接到差分对的公共节点的时钟使能晶体管；第一逆变器，具有：输入、输出、第一串联路径端子和第二串联路径端子；第二逆变器，具有：输入、输出、第一串联路径端子和第二串联路径端子；第一共模补偿晶体管和第二共模补偿晶体管，第一逆变器的输入连接到第二逆变器的输出，第二逆变器的输入连接到第一逆变器的输出，第一逆变器的第二串联路径端子连接到差分对的第一输出，第二逆变器的第二串联路径端子连接到差分对的第二输出，第一共模补偿晶体管连接在第一电压源和差分对的第一输出之间，第二共模补偿晶体管连接在第一电压源和差分对的第二输出之间。
[0024] 在一些实施例中，第一共模补偿晶体管的控制端子连接到差分对的第二输入。
[0025] 在一些实施例中，其中第二共模补偿晶体管的控制端子连接到差分对的第一输入。
[0026] 根据示例性实施例，可以实现对具有高共模电压的输入信号的高灵敏度。
附图说明
[0027] 本发明的这些和其他特征和优点将结合说明书、权利要求书和附图来领会和理解，其中：
[0028] 图1是比较器的示意图；
[0029] 图2A是比较器的示意图；
[0030] 图2B是示出比较器的操作的电压图；
[0031] 图3A是比较器的示意图；
[0032] 图3B是示出比较器的操作的电压图；
[0033] 图4是根据本发明实施例的比较器的示意图；并且
[0034] 图5是根据本发明的实施例的显示器的框图。
具体实施方式
[0035] 下面结合附图阐述的详细描述旨在作为根据本发明提供的宽共模高分辨率比较器的示例性实施例的描述，而不是旨在表示其中本发明可以被构建或利用的唯一形式。该描述结合图示的实施例阐述本发明的特征。然而，应该理解，相同或等同的功能和结构可以通过也旨在包含在本发明范围内的不同的实施例来实现。如本文其他地方所示，相同的附图标记旨在指示相同的元件或特征。
[0036] 参见图1，在一些实施例中，比较器包括差分对110、时钟使能晶体管115、第一逆变器120(包括晶体管N3和P1)以及第二逆变器125(包括晶体管N4和P2)。
[0037] 差分对110包括在差分对110的公共节点116处连接在一起的两个晶体管N1和N2。差分对110具有第一输入In_n、第二输入In_p、第一输出112和第二输出114。时钟使能晶体管115连接在差分对110的公共节点116和负电压源(例如地)之间。时钟使能晶体管115的栅极连接到比较器的时钟输入CLK。
[0038] 第一逆变器120包括两个晶体管N3和P1。它具有连接到比较器的第一输出out_p的输出(连接到N3和P1的漏极的节点)、连接到比较器的第二输出out_n的输入(连接到N3和P1的栅极的节点)、连接到第一电压源(例如，正电源电压Vdd源)的第一串联路径端子以及连接到差分对110的第一输出112的第二串联路径端子。
[0039] 第二逆变器125包括两个晶体管N4和P2。它具有连接到比较器的第一输出out_p的输入(连接到N4和P2的栅极的节点)、连接到比较器的第二输出out_n的输出(连接到N4和P2的漏极的节点)、连接到第一电压源的第一串联路径端子以及连接到差分对110的第二输出114的第二串联路径端子。流出或流入逆变器120、125中的任一个的第二串联路径端子的电流可以被称为逆变器的“串联电流”。
[0040] StrongArm比较器进一步包括四个复位晶体管：连接在第一电压源和差分对110的第一输出112之间的第一复位晶体管130、连接在第一电压源和第一逆变器120的输出之间的第二复位晶体管135、连接在第一电压源和差分对110的第二输出114之间的第三复位晶体管140以及连接在第一电压源和第二逆变器125的输出之间的第四复位晶体管145。复位晶体管130、135、140、145中的每一个的栅极连接到比较器的时钟输入CLK。
[0041] 图2A和图2B示出了比较器针对具有中等共模电压的输入的操作。在时钟信号为低的半个时钟周期期间，复位晶体管130、135、140、145中的每一个导通，并且复位晶体管130、135、140、145中的每一个上拉逆变器输出和比较器输出中的相应一个。当时钟信号为低时，时钟使能晶体管115截止。
[0042] 当时钟信号从低跃变为高时，晶体管N1开始汲取电流205并且晶体管N2开始汲取电流210，从而降低输出out_n和out_p处的电压。如果In_p高于In_n，则输出out_n处的电压将比输出out_p处的电压下降得较快，如图2B所示。当输出out_p处的电压等于被称为“out_p_critical”的临界值时，通过晶体管P1的电流215等于通过晶体管N1的电流205。输出out_n处的电压则继续下降，导致通过晶体管P1的电流215增加，这导致输出out_p处的电压再次增加，最终稳定在Vdd的值。
[0043] 图3A和图3B示出了比较器针对具有高共模电压的输入的操作。在高共模输入电压的情况下，在上升时钟沿之后不久，通过晶体管N1的初始电流205将相对较大(例如，大于在中等共模输入电压的情况下)，并且使通过晶体管P1的电流215等于通过晶体管N1的电流205的临界电压out_p_critical相应地降低(导致通过晶体管P1的电流215的较大值)。在输出out_p处的电压的足够低值处，晶体管N3可以被截止，输出out_p对地放电(如图3B所示)，而不是增加到Vdd(如图2B所示)。在这种情况下，比较器因此可能无法产生指示比较器的输入处的电压差的符号的输出。
[0044] 参见图4，可以通过添加第一共模补偿晶体管410和第二共模补偿晶体管415来改善比较器的性能。第一共模补偿晶体管410连接在第一电压源和差分对110的第一输出112之间，并且第二共模补偿晶体管415连接在第一电压源和差分对110的第二输出114之间，如所示。第一共模补偿晶体管410的栅极可以连接到差分对110的第二输入In_p，并且第二共模补偿晶体管415的栅极可以连接到差分对110的第一输入In_n。
[0045] 针对高共模输入电压，第一共模补偿晶体管410可以补充晶体管P1的作用，并且第二共模补偿晶体管415可以补充晶体管P2的作用。例如，如果在比较器的两个输入处都存在大的正电压，则输入In_n处的大正电压可以导致流过晶体管N1的大的电流205，同时，输入In_p(其连接到第一共模补偿晶体管410的栅极)处的大正电压可以导致第一共模补偿晶体管410提供该电流205的大部分，并且因此较小的电流可流过晶体管P1。类似地，输入In_p处的大正电压可以导致流过晶体管N2的大的电流210，并且同时，输入In_n(其连接到第二共模补偿晶体管415的栅极)处的大正电压可以导致第二共模补偿晶体管415提供该电流210的大部分，并且因此较小的电流可以流过晶体管P2。
[0046] 这样，共模补偿晶体管410、415提供的补偿量与输入信号的共模分量成比例。共模分量越高，补偿有利的程度越大，并且共模补偿晶体管410、415提供的补偿越多。因此，该补偿系统的效果可以跨宽范围的共模输入电压而保持差分对110的强度相对恒定。共模补偿晶体管410、415可以以推挽式结构布线，例如第一共模补偿晶体管410的栅极连接到差分对110的第二输入In_p，并且第二共模补偿晶体管415的栅极连接到差分对110的第一输入In_n，以增大差分对110的增益(即，与缺少共模补偿晶体管410、415的结构相比，或者与其中第一共模补偿晶体管410的栅极连接到差分对110的第一输入In_n并且第二共模补偿晶体管
415的栅极连接到差分对110的第二输入In_p的结构相比)。
[0047] 可以将第一共模补偿晶体管410的尺寸(例如，沟道宽度和长度)选择为与第二共模补偿晶体管415的尺寸(例如，沟道宽度和长度)大致相同。共模补偿晶体管410、415的尺寸可以被选择为在尺寸上可与晶体管N1的尺寸相比较(例如，大于0.2倍且小于5.0倍)，晶体管N1的尺寸可以与晶体管N2的尺寸相同或大致相同。在一些实施例中，共模补偿晶体管410、415的尺寸通过执行仿真来选择，例如，使用Spectre电路仿真器(可从Cadence获得)来评估任何特定候选设计的性能或针对特定品质因数优化设计(例如，在最大可能的共模电压范围内实现目标分辨率，或者在给定的共模电压下实现最大可能的分辨率)。如本文所使用的，与另一晶体管“大致相同尺寸”的晶体管具有在另一晶体管的沟道宽度的80％至
120％范围内的沟道宽度(即，是另一晶体管的沟道宽度的至少80％且是另一晶体管的沟道宽度的至多120％的沟道宽度)以及在另一晶体管的沟道长度的80％至120％范围内的沟道长度(即是另一晶体管的沟道长度的至少80％且是另一晶体管的沟道长度的至多120％的沟道长度)。
[0048] 参见图5，一些实施例可以在包括显示面板以及驱动和控制电路的显示器中实施。驱动和控制电路可以包括多个集成电路(例如，时序控制器和一个或多个驱动器集成电路)。集成电路中的一个或多个可以包括一个或多个根据一些实施例的比较器。应该理解，一些实施例可以用在不是显示器的系统中。
[0049] 如本文所使用的，晶体管的两个主要端子(例如，对于金属氧化物半导体场效应晶体管(MOSFET)来说是源极和漏极，或对于双极晶体管来说是集电极和发射极)可以被称为晶体管的“主”端子，并且用于控制晶体管的端子(例如，对于MOSFET来说是栅极，或对于双极晶体管来说是基极)可以被称为晶体管的“控制”端子。如本文所使用的，当使用用于双端子器件的术语来描述与晶体管的连接时，它是与所描述的晶体管的主端子的连接。例如，“连接在”电路的两个节点之间的晶体管使晶体管的主端子中的第一个主端子连接到两个节点中的第一个节点，且使晶体管的主端子中的第二个主端子连接到两个节点中的第二个节点。作为另一个示例，当说两个晶体管“串联”连接时(如在CMOS逆变器的情况下)，两个晶体管之一的主端子连接到两个晶体管中的另一个的主端子。
[0050] 如本文所使用的，术语“高”和“低”用于表示两种不同的电压状态，对于图4的实施例，这两种电压状态是处于或接近正电源电压的第一状态和处于或接近地的第二状态。然而，应该理解，可以采用其他电压，并且“高”状态不需要对应于比对应于“低”状态的电压高的电压。例如，可以通过用相反极性的晶体管代替图4的晶体管并反转电源电压来制造互补电路，在这种情况下，当时钟信号更接近两个电源电压中的较高者时，比较器将处于其复位状态，尽管如此也可以将两个电源电压中的较高者称为“低”或者可以将其称为“高”。在这种互补电路中，电流可以沿与图4的实施例中的方向相反的方向流动，并且，共模补偿晶体管可以代替向差分对的输出提供补偿电流，而从这些输出汲取补偿电流。
[0051] 应当理解，尽管本文可以使用术语“第一”、“第二”、“第三”等来描述各种元件、部件、区域、层和/或部分，但是这些元件、部件、区域、层和/或部分不应受这些术语的限制。这些术语仅用于将一个元件、部件、区域、层或部分与另一个元件、部件、区域、层或部分区分开。因此，在不脱离本发明构思的精神和范围的情况下，本文讨论的第一元件、部件、区域、层或部分可以被称为第二元件、部件、区域、层或部分。
[0052] 为了便于描述，本文使用空间相对术语，诸如“下面”、“下方”、“下”、“以下”、“上方”“上”等来描述如图所示的一个元件或特征与其他元件或特征的关系。应当理解，除了图中所示的定向之外，这种空间相对术语旨在包括设备在使用中或操作中的不同定向。例如，如果图中的设备被翻转，则被描述为在其他元件或特征“下方”或“下面”或“以下”的元件将被定向在其他元件或特征“上方”。因此，示例性术语“下方”和“以下”可以包括上方和下方两种定向。设备可以被另外定向(例如，旋转90度或以其他定向)，并且应当相应地解释本文使用的空间相对描述符。另外，还应理解，当层一被称为在两个层“之间”时，它可以是这两个层之间的唯一层，或者也可以存在一个或多个中间层。
[0053] 本文使用的术语仅用于描述具体实施例的目的，并不旨在限制本发明构思。如本文所使用的，术语“基本上”、“大致”和类似词语用作近似项而不是程度项，并且旨在解释会被本领域普通技术人员认识到的测量值或计算值的固有偏差。
[0054] 如本文所用，单数形式“一”也旨在包括复数形式，除非上下文另有明确说明。将进一步理解，当在本说明书中使用时，词语“包括”和/或“包含”指定所述特征、整体、步骤、操作、元件和/或部件的存在，但不排除存在或者附加一个或多个其他特征、整体、步骤、操作、元件、部件和/或其组。如本文所使用的，词语“和/或”包括一个或多个相关所列项目的任何和所有组合。诸如“至少一个”的表达，当在元件列表之前时，修饰整个元件列表而不是修饰列表中的各个元件。此外，当描述本发明构思的实施例时，“可以”的使用是指“本发明的一个或多个实施例”。而且，词语“示例性”旨在表示示例或例示。如本文所使用的，术语“使用”和“被使用”可以分别被认为与词语“利用”和“被利用”同义。
[0055] 应当理解，当元件或层被称为“在……上”，“连接到”、“耦接到”或“邻近”另一个元件或层时，它可以直接在其他元件或层上，或连接到、耦接到或邻近于其他元件或层，或者可以存在一个或多个中间元件或层。相反，当元件或层被称为“直接在......上”、“直接连接到”、“直接耦接到”或“紧邻于”另一个元件或层时，不存在中间元件或层。
[0056] 本文引用的任何数值范围旨在包括所述范围内包含的相同数值精度的所有子范围。例如，“1.0到10.0”的范围旨在包括所述最小值1.0和所述最大值10.0之间(并且包括)的所有子范围，即，具有等于或大于1.0的最小值以及等于或小于10.0的最大值，例如2.4至7.6。本文引用的任何最大数值限制旨在包括其中包含的所有较低数值限制，并且本说明书中所述的任何最小数值限制旨在包括其中包含的所有较高数值限制。
[0057] 虽然本文已具体描述和例示了宽共模高分辨率比较器的示例性实施例，但是许多修改和变化对于本领域技术人员来说是显而易见的。因此，应该理解，根据本发明原理构造的宽共模高分辨率比较器可以不同于本文具体描述的方式实施。发明还在以下权利要求及其等同物中限定。
