一种宽带细步进捷变频合系统

摘要

本发明公开了一种宽带细步进捷变频合系统，包括第一信号发生单元、第一混频滤波单元、第二信号发生单元、功分器、第二混频滤波单元、第三信号发生单元、第二混频滤波单元、第三混频滤波单元与分频器。本发明能够进行频谱扩展，实现选频与频率捷变，能够实现高速跳频，无需使用大量的开关滤波器组，相对传统的方式具有更好的性能、更简单的配置、更低的成本以及更高的可靠性，体积小功耗低。

权利要求

1.一种宽带细步进捷变频合系统，其特征在于，包括第一信号发生单元、第一混频滤波单元、第二信号发生单元、功分器、第二混频滤波单元、第三信号发生单元、第二混频滤波单元、第三混频滤波单元与分频器；所述第二信号发生单元输出端与功分器输入端相连；所述功分器输出端分别与所述第一混频滤波单元第一输入端、第三混频滤波单元第一输入端相连；所述第一混频滤波单元第二输入端与所述第一混频滤波单元输入端相连；所述第一混频滤波单元输出端、第三信号发生单元输出端与所述第二混频滤波单元输入端相连；所述第二混频滤波单元输出端与所述第三混频滤波单元输入端相连；所述第三混频滤波单元输出端与所述分频器输入端相连。

2.根据权利要求1所述一种宽带细步进捷变频系统，其特征在于，所述第一信号发生单元包括参考时钟源与梳状谱发生器；所述参考时钟源输出端与所述梳状谱发生器输入端相连；所述梳状谱发生器输出端与所述第一混频滤波单元第二输入端相连。

3.根据权利要求1所述一种宽带细步进捷变频系统，其特征在于，所述第三信号发生单元包括FPGA控制器、数模转换器、压控振荡器与功分器；所述FPGA控制器输出端通过数模转换器与所述压控振荡器输入端相连；所述压控振荡器输出端与所述功分器输入端相连；所述功分器第一输出端与所述第一混频滤波单元输入端相连；所述功分器第二输出端与所述第三混频滤波单元相连。

4.根据权利要求1所述一种宽带细步进捷变频系统，其特征在于，所述第二信号发生单元为DDS信号发生器。

5.根据权利要求1所述一种宽带细步进捷变频系统，其特征在于，所述分频器为可编程分频器。

说明书

一种宽带细步进捷变频合系统

技术领域

[0001] 本发明属于射频微波频率源技术领域，尤其涉及一种宽带细步进捷变频合系统。

背景技术

[0002] 频率合成器是微波射频变频组件的关键部件之一，广泛应用于雷达、侦收、无线监测以及通信系统中。近年来随着电磁环境的恶化，对接收机灵敏度、分辨率要求越来越高，而频率合成器对该指标有着直接影响，因此现代通信对频率合成器的性能如相位噪声、频率步进等，也提出了更高的要求。受限于锁相环跳频时间长，目前宽带细步进捷变频频率合成器主要依赖于将DDS的输出信号进行混频或者倍频方式拓展带宽，该方法通常需要大量的滤波器导致体积大、功耗高；常规捷变频源也采用模拟直接合成法如梳谱发生器、PDRO等，通常无法细步进，常规实现宽带细步进频率合成器成体积庞大、功耗高。

发明内容

[0003] 本发明的目的就在于为了解决上述问题而提供一种宽带细步进捷变频合系统，包括第一信号发生单元、第一混频滤波单元、第二信号发生单元、功分器、第二混频滤波单元、第三信号发生单元、第二混频滤波单元、第三混频滤波单元与分频器；所述第二信号发生单元输出端与功分器输入端相连；所述功分器输出端分别与所述第一混频滤波单元第一输入端、第三混频滤波单元第一输入端相连；所述第一混频滤波单元第二输入端与所述第一混频滤波单元输入端相连；所述第一混频滤波单元输出端、第三信号发生单元输出端与所述第二混频滤波单元输入端相连；所述第二混频滤波单元输出端与所述第三混频滤波单元输入端相连；所述第三混频滤波单元输出端与所述分频器输入端相连。

[0004] 本发明的有益效果在于：本发明能够进行频谱扩展，实现选频与频率捷变，能够实现高速跳频，无需使用大量的开关滤波器组，相对传统的方式具有更好的性能、更简单的配置、更低的成本以及更高的可靠性，体积小功耗低。

附图说明

[0005] 图1是本发明的示意图；

[0006] 图2是本发明实施例的示意图。

[0007] 图中：①-参考时钟源；②-梳状谱发生器；③-第一混频器；④-第一带通滤波器；⑤-DDS发生器；⑥-第二混频器；⑦-第二带通滤波器；⑧-第三混频器；⑨-第三带通滤波器；
⑩-可编程分频器； -功分器； -FPGA控制器； -数模转换器； -压控振荡器。

具体实施方式

[0008] 下面结合附图对本发明作进一步说明：

[0009] 如附图1所示，本发明一种宽带细步进捷变频合系统，包括第一信号发生单元、第一混频滤波单元、第二信号发生单元、功分器、第二混频滤波单元、第三信号发生单元、第二混频滤波单元、第三混频滤波单元与分频器；所述第二信号发生单元输出端与功分器输入端相连；所述功分器输出端分别与所述第一混频滤波单元第一输入端、第三混频滤波单元第一输入端相连；所述第一混频滤波单元第二输入端与所述第一混频滤波单元输入端相连；所述第一混频滤波单元输出端、第三信号发生单元输出端与所述第二混频滤波单元输入端相连；所述第二混频滤波单元输出端与所述第三混频滤波单元输入端相连；所述第三混频滤波单元输出端与所述分频器输入端相连。

[0010] 进一步的，所述第一信号发生单元包括参考时钟源与梳状谱发生器；所述参考时钟源输出端与所述梳状谱发生器输入端相连；所述梳状谱发生器输出端与所述第一混频滤波单元第二输入端相连。

[0011] 进一步的，所述第三信号发生单元包括FPGA控制器、数模转换器、压控振荡器与功分器；所述FPGA控制器输出端通过数模转换器与所述压控振荡器输入端相连；所述压控振荡器输出端与所述功分器输入端相连；所述功分器第一输出端与所述第一混频滤波单元输入端相连；所述功分器第二输出端与所述第三混频滤波单元相连。

[0012] 进一步的，所述第二信号发生单元为DDS信号发生器。

[0013] 进一步的，所述分频器为可编程分频器。

[0014] FPGA控制器控制数模转换器产生精度较高的调谐电压，使得压控振荡器输出固定频率的信号，该频率信号经过宽带功分器分为两路，分别作为第一混频器与第三混频器的本振信号。参考时钟源产生参考信号F0激励梳状谱发生器产生等间隔的宽带输出信号。设梳状谱发生器输出值为n,则宽带输出信号n*F0(n＝1、2、3、4、5、6……)，设第一带通滤波器为中心频率n*F0(n＝1、2、3、4、5、6……)，设第一带通滤波器为中心频率N*F0的窄带带通滤波器(通常带宽不B≤0.1F0)，通过调整高速数模转换器的输出电压，在第一带通滤波器的作用下，便能从梳状谱发生器的宽带输出中选择出定值N*F0，即第一带通滤波器的输出为N*F0＝F-n*F0(n＝1、2、3、4、5、6……)。

[0015] 设DDS发生器输出中心频率为FD,该信号经过第二混频器与N*F0混频进行频谱搬移后经由第二带通滤波器选出上边带信号或下边带信号作为有用信号，即第二带通滤波器输出为F-n*F0-FD，该信号再次经第三混频器与功分器的输出频率F信号进行变频并经过第三带通滤波器滤波，最终得到输出信号F1＝F-(F-n*F0-FD)＝n*F0-FD(n＝1、2、3、4、5、6……),从而抵消掉低质量的压控振荡器的输出信号。第三带通滤波器的输出信号F1经过可编程分频器分频后进一步扩展输出带宽，设可编程分频器的分频比为D，则最终输出频率为Fout＝(n*F0-FD)/D(n＝1、2、3、…,D＝1、2、4、8)。

[0016] 本发明利用梳状谱发生器对DDS输出进行频谱扩展，其中梳状谱发生器产生等间隔宽带信号，DDS产生带宽为参考信号的细步进信号对梳状谱进行填充从而实现宽带无缝细步进高速跳频源；本发明通过改变压控振荡器的输出，选择对应的梳状谱发生器的期望的频率输出，在仅仅用一个滤波器的情况下巧妙的利用VCO的宽输出特性实现了频谱扩展。

[0017] 本发明在将梳状谱选频并与DDS实现频谱搬移后，再次与压控振荡器的输出进行混频，从而抵消掉低质量的VCO信号，在FPGA控制器控制下，对压控振荡器直接调制实现了高速跳频能力。

[0018] 本发明利用梳状谱发生器，进行频谱扩展，相比传统的多级倍频链路，电路更简化同时减小了体积和功耗。本发明中不需要大量的带通滤波器，充分利用宽带VCO与混频和单个滤波器便实现了选频功能完成对杂散的控制，同时结合梳谱发生器优良的噪声性能，使得本发明相对传统的方式具有更好的性能和更低的成本以及可靠性，能进一步减小设备的尺寸，因此本发明具有体积小的优点。

[0019] 本发明与传统的宽带细步进捷变频不同，其特征在于本发明使用梳谱发生器对DDS进行频谱扩展；其次使用宽带压控振荡器VCO与梳谱发生器混频的方式完成选频并实现频率捷变的能力。最后本发明没有使用大量的开关滤波器组，使得整个系统配置简单，可靠性高。

[0020] 本发明能够进行频谱扩展，实现选频与频率捷变，能够实现高速跳频，无需使用大量的开关滤波器组，相对传统的方式具有更好的性能、更简单的配置、更低的成本以及更高的可靠性，体积小功耗低。

[0021] 本发明的技术方案不限于上述具体实施例的限制，凡是根据本发明的技术方案做出的技术变形，均落入本发明的保护范围之内。