等离子体处理装置用电极板及等离子体处理装置用电极板的再生方法

摘要

本发明提供一种等离子体处理装置用电极板，其具有使等离子体生成用气体通过的通气孔，该等离子体处理装置用电极板具有基材和设置于所述基材的至少一个表面的涂层，所述基材由耐等离子体性比形成所述涂层的材料高的材料形成。

权利要求

1.一种等离子体处理装置用电极板，其具有使等离子体生成用气体通过的通气孔，该等离子体处理装置用电极板的特征在于，所述等离子体处理装置用电极板具有基材和设置于所述基材的至少一个表面的涂层，所述基材由耐等离子体性比形成所述涂层的材料高的材料形成。

2.根据权利要求1所述的等离子体处理装置用电极板，其特征在于，形成所述基材的材料为选自Y2O3、Al2O3及AlN中的一种或两种以上的混合物或者为它们与SiC的混合物，形成所述涂层的材料为致密碳化硅。

3.一种等离子体处理装置用电极板的再生方法，该等离子体处理装置用电极板具有使等离子体生成用气体通过的通气孔，该等离子体处理装置用电极板的再生方法的特征在于，所述等离子体处理装置用电极板具有基材和设置于所述基材的至少一个表面的涂层，所述涂层由致密碳化硅形成，所述基材由耐等离子体性高于所述致密碳化硅的材料形成，所述涂层的表面被等离子体消耗，所述等离子体处理装置用电极板的再生方法具备如下工序：

通过化学气相沉积法，将致密碳化硅层再涂布于所述等离子体处理装置用电极板的表面；及去除涂布于所述等离子体处理装置用电极板的通气孔表面的所述致密碳化硅层。

说明书

等离子体处理装置用电极板及等离子体处理装置用电极板的

再生方法

技术领域

[0001] 本发明涉及一种等离子体处理装置用电极板及等离子体处理装置用电极板的再生方法。

[0002] 本申请主张基于2017年2月16日于日本申请的专利申请2017-027039号的优先权，并将其内容援用于此。

背景技术

[0003] 关于半导体设备制造工艺中所使用的等离子体蚀刻装置或等离子体CVD装置等等离子体处理装置，在其真空室内部具备在上下方向对向配置的一对电极。通常，在上侧电极形成有用于使等离子体生成用气体通过的通气孔。下侧电极成为架台，且能够固定晶片等被处理基板。并且，通过一边从上侧电极的通气孔向固定于下侧电极的被处理基板供给等离子体生成用气体，一边对该上侧电极与下侧电极之间施加高频电压，而产生等离子体，对被处理基板进行蚀刻等的处理。

[0004] 在上述结构的等离子体处理装置中，电极因在蚀刻处理时接受等离子体的照射而逐渐消耗。因此，为了提高电极的耐等离子体性，研究了在电极的表面设置涂层、及再涂布因等离子体的照射而被消耗的电极表面的涂层而使电极再生。

[0005] 在专利文献1中公开了在等离子体蚀刻装置用电极(吹气板)的喷出等离子体生成用气体一侧的表面形成致密碳化硅层。在该专利文献1中，作为致密碳化硅层，举出通过化学气相沉积法(CVD法)形成的SiC(CVD-SiC)和由致密的碳化硅烧结体构成的烧结体层。

[0006] 在专利文献2中公开了如下内容：电极具有由第1材料制成的第1基板及在所述第1基板的表面形成的由第2材料制成的电极表面层，作为该电极的再生方法，在被消耗的电极表面层的表面，使用第2材料进行涂布。在该专利文献2中，作为第1材料的例子记载有烧结SiC，且作为电极表面层(第2材料)的例子记载有CVD-SiC。

[0007] 专利文献1：日本特开2005-285845号公报

[0008] 专利文献2：国际公开第2008/146918号

[0009] 为了提高等离子体处理装置用电极板的耐等离子体性，有效方法之一是在电极的表面设置高耐等离子体性的涂层。然而，根据本发明人的研究，即使涂层的耐等离子体性高，基材的耐等离子体性低时，有时在涂层被等离子体消耗之前，基材的通气孔的内壁被消耗。若通气孔的内壁被消耗而通气孔的孔径扩大，则等离子体生成用气体的流量发生变动，有可能难以稳定地进行蚀刻处理。

发明内容

[0010] 该发明是鉴于前述情况而完成的，且提供一种通气孔的内壁难以被消耗的等离子体处理装置用电极板、及该等离子体处理装置用电极板的再生方法。

[0011] 为了解决上述问题，作为本发明的一方案的等离子体处理装置用电极板为具有使等离子体生成用气体通过的通气孔的等离子体处理装置用电极板，该等离子体处理装置用电极板的特征在于，所述等离子体处理装置用电极板具有基材和设置于所述基材的至少一个表面的涂层，所述基材由耐等离子体性比形成所述涂层的材料高的材料形成。

[0012] 作为设为这种结构的本发明的一方案的等离子体处理装置用电极板中，基材由耐等离子体性比形成涂层的材料高的材料形成。因此，与涂层相比，基材的通气孔的内壁难以引起由等离子体产生的消耗。因此，作为本发明的一方案的等离子体处理装置用电极板中，在基于等离子体的蚀刻处理中，难以发生等离子体生成用气体的流量的变动，并能够经长时间稳定地利用。

[0013] 在此，作为本发明的一方案的等离子体处理装置用电极板中，优选形成所述基材的材料为选自Y2O3、Al2O3及AlN中的一种或两种以上的混合物或者为它们与SiC的混合物，形成所述涂层的材料为致密碳化硅。

[0014] 在该情况下，能够可靠地使基材的耐等离子体性高于涂层的耐等离子体性。并且，由致密碳化硅形成涂层，因此能够防止基材的材料转印到晶片上而产生污染。

[0015] 作为本发明的一方案的具有使等离子体生成用气体通过的通气孔的等离子体处理装置用电极板的再生方法的特征在于，所述等离子体处理装置用电极板具有基材和设置于所述基材的至少一个表面的涂层，所述涂层由致密碳化硅形成，所述基材由耐等离子体性高于所述致密碳化硅的材料形成，所述涂层的表面被等离子体消耗，等离子体处理装置用电极板的再生方法具备如下工序：通过化学气相沉积法，将致密碳化硅层再涂布于所述等离子体处理装置用电极板的表面；及去除涂布于所述等离子体处理装置用电极板的通气孔表面的所述致密碳化硅层。

[0016] 在作为设为这种结构的本发明的一方案的等离子体处理装置用电极板的再生方法中，基材由耐等离子体性高于形成涂层的致密碳化硅的材料形成，因此在基材的通气孔的内壁被消耗之前，能够使等离子体处理装置用电极板再生。因此，根据作为本发明的一方案的等离子体处理装置用电极板的再生方法，能够不使等离子体生成用气体的流量发生变动而使等离子体处理装置用电极板再生。

[0017] 根据本发明，能够提供一种通气孔的内壁难以被消耗的等离子体处理装置用电极板、及该等离子体处理装置用电极板的再生方法。

附图说明

[0018] 图1A是本实施方式所涉及的等离子体处理装置用电极板的概略说明图，且是电极板的立体图。

[0019] 图1B是本实施方式所涉及的等离子体处理装置用电极板的概略说明图，且是电极板的剖视图。

[0020] 图2是表示使用了本实施方式所涉及的等离子体处理装置用电极板的等离子体蚀刻装置的一例的概略结构图。

[0021] 图3是使用图2的等离子体蚀刻装置进行晶片的蚀刻处理之后的等离子体处理装置用电极板的通气孔的概略剖视图。

[0022] 图4是表示对形成涂层的材料的耐等离子体性高于形成基材的材料的等离子体处理装置用电极板进行晶片的蚀刻处理之后的状态的概略剖视图。

[0023] 图5是对本实施方式的等离子体处理装置用电极板的再生方法中的将致密碳化硅层再涂布于等离子体处理装置用电极板的表面的工序进行说明的剖视图。

[0024] 图6是对本实施方式的等离子体处理装置用电极板的再生方法中的去除在通气孔表面形成的致密碳化硅层的工序进行说明的剖视图。

具体实施方式

[0025] 以下，参考附图，对作为本发明的实施方式的等离子体处理装置用电极板、及等离子体处理装置用电极板的再生方法进行说明。

[0026] 本实施方式所涉及的等离子体处理装置用电极板例如可用作在半导体设备制造工艺中所使用的等离子体蚀刻装置、等离子体CVD装置等等离子体处理装置的真空室内部具备的一对电极中的上侧电极。

[0027] 图1是本实施方式所涉及的等离子体处理装置用电极板的概略说明图。图1A是电极板的立体图，图1B是电极板的剖视图。

[0028] 在图1A及图1B中，等离子体处理装置用电极板10呈盘状，且形成有多个使等离子体生成用气体通过的通气孔11。等离子体处理装置用电极板10具有基材12和在基材12的表面形成的涂层13。

[0029] 在本实施方式的等离子体处理装置用电极板10中，通气孔11的直径优选在0.1mm以上且1.0mm以下的范围内。基材12中的通气孔11的纵横比(基材12的厚度/通气孔11的直径)优选为3以上。若通气孔11的纵横比为3以上，则等离子体难以到达至等离子体处理装置用电极板10的背面，能够抑制配置于等离子体处理装置用电极板10的背面的部件(例如，图2的冷却板15)的消耗。并且，为了防止等离子体生成用气体的反流，通气孔11的纵横比优选为50以下。通气孔11的密度可以是0.1孔/cm2以上且0.5孔/cm2以下，但是并不限定于此。

[0030] 基材12的厚度优选在1mm以上且20mm以下的范围内。若基材12的厚度在该范围内，则等离子体处理装置用电极板10的强度较强，难以发生由等离子体引起的翘曲、变形，且能够使等离子体生成用气体通过。

[0031] 涂层13的厚度优选在0.3mm以上且5.0mm以下的范围内。通过使涂层13的厚度在该范围内，能够延长涂层13被消耗并暴露基材12为止的时间，能够延长等离子体处理装置用电极板10的使用时间。另外，若涂层13的厚度超过5.0mm，则涂层13内的通气孔11的孔径因由等离子体引起的涂层的消耗而发生变动，有可能难以调节等离子体生成用气体的流量。涂层13的厚度更优选在1.0mm以上且3.0mm以下的范围内，但是并不限定于此。

[0032] 在本实施方式的等离子体处理装置用电极板10中，基材12由耐等离子体性比形成涂层13的材料高的材料形成。在此，耐等离子体性高是指在相同条件下照射等离子体时的消耗比率低。对于材料彼此的耐等离子体性的比较，能够通过如后述的实验例所示那样对各材料的耐等离子体性进行评价来进行。作为实际的等离子体处理装置用电极板10，优选由基材12和涂层13形成，所述基材12具有如基材12的通气孔内壁的消耗量相对于涂层13的消耗量(厚度)为1/10以下这样的耐等离子体性。

[0033] 在本实施方式的等离子体处理装置用电极板10中，将形成基材12的材料设为选自Y2O3、Al2O3及AlN中的一种或两种以上的混合物或者为它们与SiC的混合物。形成基材12的材料尤其优选选自Y2O3、Al2O3及AlN中的一种或两种以上与SiC的混合物。在该情况下，优选Y2O3、Al2O3及AlN的含量以总计在3质量％以上且10质量％以下的范围内。若Y2O3、Al2O3及AlN的含量少于3质量％，则耐等离子体性有可能不足。另一方面，若Y2O3、Al2O3及AlN的含量超过10质量％以上，则有可能转印到晶片上的杂质量增加而难以制造半导体元件。更优选Y2O3的含量在3质量％以上且5质量％以下的范围内，Al2O3的含量在3质量％以上且5质量％以下的范围内，AlN的含量在3质量％以上且5质量％以下的范围内，但是并不限定于此。

[0034] 在将形成基材12的材料设为选自Y2O3、Al2O3及AlN中的一种或两种以上的混合物的情况下，优选基材12的厚度在4mm以上且10mm以下的范围内。制造由Y2O3构成的基板时，优选烧结温度在1500℃以上且1700℃以下的范围内，制造由Al2O3制成的基板时，优选烧结温度在1200℃以上且1400℃以下的范围内，制造由AlN制成的基板时，优选烧结温度在1600℃以上且1800℃以下的范围内。并且，优选压力在30MPa以上且40MPa以下的范围内，但是并不限定于此。

[0035] 优选基材12为上述材料的烧结体。成为基材12的烧结体的原材料的孔隙率优选为2％以下。

[0036] 在本实施方式的等离子体处理装置用电极板10中，将形成涂层13的材料设为致密碳化硅。致密碳化硅是密度为3.10g/cm3以上的碳化硅。优选致密碳化硅为通过化学气相沉3 3
积法(CVD法)成型的CVD-SiC。更优选致密碳化硅的密度在3.20g/cm以上且3.21g/cm以下的范围内，但是并不限定于此。

[0037] 本实施方式的等离子体处理装置用电极板10能够通过如下方法来制造，该方法例如具备：烧结工序，使形成基材的材料烧结而获得烧结体；涂布工序，在烧结体的表面形成由致密碳化硅构成的涂层；及通气孔形成工序，在形成有涂层的烧结体形成通气孔。

[0038] 在烧结工序中，作为形成基材的材料，使用选自Y2O3、Al2O3及AlN中的一种或两种以上与SiC的混合物时，作为这些原料的混合方法，并无特别限制。对于混合，可以湿式进行，也可以干式进行。混合时，能够使用球磨机等用于混合粉末的通常的混合装置。

[0039] 作为使形成基材的材料烧结的方法，能够使用热压、常压烧结、热等静压。优选烧结温度在1900℃以上且2000℃以下的范围内，优选烧结压力在30MPa以上且40MPa以下的范围内，但是并不限定于此。

[0040] 在涂布工序中，作为形成涂层的方法，能够使用CVD法。

[0041] 在通气孔形成工序中，作为在形成有涂层的烧结体形成通气孔的方法，能够使用钻头加工、超声波加工、激光加工。

[0042] 图2是表示使用了本实施方式所涉及的等离子体处理装置用电极板的等离子体蚀刻装置的一例的概略结构图。

[0043] 如图2所示，等离子体蚀刻装置100中，在真空室30内部的上侧设置有本实施方式所涉及的等离子体处理装置用电极板10(上侧电极)，并且在下侧与等离子体处理装置用电极板10相互隔着间隔而平行地设置能够上下移动的架台(下侧电极)20。在该情况下，将上侧的等离子体处理装置用电极板10通过绝缘体14相对于真空室30的壁支承为绝缘状态。在架台20上设置有静电卡盘21和包围其周围的硅制支承环22。在静电卡盘21上，以通过支承环22支承了周缘部的状态载置晶片(被处理基板)40。并且，在真空室30的上侧设置有蚀刻气体供给管31。从该蚀刻气体供给管31送出的蚀刻气体经由扩散部件32之后，通过在等离子体处理装置用电极板10上设置的通气孔11而流向晶片40，并从真空室30的侧部的排出口33排出到外部。另一方面，通过高频电源50，对等离子体处理装置用电极板10与架台20之间施加高频电压。

[0044] 并且，在等离子体处理装置用电极板10的背面固定有由导热性优异的铝等构成的冷却板15。在该冷却板15上，也以与等离子体处理装置用电极板10的通气孔11连通的方式，以与通气孔11相同的间距形成有贯穿孔16。并且，等离子体处理装置用电极板10以背面与冷却板15接触的状态通过螺钉等而固定于等离子体蚀刻装置100内。

[0045] 图3是使用上述等离子体蚀刻装置100进行晶片40的蚀刻处理之后的等离子体处理装置用电极板10的通气孔11的概略剖视图。另外，图3中，虚线表示进行蚀刻处理之前的状态，实线表示进行蚀刻处理之后的状态。并且，等离子体生成用气体从上方向下方(图2的箭头方向)通过通气孔11，并在等离子体处理装置用电极板10的下方生成等离子体。因此，在图3中，等离子体处理装置用电极板10的下侧的涂层13被消耗，13a为没有被等离子体消耗而残留的涂层的残留部，13b为被等离子体消耗的涂层的消耗部。

[0046] 如图3所示，在等离子体处理装置用电极板10的涂层13中，通气孔11的周围因蚀刻处理而被消耗成锥形。优选基材12内的通气孔11的内壁实质上未被消耗。例如，在通气孔11的直径为0.5mm且涂层13的厚度为3.0mm的情况下，即使在进行蚀刻处理直至暴露通气孔11的基材12的端面时，基材12内的通气孔11的内壁被消耗的厚度t优选为0.005mm以下。

[0047] 图4是表示对形成涂层的材料的耐等离子体性高于形成基材的材料的等离子体处理装置用电极板进行晶片的蚀刻处理之后的状态的概略剖视图。在图4所示的等离子体处理装置用电极板110中，基材112为SiC烧结体，涂层113由CVD-SiC形成。另外，在图4中，虚线表示进行蚀刻处理之前的状态，实线表示进行蚀刻处理之后的状态。113a为没有被等离子体消耗而残留的涂层的残留部，113b为被等离子体消耗的涂层的消耗部。

[0048] 如图4所示，在形成涂层113的材料的耐等离子体性高于形成基材112的材料的等离子体处理装置用电极板110中，基材112内的通气孔111的内壁被等离子体大量消耗。因此，通过通气孔111的等离子体生成用气体的流量发生大幅变动，难以稳定地实施蚀刻处理。

[0049] 接着，对本实施方式的等离子体处理装置用电极板的再生方法进行说明。

[0050] 例如，如上述图3所示，本实施方式的等离子体处理装置用电极板的再生方法为涂层的表面被等离子体消耗的等离子体处理装置用电极板的再生方法。本实施方式的等离子体处理装置用电极板的再生方法具备如下工序：将致密碳化硅层再涂布于等离子体处理装置用电极板的表面；及去除涂布于等离子体处理装置用电极板的通气孔表面的致密碳化硅层。判断为涂层13的表面被等离子体消耗的涂层13的厚度可以是相对于进行蚀刻处理之前的涂层13厚度成为95％以下时的厚度。

[0051] 图5是对将致密碳化硅层再涂布于等离子体处理装置用电极板的表面的状态进行说明的剖视图。

[0052] 在本实施方式的等离子体处理装置用电极板的再生方法中，致密碳化硅层13c为由通过CVD法形成的CVD-SiC构成的层。致密碳化硅层13c以超过涂层13的消耗部13b的厚度形成，通气孔11的直径局部变窄。致密碳化硅层13c的厚度优选为1mm以上且5mm以下，但是并不限定于此。

[0053] 图6是对去除了在通气孔表面形成的致密碳化硅层13c的状态进行说明的剖视图。

[0054] 在本实施方式的等离子体处理装置用电极板的再生方法中，去除涂布于等离子体处理装置用电极板的通气孔表面的致密碳化硅层13c。由此，使通气孔11的直径恢复到再生前的状态，并且使基材12的通气孔11的内壁暴露高耐等离子体性的基材12的材料。若致密碳化硅层13c残留于基材12的通气孔11的内壁上，则通过在基于等离子体的蚀刻处理中残留于通气孔11的内壁上的致密碳化硅层13c被消耗，通气孔11的孔径扩大，由此等离子体生成用气体的流量发生变动，有可能难以稳定地进行蚀刻处理。作为去除致密碳化硅层13c的方法，能够使用钻头加工、超声波加工、激光加工。并且，去除在涂层13的残留部13的表面形成的致密碳化硅层13c，直至达到进行蚀刻处理之前的状态的涂层13的厚度。作为去除致密碳化硅层13c的方法，能够使用平面磨削加工。

[0055] 在设为如上述那样的结构的本实施方式的等离子体处理装置用电极板10中，基材12由耐等离子体性比形成涂层13的材料高的材料形成，因此与涂层13相比，基材12的通气孔11的内壁难以引起由等离子体产生的消耗。

[0056] 因此，在本实施方式的等离子体处理装置用电极板中，在基于等离子体的蚀刻处理中，难以发生等离子体生成用气体的流量的变动，并能够经长时间稳定地利用。

[0057] 并且，在本实施方式的等离子体处理装置用电极板10中，形成基材12的材料为选自Y2O3、Al2O3及AlN中的一种或两种以上的混合物或者为它们与SiC的混合物，将形成涂层13的材料设为致密碳化硅，因此能够可靠地使基材12的耐等离子体性高于涂层13的耐等离子体性。

[0058] 在本实施方式的等离子体处理装置用电极板的再生方法中，基材由耐等离子体性高于形成涂层的致密碳化硅的材料形成，因此在基材的通气孔的内壁被消耗之前，能够使等离子体处理装置用电极板再生。因此，根据本实施方式的等离子体处理装置用电极板的再生方法，能够不使等离子体生成用气体的流量发生变动而使等离子体处理装置用电极板再生。

[0059] 以上，对本发明的实施方式进行了说明，但本发明并不限定于此，可以在不脱离该发明的技术思想的范围内进行适当变更。

[0060] 例如，本实施方式中，将等离子体处理装置用电极板10设为盘状，但是对等离子体处理装置用电极板10的形状并无特别限制，可以设为方板状。

[0061] 并且，在本实施方式中，形成基材12的材料为选自Y2O3、Al2O3及AlN中的一种或两种以上的混合物或者为它们与SiC的混合物，将形成涂层13的材料作为致密碳化硅而进行了说明，但是并不限定于此，基材12可以由耐等离子体性比形成涂层13的材料高的材料形成。优选基材12及涂层13的材料根据等离子体生成用气体、经蚀刻处理的晶片(被处理基板)的材质而适当地选择。

[0062] 实施例

[0063] 以下，对评价硅本发明所涉及的等离子体处理装置用电极板的作用效果而得的评价试验的结果进行说明。

[0064] 首先，作为预备试验，对在下述实验例1～实验例7中制作的电极材料的耐等离子体性进行了评价。

[0065] [实验例1]

[0066] (SiC烧结体的制作)

[0067] 准备了SiC粉末(纯度：99.9质量％，平均粒径：0.4μm)。将所准备的SiC粉末填充于成型模中，并利用热压在2000℃、40MPa的条件下进行了加压烧成。对所获得的烧结体进行抛光加工，而制作了直径为400mm且厚度为10mm的SiC烧结体。所获得的烧结体的气孔率为2％以下。

[0068] [实验例2]

[0069] (CVD-SiC的制作)

[0070] 准备了硅基板(直径：40mm，厚度：5mm)。在所准备的硅基板的表面上，使用CVD装置制作了厚度为10mm的CVD-SiC。

[0071] [实验例3]

[0072] (含有3质量％-Y2O3的SiC烧结体的制作)

[0073] 准备了Y2O3粉末(纯度：99.9质量％，平均粒径：3μm)和SiC粉末(纯度：99.9质量％，平均粒径：4μm)。

[0074] 将所准备的Y2O3粉末和SiC粉末以质量比计以3:97(Y2O3粉末:SiC粉末)的比例使用球磨机进行混合，而获得了粉末混合物。将所获得的粉末混合物填充于成型模中，并利用热压在2000℃、40MPa的条件下进行了加压烧成。对所获得的烧结体进行抛光加工，而获得了直径为400mm且厚度为10mm的含有3质量％-Y2O3的SiC烧结体。所获得的烧结体的气孔率为2％以下。

[0075] [实验例4]

[0076] (含有5质量％-Y2O3的SiC烧结体的制作)

[0077] 将Y2O3粉末与SiC粉末的混合比例以质量比计设为5:95(Y2O3粉末:SiC粉末)，除此以外，以与实验例3相同的方式，制作了含有5质量％-Y2O3的SiC烧结体。所获得的烧结体的气孔率为2％以下。

[0078] [实验例5]

[0079] (含有10质量％-Y2O3的SiC烧结体的制作)

[0080] 将Y2O3粉末与SiC粉末的混合比例以质量比计设为10:90(Y2O3粉末:SiC粉末)，除此以外，以与实验例3相同的方式，获得了含有10质量％-Y2O3的SiC烧结体。所获得的烧结体的气孔率为2％以下。

[0081] [实验例6]

[0082] (含有3质量％-Al2O3的SiC烧结体的制作)

[0083] 准备了Al2O3粉末(纯度：99.9质量％，平均粒径：0.3μm)。

[0084] 将Al2O3粉末和SiC粉末以质量比计以3:97(Al2O3粉末:SiC粉末)的比例使用球磨机进行混合，来代替Y2O3粉末，除此以外，以与实验例3相同的方式，制作了含有3质量％-Al2O3的SiC烧结体。所获得的烧结体的气孔率为2％以下。

[0085] [实验例7]

[0086] (含有3质量％-AlN的SiC烧结体的制作)

[0087] 准备了AlN粉末(纯度：99.9质量％，平均粒径：0.5μm)。

[0088] 将AlN粉末和SiC粉末以质量比计以3:97(AlN粉末:SiC粉末)的比例使用球磨机进行混合，来代替Y2O3粉末，除此以外，以与实验例3相同的方式，制作了含有3质量％-AlN的SiC烧结体。所获得的烧结体的气孔率为2％以下。

[0089] (耐等离子体性的评价)

[0090] 对在实验例1～实验例7中制作的电极材料的局部表面实施了遮蔽。将实施了该遮蔽的电极材料安装于RIE等离子体蚀刻装置上。接着，将RIE等离子体蚀刻装置内部设为真空之后，以50sccm的流量导入SF4气体，并以500W对电极材料照射了1小时的等离子体。照射等离子体之后，从RIE等离子体蚀刻装置中取出了电极材料。去除电极材料的遮蔽，并测定了遮蔽部分与未遮蔽的部分的级差作为由照射等离子体产生的消耗量。评价所测定的电极材料的消耗量，作为将在实验例1中制作的SiC烧结体的消耗量设为1的消耗比率(＝电极材料的消耗量/SiC烧结体的消耗量)。将其结果示于表1中。

[0091] [表1]

[0092]  材料 消耗比率
实验例1 SiC烧结体 1
实验例2 CVD-SiC 0.873
实验例3 含有3质量％-Y2O3的SiC烧结体 0.383
实验例4 含有5质量％-Y2O3的SiC烧结体 0.375
实验例5 含有10质量％-Y2O3的SiC烧结体 0.355
实验例6 含有3质量％-Al2O3的SiC烧结体 0.834
实验例7 含有3质量％-AlN的SiC烧结体 0.840

[0093] 根据表1的消耗比率确认到，在实验例1～实验例7中制作的电极材料的耐等离子体性按照SiC烧结体、CVD-SiC、含有3质量％-AlN的SiC烧结体、含有3质量％-Al2O3的SiC烧结体、含有3质量％-Y2O3的SiC烧结体、含有5质量％-Y2O3的SiC烧结体、含有10质量％-Y2O3的SiC烧结体的顺序增高。

[0094] [本发明例1]

[0095] 以与上述实验例3相同的方式，制作了直径为400mm且厚度为10mm的含有3质量％-Y2O3的SiC烧结体。

[0096] 将所获得的含有3质量％-Y2O3的SiC烧结体设为基材，并使用CVD装置在其一侧表面形成了厚度为2mm的CVD-SiC层。接着，使用激光装置，在所获得的层叠体以10mm的间隔均等地形成目标直径为0.5mm的通气孔，而制造了等离子体处理装置用电极板。

[0097] [本发明例2]

[0098] 作为基材，使用以与上述实验例4相同的方式制作的含有5质量％-Y2O3的SiC烧结体，除此以外，以与本发明例1相同的方式，制造了等离子体处理装置用电极板。

[0099] [本发明例3]

[0100] 作为基材，使用以与上述实验例5相同的方式制作的含有10质量％-Y2O3的SiC烧结体，除此以外，以与本发明例1相同的方式，制造了等离子体处理装置用电极板。

[0101] [本发明例4]

[0102] 作为基材，使用以与上述实验例6相同的方式制作的含有3质量％-Al2O3的SiC烧结体，除此以外，以与本发明例1相同的方式，制造了等离子体处理装置用电极板。

[0103] [本发明例5]

[0104] 作为基材，使用以与上述实验例7相同的方式制作的含有3质量％-AlN的SiC烧结体，除此以外，以与本发明例1相同的方式，制造了等离子体处理装置用电极板。

[0105] [比较例1]

[0106] 作为基材，使用以与上述实验例1相同的方式制作的SiC烧结体，除此以外，以与本发明例1相同的方式，制造了等离子体处理装置用电极板。

[0107] 关于在本发明例1～本发明例5及比较例1中制造的等离子体处理装置用电极板，以下述方式评价了耐等离子体性及由等离子体处理后的再生引起的通气孔的孔径的变化。

[0108] (耐等离子体性)

[0109] 对所制造的等离子体处理装置用电极板的表面的一部分实施了遮蔽。将实施了该遮蔽的等离子体处理装置用电极板安装于图2所示的等离子体蚀刻装置上，并进行了晶片的蚀刻处理。将真空室内部设为真空之后，以50sccm的流量导入SF4气体，并以500W进行300小时的蚀刻处理。蚀刻处理之后，从等离子体蚀刻装置中取出了等离子体处理装置用电极板。去除了等离子体处理装置用电极板的遮蔽之后，对在通气孔的中心处切割的试样进行树脂填埋，并对切割面进行抛光而暴露了通气孔的截面。利用SEM(扫描型电子显微镜)观察通气孔及涂层的截面，并以下述方式求出了等离子体处理后的通气孔和涂层的消耗度。

[0110] 将其结果示于表2中。

[0111] (通气孔的消耗度)

[0112] 将通气孔的消耗度设为基材的通气孔内壁的消耗度(相当于图3的t)。测定通气孔的深度方向的中央部分(等离子体处理装置用电极板的厚度方向上的基材的中央部分)中的通气孔的孔径(等离子体处理后的孔径)，并通过下述式进行了计算。

[0113] 通气孔的消耗度＝{蚀刻处理后的孔径-蚀刻处理前的孔径(0.5mm)}/2[0114] (涂层的消耗度)

[0115] 将涂层的消耗度设为通过等离子体处理被消耗的部分的厚度(相当于图3的消耗部13b的厚度)。测定距电极板中心100mm的部分与去除了遮蔽的部分的级差，并将其测定值设为涂层的消耗度。

[0116] [表2]

[0117]

[0118] 若将本发明例1～本发明例5与比较例1进行比较，则确认到本发明例1～本发明例5的涂层的消耗度与比较例1相等，但是本发明例1～本发明例5的基材的通气孔内壁的消耗度显著下降。尤其，确认到使用含有Y2O3的SiC的烧结体作为基材的本发明例1～本发明例3中，与比较例1相比，基材的通气孔内壁的消耗度下降至1/2以下。

[0119] (由等离子体处理后的再生引起的通气孔的孔径的变化)

[0120] 将所制造的等离子体处理装置用电极板安装于图2所示的等离子体蚀刻装置上，并在与上述耐等离子体性的评价相同的条件下进行了晶片的蚀刻处理。蚀刻处理之后，从等离子体蚀刻装置中取出了等离子体处理装置用电极板。对一部分通气孔的开口部进行了遮蔽。使用CVD装置，以厚度为2mm的CVD-SiC层再涂布于所遮蔽的等离子体处理装置用电极板的表面。接着，使用激光装置，去除了涂布在等离子体处理装置用电极板的通气孔的内壁面的CVD-SiC层。

[0121] 去除所再生的等离子体处理装置用电极板的遮蔽之后，对在通气孔的中心处切割的试样进行树脂填埋，并对切割面进行抛光而暴露了通气孔的截面。关于遮蔽了开口部的通气孔(再生前的通气孔)和未遮蔽开口部的通气孔(再生后的通气孔)，分别利用SEM(扫描型电子显微镜)观察截面，并测定了通气孔的深度方向的中央部分(等离子体处理装置用电极板的厚度方向上的基材的中央部分)中的通气孔的孔径。将其结果示于表3中。

[0122] [表3]

[0123]

[0124] 在比较例1的等离子体处理装置用电极板中，再生后的通气孔的孔径相较于蚀刻处理前的通气孔的孔径(0.5mm)扩大了0.01mm(2％)以上。在通气孔的孔径为0.5mm且纵横比为20(＝10mm/0.5mm)的等离子体处理装置用电极板中，若通气孔的孔径扩大至超过0.01mm，则通过通气孔而流动的气体的流量控制变得困难。因此，确认到比较例1的等离子体处理装置用电极板难以在再生后使用。

[0125] 相对于此，在本发明例1～本发明例5的等离子体处理装置用电极板中，再生后的通气孔的孔径的扩大窄至0.01mm以下，因此容易在再生后使用。

[0126] 由上述结果确认到，根据本发明例1～本发明例5，能够提供一种通气孔的内壁难以被消耗，且容易在再生后使用的等离子体处理装置用电极板。

[0127] 产业上的可利用性

[0128] 根据本发明，能够提供一种在基于等离子体的蚀刻处理中，难以发生等离子体生成用气体的流量的变动，并能够经长时间稳定地利用的等离子体处理装置用电极板。

[0129] 符号说明

[0130] 10-等离子体处理装置用电极板，11-通气孔，12-基材，13-涂层，13a-残留部，13b-消耗部，13c-致密碳化硅层，14-绝缘体，20-架台(下侧电极)，21-静电卡盘，22-支承环，30-真空室，31-蚀刻气体供给管，32-扩散部件，33-排出口，40-晶片(被处理基板)，50-高频电源，100-等离子体蚀刻装置，110-等离子体处理装置用电极板，111-通气孔，112-基材，113-涂层，113a-残留部，113b-消耗部。