一种基于凹凸曲率补偿的低温漂带隙基准电路

摘要

一种基于凹凸曲率补偿的低温漂带隙基准电路，其中初级基准启动模块和带隙基准核心启动模块用于在上电时启动初级基准模块和带隙基准核心模块，并在初级基准模块和带隙基准核心模块正常工作后退出；带隙基准核心模块通过NMOS管源随器接法或PMOS管共源极接法与第二三极管和第三三极管构成βhelp结构，避免了基极电流引入过大误差的问题；初级基准模块产生一个带驱动能力的初级基准电压为带隙基准核心模块和带隙基准核心启动模块供电，提高了带隙基准的电源抑制性能，且初级基准电压和带隙基准核心模块产生的一阶补偿带隙电压通过电阻分压方式进行叠加，能够产生一个凹凸曲率补偿的低温漂带隙基准，温度漂移系数为4ppm，可以很好的满足高精度应用场合的要求。

权利要求

1.一种基于凹凸曲率补偿的低温漂带隙基准电路，包括初级基准启动模块、初级基准模块、带隙基准核心模块和带隙基准核心启动模块，所述初级基准启动模块用于在上电时启动所述初级基准模块，并在所述初级基准模块正常工作后退出；

所述带隙基准核心启动模块用于在上电时启动所述带隙基准核心模块，并在所述带隙基准核心模块正常工作后退出；

其特征在于，所述初级基准模块包括第一NMOS管、第二NMOS管、第三NMOS管、第四NMOS管、第五NMOS管、第六NMOS管、第三PMOS管、第四PMOS管、第五PMOS管、第六PMOS管、第七PMOS管、第八PMOS管、第九PMOS管、第十PMOS管、第十一PMOS管、第十二PMOS管、第二电阻、第三电阻、第四电阻、第五电阻、第六电阻、第二电容和第一三极管，第五PMOS管的栅漏短接并连接第三PMOS管、第七PMOS管、第九PMOS管和第十一PMOS管的栅极以及第六PMOS管的源极，其源极连接第三PMOS管、第七PMOS管、第九PMOS管、第十一PMOS管和第十二PMOS管的源极并连接电源电压；

第四PMOS管的栅极连接第二NMOS管的漏极、第六PMOS管的栅极和漏极以及第八PMOS管和第十PMOS管的栅极，其源极连接第三PMOS管的漏极，其漏极连接第一NMOS管的栅极和漏极以及第二NMOS管的栅极；

第一NMOS管的源极连接第三NMOS管和第四NMOS管的源极以及第一三极管的发射极并接地；

第二NMOS管的源极通过第二电阻后接地；

第八PMOS管的源极连接第七PMOS管的漏极，其漏极连接第三NMOS管的栅极和漏极以及第四NMOS管的栅极；

第十PMOS管的源极连接第九PMOS管的漏极，其漏极连接第五NMOS管的栅极并通过第三电阻后连接第一三极管的基极和集电极；

第五NMOS管的漏极连接第十一PMOS管的漏极和第十二PMOS管的栅极，其源极连接第四NMOS管的漏极和第六NMOS管的源极；

第六NMOS管的漏极连接第十二PMOS管的漏极和第四电阻的一端并产生初级基准电压，其栅极一方面通过第五电阻后连接第十二PMOS管的漏极，另一方面通过第六电阻后接地；

第二电容的一端连接第十二PMOS管的栅极，另一端连接第四电阻的另一端；

所述带隙基准核心模块包括运算放大器、第三电容、第七电阻、第八电阻、第九电阻、第十电阻、第十一电阻、第十二电阻、第十三电阻、第二三极管、第三三极管和第一MOS 管，其中第八电阻和第十二电阻的阻值相等；

第一MOS管接在所述初级基准电压与第二三极管的基极之间，其栅极连接运算放大器的输出端；

所述第一MOS管为NMOS管时，第一MOS管的漏极连接所述初级基准电压，其源极连接第二三极管的基极；

所述第一MOS管为PMOS管时，第一MOS管的源极连接所述初级基准电压，其漏极连接第二三极管的基极；

第三电容一端连接运算放大器的输出端，另一端通过第七电阻后连接第一MOS管的漏极；

第二三极管的基极连接第三三极管的基极，其集电极连接运算放大器的正向输入端并通过第八电阻后连接所述初级基准电压，其发射极连接第十三电阻的一端并通过第十一电阻后接地；

第三三极管的集电极连接运算放大器的负向输入端并通过第十二电阻后连接所述初级基准电压，其发射极连接第十三电阻的另一端；

第九电阻和第十电阻串联并接在所述初级基准电压和第二三极管的基极之间，其串联点作为所述带隙基准电路的输出端。

2.根据权利要求1所述的基于凹凸曲率补偿的低温漂带隙基准电路，其特征在于，所述运算放大器包括第七NMOS管、第八NMOS管、第九NMOS管、第十NMOS管、第十一NMOS管、第十二NMOS管、第十三NMOS管、第十四NMOS管、第十五NMOS管、第十三PMOS管、第十四PMOS管、第十五PMOS管、第十六PMOS管、第十七PMOS管和第十八PMOS管，第九NMOS管的栅极作为所述运算放大器的正向输入端，其源极连接第十一NMOS管的源极和第十NMOS管的漏极，其漏极连接第十七PMOS管的漏极和第十八PMOS管的源极；

第十一NMOS管的栅极作为所述运算放大器的负向输入端，其漏极连接第十五PMOS管的漏极和第十六PMOS管的源极；

第十三PMOS管的栅漏短接并连接第七NMOS管的漏极、第十五PMOS管和第十七PMOS管的栅极，其源极连接第十四PMOS管、第十五PMOS管和第十七PMOS管的源极并连接所述初级基准电压；

第八NMOS管的栅极连接第七NMOS管和第十NMOS管的栅极以及所述初级基准模块中第三NMOS管的栅极，其漏极连接第十四PMOS管的栅极和漏极以及第十六PMOS管和第十八PMOS管的栅极，其源极连接第七NMOS管、第十NMOS管、第十三NMOS管和第十五NMOS管的源极并接地；

第十二NMOS管栅漏短接并连接第十四NMOS管的栅极和第十六PMOS管的漏极，其源极连接第十三NMOS管的栅极和漏极以及第十五NMOS管的栅极；

第十四NMOS管的漏极连接第十八PMOS管的漏极并作为所述运算放大器的输出端，其源极连接第十五NMOS管的漏极。

3.根据权利要求1或2所述的基于凹凸曲率补偿的低温漂带隙基准电路，其特征在于，所述初级基准启动模块包括第一电阻、第一电容、第一PMOS管和第二PMOS管，第一PMOS管的栅极连接所述初级基准模块中第三PMOS管的栅极，其源极连接电源电压，其漏极连接第二PMOS管的栅极并通过第一电容后接地；

第二PMOS管的源极通过第一电阻后连接电源电压，其漏极连接所述初级基准模块中第一NMOS管的栅极。

4.根据权利要求1或2所述的基于凹凸曲率补偿的低温漂带隙基准电路，其特征在于，所述带隙基准核心启动模块包括第十七NMOS管、第十八NMOS管、第十九PMOS管、第二十PMOS管和第二十一PMOS管，第十九PMOS管的栅极连接第十七NMOS管的栅极并连接所述带隙基准电路的输出端，其源极连接第二十PMOS管和第二十一PMOS管的源极并连接所述初级基准电压，其漏极连接第十七NMOS管的漏极、第二十PMOS管和第十八NMOS管的栅极；

第十八NMOS管漏极连接第二十PMOS管的漏极和第二十一PMOS管的栅极，其源极连接第十七NMOS管的源极并接地；

第二十一PMOS管的漏极连接所述运算放大器的输出端。

说明书

一种基于凹凸曲率补偿的低温漂带隙基准电路

技术领域

[0001] 本发明涉及电子电路技术，具体涉及一种基于凹凸曲率补偿的低温漂带隙基准电路。

背景技术

[0002] 带隙基准电路作为DC/DC转换器、AC/DC转换器、线性稳压器、数模转换器等电路中不可或缺的模块，它的性能好坏决定着整个模拟电路乃至芯片的性能好坏与功能实现。在 CMOS工艺中，BJT的电流放大系数β较小，在集电极电流一定的情况下，基极电流的抽取会给传统结构的基准电路引入很大的误差。而且一阶补偿后的带隙基准电压温度漂移系数一般在30-50ppm，对于高精度的系统中，严重限制了系统的性能。

发明内容

[0003] 针对上述传统基准源中基极电流的抽取引入误差和一阶补偿后的带隙基准电压温度漂移系数太高导致的精度问题，本发明提出一种带隙基准电路，采用自适应驱动电路结构的初级基准模块，产生初级基准电压作为本发明的带隙基准电路的内部电源电压，同时提供一定的驱动能力；另外初级基准模块通过自适应驱动电路产生随温度变化曲线为开口向上的初级基准电压，带隙基准核心模块产生一个随温度变化曲线为开口向下的一阶补偿带隙电压，通过第九电阻R9和第十电阻R10分压将初级基准电压与一阶补偿带隙电压叠加进行曲率补偿，最终产生的基准电压从第九电阻R9、第十电阻R10的连接点出输出。带隙基准核心模块利用βhelp结构避免了CMOS工艺中β值过小，导致基极电流引入过大的误差的问题；初级基准电压和一阶补偿补偿带隙电压通过电阻分压的方式进行叠加产生一个凹凸曲率补偿的低温漂带隙基准，满足高精度应用场合的要求。

[0004] 本发明的技术方案如下：

[0005] 一种基于凹凸曲率补偿的低温漂带隙基准电路，包括初级基准启动模块、初级基准模块、带隙基准核心模块和带隙基准核心启动模块，

[0006] 所述初级基准启动模块用于在上电时启动所述初级基准模块，并在所述初级基准模块正常工作后退出；

[0007] 所述带隙基准核心启动模块用于在上电时启动所述带隙基准核心模块，并在所述带隙基准核心模块正常工作后退出；

[0008] 所述初级基准模块包括第一NMOS管、第二NMOS管、第三NMOS管、第四NMOS 管、第五NMOS管、第六NMOS管、第三PMOS管、第四PMOS管、第五PMOS管、第六 PMOS管、第七PMOS管、第八PMOS管、第九PMOS管、第十PMOS管、第十一PMOS 管、第十二PMOS管、第二电阻、第三电阻、第四电阻、第五电阻、第六电阻、第二电容和第一三极管，

[0009] 第五PMOS管的栅漏短接并连接第三PMOS管、第七PMOS管、第九PMOS管和第十一PMOS管的栅极以及第六PMOS管的源极，其源极连接第三PMOS管、第七PMOS管、第九PMOS管、第十一PMOS管和第十二PMOS管的源极并连接电源电压；

[0010] 第四PMOS管的栅极连接第二NMOS管的漏极、第六PMOS管的栅极和漏极以及第八 PMOS管和第十PMOS管的栅极，其源极连接第三PMOS管的漏极，其漏极连接第一NMOS 管的栅极和漏极以及第二NMOS管的栅极；

[0011] 第一NMOS管的源极连接第三NMOS管和第四NMOS管的源极以及第一三极管的发射极并接地；

[0012] 第二NMOS管的源极通过第二电阻后接地；

[0013] 第八PMOS管的源极连接第七PMOS管的漏极，其漏极连接第三NMOS管的栅极和漏极以及第四NMOS管的栅极；

[0014] 第十PMOS管的源极连接第九PMOS管的漏极，其漏极连接第五NMOS管的栅极并通过第三电阻后连接第一三极管的基极和集电极；

[0015] 第五NMOS管的漏极连接第十一PMOS管的漏极和第十二PMOS管的栅极，其源极连接第四NMOS管的漏极和第六NMOS管的源极；

[0016] 第六NMOS管的漏极连接第十二PMOS管的漏极和第四电阻的一端并产生初级基准电压，其栅极一方面通过第五电阻后连接第十二PMOS管的漏极，另一方面通过第六电阻后接地；

[0017] 第二电容的一端连接第十二PMOS管的栅极，另一端连接第四电阻的另一端；

[0018] 所述带隙基准核心模块包括运算放大器、第三电容、第七电阻、第八电阻、第九电阻、第十电阻、第十一电阻、第十二电阻、第十三电阻、第二三极管、第三三极管和第一MOS 管，其中第八电阻和第十二电阻的阻值相等；

[0019] 第一MOS管接在所述初级基准电压与第二三极管的基极之间，其栅极连接运算放大器的输出端；

[0020] 第三电容一端连接运算放大器的输出端，另一端通过第七电阻后连接第一MOS管的漏极；

[0021] 第二三极管的基极连接第三三极管的基极，其集电极连接运算放大器的正向输入端并通过第八电阻后连接所述初级基准电压，其发射极连接第十三电阻的一端并通过第十一电阻后接地；

[0022] 第三三极管的集电极连接运算放大器的负向输入端并通过第十二电阻后连接所述初级基准电压，其发射极连接第十三电阻的另一端；

[0023] 第九电阻和第十电阻串联并接在所述初级基准电压和第二三极管的基极之间，其串联点作为所述带隙基准电路的输出端。

[0024] 具体的，所述第一MOS管为NMOS管，第一MOS管的漏极连接所述初级基准电压，其源极连接第二三极管的基极。

[0025] 具体的，所述运算放大器包括第七NMOS管、第八NMOS管、第九NMOS管、第十NMOS 管、第十一NMOS管、第十二NMOS管、第十三NMOS管、第十四NMOS管、第十五NMOS 管、第十三PMOS管、第十四PMOS管、第十五PMOS管、第十六PMOS管、第十七PMOS 管和第十八PMOS管，[0026] 第九NMOS管的栅极作为所述运算放大器的正向输入端，其源极连接第十一NMOS管的源极和第十NMOS管的漏极，其漏极连接第十七PMOS管的漏极和第十八PMOS管的源极；

[0027] 第十一NMOS管的栅极作为所述运算放大器的负向输入端，其漏极连接第十五PMOS 管的漏极和第十六PMOS管的源极；

[0028] 第十三PMOS管的栅漏短接并连接第七NMOS管的漏极、第十五PMOS管和第十七 PMOS管的栅极，其源极连接第十四PMOS管、第十五PMOS管和第十七PMOS管的源极并连接所述初级基准电压；

[0029] 第八NMOS管的栅极连接第七NMOS管和第十NMOS管的栅极以及所述初级基准模块中第三NMOS管的栅极，其漏极连接第十四PMOS管的栅极和漏极以及第十六PMOS管和第十八PMOS管的栅极，其源极连接第七NMOS管、第十NMOS管、第十三NMOS管和第十五NMOS管的源极并接地；

[0030] 第十二NMOS管栅漏短接并连接第十四NMOS管的栅极和第十六PMOS管的漏极，其源极连接第十三NMOS管的栅极和漏极以及第十五NMOS管的栅极；

[0031] 第十四NMOS管的漏极连接第十八PMOS管的漏极并作为所述运算放大器的输出端，其源极连接第十五NMOS管的漏极。

[0032] 具体的，所述第一MOS管为PMOS管，第一MOS管的源极连接所述初级基准电压，其漏极连接第二三极管的基极。

[0033] 具体的，所述初级基准启动模块包括第一电阻、第一电容、第一PMOS管和第二PMOS 管，

[0034] 第一PMOS管的栅极连接所述初级基准模块中第三PMOS管的栅极，其源极连接电源电压，其漏极连接第二PMOS管的栅极并通过第一电容后接地；

[0035] 第二PMOS管的源极通过第一电阻后连接电源电压，其漏极连接所述初级基准模块中第一NMOS管的栅极。

[0036] 具体的，所述带隙基准核心启动模块包括第十七NMOS管、第十八NMOS管、第十九 PMOS管、第二十PMOS管和第二十一PMOS管，

[0037] 第十九PMOS管的栅极连接第十七NMOS管的栅极并连接所述带隙基准电路的输出端，其源极连接第二十PMOS管和第二十一PMOS管的源极并连接所述初级基准电压，其漏极连接第十七NMOS管的漏极、第二十PMOS管和第十八NMOS管的栅极；

[0038] 第十八NMOS管漏极连接第二十PMOS管的漏极和第二十一PMOS管的栅极，其源极连接第十七NMOS管的源极并接地；

[0039] 第二十一PMOS管的漏极连接所述运算放大器的输出端。

[0040] 本发明的有益效果为：本发明通过NMOS管源随器接法或PMOS管共源极接法与第二三极管Q2和第三三极管Q3构成βhelp结构，避免了CMOS工艺中β值过小，导致基极电流引入过大的误差；另外通过自适应驱动结构的初级基准模块，产生一个带驱动能力的初级基准电压为带隙基准核心模块和带隙基准核心启动模块供电，提高了带隙基准的电源抑制性能，且初级基准电压和带隙基准核心模块产生的一阶补偿带隙电压通过电阻分压的方式进行叠加，能够产生一个凹凸曲率补偿的低温漂带隙基准，温度漂移系数为4ppm，可以很好的满足高精度应用场合的要求。

附图说明

[0041] 图1所示是本发明提出的一种基于凹凸曲率补偿的低温漂带隙基准电路在实施例中的具体实现电路图。

[0042] 图2所示是本发明提出的一种基于凹凸曲率补偿的低温漂带隙基准电路的温度特性曲线示意图。

具体实施方式

[0043] 下面结合附图和具体实施例，详细描述本发明的技术方案。

[0044] 本发明提出一种基于凹凸曲率补偿的低温漂带隙基准电路，包括初级基准启动模块、初级基准模块、带隙基准核心模块和带隙基准核心启动模块，其中初级基准模块用于产生初级基准电压，初级基准电压用于为带隙基准核心模块和带隙基准核心启动模块供电，另外初级基准电压随温度变化的曲线为开口向下的抛物线，可以经过分压后与带隙基准核心模块产生的一阶补偿带隙电压进行叠加。如图1所示是初级基准模块的结构示意图，包括第一NMOS 管MN1、第二NMOS管MN2、第三NMOS管MN3、第四NMOS管MN4、第五NMOS管 MN5、第六NMOS管MN6、第三PMOS管MP3、第四PMOS管MP4、第五PMOS管MP5、第六PMOS管MP6、第七PMOS管MP7、第八PMOS管MP8、第九PMOS管MP9、第十 PMOS管MP10、第十一PMOS管MP11、第十二PMOS管MP12、第二电阻R2、第三电阻 R3、第四电阻R4、第五电阻R5、第六电阻R6、第二电容C2和第一三极管Q1，第五PMOS 管MP5的栅漏短接并连接第三PMOS管MP3、第七PMOS管MP7、第九PMOS管MP9和第十一PMOS管MP11的栅极以及第六PMOS管MP6的源极，其源极连接第三PMOS管 MP3、第七PMOS管MP7、第九PMOS管MP9、第十一PMOS管MP11和第十二PMOS管 MP12的源极并连接电源电压；第四PMOS管MP4的栅极连接第二NMOS管MN2的漏极、第六PMOS管MP6的栅极和漏极以及第八PMOS管MP8和第十PMOS管MP10的栅极，其源极连接第三PMOS管MP3的漏极，其漏极连接第一NMOS管MN1的栅极和漏极以及第二NMOS管MN2的栅极；第一NMOS管MN1的源极连接第三NMOS管MN3和第四NMOS 管MN4的源极以及第一三极管Q1的发射极并接地；第二NMOS管MN2的源极通过第二电阻R2后接地；第八PMOS管MP8的源极连接第七PMOS管MP7的漏极，其漏极连接第三 NMOS管MN3的栅极和漏极以及第四NMOS管MN4的栅极；第十PMOS管MP10的源极连接第九PMOS管MP9的漏极，其漏极连接第五NMOS管MN5的栅极并通过第三电阻R3 后连接第一三极管Q1的基极和集电极；第五NMOS管MN5的漏极连接第十一PMOS管MP11 的漏极和第十二PMOS管MP12的栅极，其源极连接第四NMOS管MN4的漏极和第六NMOS 管MN6的源极；第六NMOS管MN6的漏极连接第十二PMOS管MP12的漏极和第四电阻 R4的一端并产生初级基准电压，其栅极一方面通过第五电阻R5后连接第十二PMOS管MP12 的漏极，另一方面通过第六电阻R6后接地；第二电容C2的一端连接第十二PMOS管MP12 的栅极，另一端连接第四电阻R4的另一端。

[0045] 初级基准模块中，第四NMOS管MN4、第五NMOS管MN5、第六NMOS管MN6、第十一PMOS管MP11、第十二PMOS管MP12、第四电阻R4、第二电容C2构成自适应驱动电路，第一NMOS管MN1、第二NMOS管MN2、第二电阻R2、第三PMOS管MP3、第四 PMOS管MP4、第五PMOS管MP5、第六PMOS管MP6组成自偏置的电流源，开始当环路的电流很小时，为正反馈，环路电流越来越大后，由于第二电阻R2的作用，电流环路表现为负反馈，最终保持稳定。电流稳定后，通过折叠电流镜进行镜像，第八PMOS管MP8、第十PMOS管MP10、第三NMOS管MN3、第四NMOS管MN4为自适应驱动电路的第五NMOS 管MN5、第六NMOS管MN6提供偏置。第九PMOS管MP9、第十PMOS管MP10为第三电阻R3和第一三极管Q1提供偏置，因为第九PMOS管MP9、第十PMOS管MP10提供的偏置电流为正温度系数的电流，所以第三电阻R3上产生一个正温度系数的电压差，而第一三极管Q1采用二极管接法，发射结电压为负温度系数的电压，调节第三电阻R3的大小，可以使第五NMOS管MN5栅极的电压为一个零温度系数的电压。为确保第五NMOS管MN5、第六NMOS管MN6的栅源电压相同，本实施例中设置第五NMOS管MN5、第六NMOS管 MN6的尺寸相同，第十一PMOS管MP11的电流是第四NMOS管MN4电流的一半，即第五 NMOS管MN5、第六NMOS管MN6的电流大小相等。一些实施例中当第五NMOS管MN5、第六NMOS管MN6尺寸不同时，也可以通过合理的设置第四NMOS管MN4和第十一PMOS 管MP11的电流来确保第五NMOS管MN5、第六NMOS管MN6的栅源电压相同。

[0046] 自适应驱动电路是一个预稳压运放结构，具体为一个差分输入、单端输出的运放，第五 NMOS管MN5、第六NMOS管MN6为输入管，第十二PMOS管MP12的栅极连接在第五 NMOS管MN5的漏极，其优势在于可以根据其漏极的电流自适应的调节其栅极电压，提高了预稳压电路的驱动能力。第二电容C2和第四电阻R4串联构成带调零电阻的米勒补偿，保证了环路的稳定性。由于自适应运放的正向输入端电压为Vbe,Q1+VR3，Vbe,Q1为第一三极管Q1 的基极-发射极电压，所以初级基准输出电压Vref1为：

[0047]

[0048] 初级基准启动模块在上电时启动初级基准模块，保证初级基准模块脱离简并点，在初级基准模块输出正常后，初级基准启动模块关闭。如图1所示，给出了初级基准启动模块的一种实现形式，包括第一电阻R1、第一电容C1、第一PMOS管MP1和第二PMOS管MP2，第一PMOS管MP1的栅极连接初级基准模块中第三PMOS管MP3的栅极，其源极连接电源电压，其漏极连接第二PMOS管MP2的栅极并通过第一电容C1后接地；第二PMOS管MP2 的源极通过第一电阻R1后连接电源电压，其漏极连接初级基准模块中第一NMOS管MN1 的栅极。

[0049] 如果上电后，初级基准模块中第三PMOS管MP3、第五PMOS管MP5支路没有电流，则第一PMOS管MP1没有电流，第一电容C1上因为没有电荷，所以第二PMOS管MP2的栅极电压为低，第二PMOS管MP2打开，电流流向该支路，第一电阻R1接在第二PMOS 管MP2的源极，限制第二PMOS管MP2向电流环路充电的速度，避免上电时电压的过充。当第三PMOS管MP3支路电流逐渐增大时，第一PMOS管MP1的电流给第一电容C1充电，第一电容C1上的电压逐渐增加，最终第二PMOS管MP2截止，初级基准启动模块和环路断开，避免对初级基准模块的影响。

[0050] 本发明提出的带隙基准核心模块如图1所示，包括运算放大器、第三电容C3、第七电阻 R7、第八电阻R8、第九电阻R9、第十电阻R10、第十一电阻R11、第十二电阻R12、第十三电阻R13、第二三极管Q2、第三三极管Q3和第一MOS管，其中第八电阻R8和第十二电阻R12的阻值相等；第一MOS管接在所述初级基准电压与第二三极管Q2的基极之间，其栅极连接运算放大器的输出端；第三电容C3一端连接运算放大器的输出端，另一端通过第七电阻R7后连接第一MOS管的漏极；第二三极管Q2的基极连接第三三极管Q3的基极，其集电极连接运算放大器的正向输入端并通过第八电阻R8后连接所述初级基准电压，其发射极连接第十三电阻R13的一端并通过第十一电阻R11后接地；第三三极管Q3的集电极连接运算放大器的负向输入端并通过第十二电阻R12后连接所述初级基准电压，其发射极连接第十三电阻R13的另一端；第九电阻R9和第十电阻R10串联并接在所述初级基准电压和第二三极管Q2的基极之间，其串联点作为所述带隙基准电路的输出端。

[0051] 第一MOS管、第二三极管Q2、第三三极管Q3构成βhelp结构，其中第一MOS管可以采用源随器接法的NMOS管，也可以采用共源极接法的PMOS管，如图1所示是采用源随器接法的NMOS管MN16，此时第一MOS管即MN16管的漏极连接初级基准电压，源极连接第二三极管Q2和第三三极管Q3的基极，栅极连接运算放大器的输出端，第三电容C3和第七电阻R7接在运算放大器的输出端和第一MOS管的漏极之间。当第一MOS管采用源随器接法的NMOS管时，运算放大器的输入是NMOS输入对，输出负载是NMOS电流镜，如图1所示是采用折叠共源共栅运算放大器的实现形式，本实施例中运算放大器包括第七 NMOS管MN7、第八NMOS管MN8、第九NMOS管MN9、第十NMOS管MN10、第十一 NMOS管MN11、第十二NMOS管MN12、第十三NMOS管MN13、第十四NMOS管MN14、第十五NMOS管MN15、第十三PMOS管MP13、第十四PMOS管MP14、第十五PMOS管 MP15、第十六PMOS管MP16、第十七PMOS管MP17和第十八PMOS管MP18，第九NMOS 管MN9的栅极作为运算放大器的正向输入端，其源极连接第十一NMOS管MN11的源极和第十NMOS管MN10的漏极，其漏极连接第十七PMOS管MP17的漏极和第十八PMOS管 MP18的源极；第十一NMOS管MN11的栅极作为运算放大器的负向输入端，其漏极连接第十五PMOS管MP15的漏极和第十六PMOS管MP16的源极；第十三PMOS管MP13的栅漏短接并连接第七NMOS管MN7的漏极、第十五PMOS管MP15和第十七PMOS管MP17的栅极，其源极连接第十四PMOS管MP14、第十五PMOS管MP15和第十七PMOS管MP17 的源极并连接初级基准电压；第八NMOS管MN8的栅极连接第七NMOS管MN7和第十 NMOS管MN10的栅极以及初级基准模块中第三NMOS管MN3的栅极，其漏极连接第十四 PMOS管MP14的栅极和漏极以及第十六PMOS管MP16和第十八PMOS管MP18的栅极，其源极连接第七NMOS管MN7、第十NMOS管MN10、第十三NMOS管MN13和第十五 NMOS管MN15的源极并接地；第十二NMOS管MN12栅漏短接并连接第十四NMOS管 MN14的栅极和第十六PMOS管MP16的漏极，其源极连接第十三NMOS管MN13的栅极和漏极以及第十五NMOS管MN15的栅极；第十四NMOS管MN14的漏极连接第十八PMOS 管MP18的漏极并作为运算放大器的输出端，其源极连接第十五NMOS管MN15的漏极。

[0052] 第一MOS管采用共源极接法的PMOS管时，第一MOS管的栅极连接运算放大器的输出端，其漏极连接第二三极管Q2和第三三极管Q3的基极，其源极连接初级基准电压，第三电容C3和第七电阻R7还是接在运算放大器的输出端和第一MOS管的漏极之间。此时运算放大器的输出负载是PMOS电流镜，或者也可以采用五管差分形式的运算放大器。

[0053] 下面以第一MOS管采用源随器接法的MN16管，运算放大器采用折叠共源共栅运算放大器为例进行说明。通过源随器接法的MN16提供部分带隙基准核心模块中三极管的基极电流，第九电阻R9和第十电阻R10提供部分带隙基准核心模块中三极管的基极电流。运放的正向输入端接在第二三极管Q2的集电极，负向输入端接在第三三极管Q3的集电极，保证整个环路的负反馈系数大于正反馈系数。带隙核心采用带βhelp的Brokaw结构，避免了基极电流引入的误差，提高了带隙电压模块对地的噪声抑制能力。其原理为通过运放保证第二三极管Q2、第三三极管Q3的漏极电压相等，第八电阻R8和第十二电阻R12的阻值相等，所以第二三极管Q2、第三三极管Q3的集电极电流相等。一些实施例中设置第二三极管Q2和第三三极管Q3的面积之比为1：8，所以其电流密度之比为8：1。第三三极管Q3和第二三极管Q2的发射结电压不同，而第二三极管Q2和第三三极管Q3的基极相连，所以其发射结电压差在第十三电阻R13上产生的正温度系数电流IPTAT，所以流过第十一电阻R11的电流也是正温度系数的电流且大小为流过第十三电阻R13的两倍。因此第二三极管Q2基极的电压即一阶补偿带隙电压Vref2可以表示为：

[0054]

[0055] 其中ΔVbe为第二三极管Q2、第三三极管Q3的基极-发射极电压差，Vbe,Q2为第二三极管 Q2的基极-发射极电压，k为玻尔兹曼常数，k＝1.38×10-23J/K；T是绝对温度，q为电子电荷，q＝1.6×10-19C；N为第三三极管Q3和第二三极管Q2的发射结面积比。

[0056] 合适的选择第十一电阻R11和第十三电阻R13的比值，可以通过正温度系数的电流将第二三极管Q2的发射结电压的一阶温度系数抵消。但是三极管的发射极电压和温度的关系不是简单的负温度系数，其电压值由很多高阶的温度系数。所以在对于普通的CMOS工艺，通常经过一阶补偿的带隙基准电压在温度系数为30-40ppm，只能满足对电压要求不高的应用场景，但是对于ADC等高精度的电路，这种只经过一阶补偿的带隙已经不能满足要求，需要通过高阶的补偿方式，消除VBE的高阶项。通过仿真发现一阶补偿的带隙电压随温度变化的曲线为开口向下的抛物线，而初级基准模块产生的初级基准电压Vref1随温度变化的曲线为开口向上的抛物线，所以本发明通过第九电阻R9和第十电阻R10分压的形式，将两者进行叠加，可以实现凹凸的曲率补偿，大大降低了输出的基准电压VREF的温度漂移系数。最终得到的基准电压VREF为：

[0057]

[0058] 带隙基准核心启动模块用于在上电时启动带隙基准核心模块，并在带隙基准核心模块正常工作后退出。如图1所示给出了带隙基准核心启动模块的一种实现形式，包括第十七NMOS 管MN17、第十八NMOS管MN18、第十九PMOS管MP19、第二十PMOS管MP20和第二十一PMOS管MP21，第十九PMOS管MP19的栅极连接第十七NMOS管MN17的栅极并连接带隙基准电路的输出端，其源极连接第二十PMOS管MP20和第二十一PMOS管MP21的源极并连接初级基准电压，其漏极连接第十七NMOS管MN17的漏极、第二十PMOS管MP20 和第十八NMOS管MN18的栅极；第十八NMOS管MN18漏极连接第二十PMOS管MP20 的漏极和第二十一PMOS管MP21的栅极，其源极连接第十七NMOS管MN17的源极并接地；第二十一PMOS管MP21的漏极连接运算放大器的输出端。

[0059] 如果带隙基准核心模块未正常启动，即输出电压为低电平，此时第十九PMOS管MP19 打开，第十八NMOS管MN18打开，从而第二十一PMOS管MP21打开，将带隙基准核心模块中第十六NMOS管MN16的栅极拉高，给带隙基准核心模块的第二三极管Q2和第三三极管Q3的基极注入电流，使带隙输出电压建立。当带隙输出电压建立完成，产生的基准电压VREF使第十七NMOS管MN17打开，第二十PMOS管MP20的栅极电压为低电平，第二十一PMOS管MP21关闭，避免了启动电路对带隙核心电路的影响。

[0060] 图2是本发明提出的带隙基准电路在实施例中的温度特性曲线，从图中可以看出，本发明提出的带隙基准电路在-40～125℃范围内的温度系数为4ppm。

[0061] 综上所述，本发明提出的一种基于凹凸曲率补偿的低温漂带隙基准电路，利用NMOS管源随器接法或PMOS管共源极接法与第二三极管Q2和第三三极管Q3构成βhelp结构，避免了CMOS工艺中β值过小，导致基极电流引入过大误差的问题。初级基准模块通过自适应驱动结构的预稳压电路，产生了一个带驱动能力的初级基准电压，初级基准电压用于为带隙基准核心模块和带隙基准核心启动模块供电，提高了带隙基准的电源抑制性能；另外初级基准电压随温度变化的曲线为开口向下的抛物线，带隙基准核心模块产生的一阶补偿带隙电压随温度变化的曲线为开口向下的抛物线，通过第九电阻R9和第十电阻R10分压将初级基准电压与一阶补偿带隙电压叠加实现了曲率补偿，产生了一个凹凸曲率补偿的低温漂带隙基准，温度漂移系数仅为4ppm，可以很好的满足高精度应用场合的要求。第九电阻R9和第十电阻 R10支路不仅实现了电压的叠加，也给带隙基准核心模块的BJT提供了部分基极电流。

[0062] 本领域的普通技术人员可以根据本发明公开的这些技术启示做出各种不脱离本发明实质的其它各种具体变形和组合，这些变形和组合仍然在本发明的保护范围内。