开关电源装置

摘要

提供一种开关电源装置，能够抑制由于缓冲电路的开关元件而导致的可听域噪声的产生。在开关电源装置(1)中，缓冲电路(50)被构成为包含：缓冲电容器(C)，对由于FET(Q5、Q6)的反向恢复时间而引起的浪涌电力进行蓄电；FET(Q7)，对蓄积在该缓冲电容器(C)中的浪涌电力进行放电；和缓冲电感器(51)，被设置在FET(Q7)的后级。控制部80对根据浪涌电力来接通缓冲电路(50)的FET(Q7)的实际接通占空比进行控制。控制部(80)能够设定表示实际接通占空比的下限的接通占空比下限值。接通占空比下限值在缓冲电感器(51)中流动的电流连续流动的电流连续模式时，比FET(Q7)中设定的实际接通占空比小且大于0。

权利要求

1.一种开关电源装置，其特征在于，包括：开关电路，所述开关电路将从直流电源供给的直流电转换为交流电；

整流电路，所述整流电路被构成为包含对被所述开关电路转换后的所述交流电进行整流的多个整流元件；

缓冲电路，所述缓冲电路被构成为包含：蓄电元件，所述蓄电元件对由于所述多个整流元件的反向恢复时间而引起的浪涌电力进行蓄电；开关元件，所述开关元件对蓄积在所述蓄电元件中的所述浪涌电力进行放电；和电感器，所述电感器设置在所述开关元件的后级；

以及

控制部，所述控制部对根据所述浪涌电力来接通所述开关元件的接通占空比进行控制，

所述缓冲电路具有：在所述电感器中流动的电流连续流动且大于0的电流连续模式，和在所述电感器中流动的电流不连续流动的电流不连续模式，所述控制部在所述电流连续模式的情况下，能够将所述开关元件的所述接通占空比设定为一定的接通占空比，在所述电流不连续模式的情况下，能够将所述开关元件的所述接通占空比设定表示所述接通占空比的下限的接通占空比下限值，在所述电流连续模式时，所述接通占空比下限值比所述开关元件中设定的所述一定的接通占空比小且大于0，

所述接通占空比下限值是能够输出从所述缓冲电路输出的电流的最小值即缓冲电流最小值的所述开关元件的接通占空比以上。

2.根据权利要求1所述的开关电源装置，其特征在于，所述控制部在根据所述浪涌电力来接通所述开关元件的接通占空比小于所述接通占空比下限值的情况下，以所述接通占空比下限值接通所述开关元件。

说明书

开关电源装置

技术领域

[0001] 本发明涉及开关电源装置。

背景技术

[0002] 现有技术中，作为开关电源装置，例如在专利文献1中公开了一种对直流电源的电压进行变压的DC/DC转换器。DC/DC转换器例如利用逆变器将从直流电源供给的直流电转换
成交流电，利用变压器对该交流电进行变压。而且，DC/DC转换器利用整流电路对变压后的
交流电进行整流，生成直流电，并且使该直流电平滑后向负载部供给。在这种情况下，DC/DC
转换器例如有时因变压器的漏电感等而产生浪涌电力。DC/DC转换器通过设置缓冲电路来
抑制被向负载部供给的浪涌电力。缓冲电路例如通过将浪涌电力蓄电在电容器，从而抑制
向负载部供给的浪涌电力。缓冲电路在电容器中蓄积有浪涌电力的情况下，开关元件被接
通，向负载部供给该浪涌电力。另外，缓冲电路在电容器中未蓄积浪涌电力的情况下，开关
元件被断开，不会向负载部供给该浪涌电力。

[0003] 现有技术文献

[0004] 专利文献

[0005] 专利文献1：日本特开2015‑70716号公报

发明内容

[0006] 发明欲解决的技术问题

[0007] 然而，缓冲电路中，根据浪涌电力的浪涌量，开关元件反复进行接通和断开而间歇地动作，有时产生可听域噪声，在这一点上，存在改善的余地。

[0008] 因此，本发明是鉴于上述情况而完成的，其目的在于提供一种能够抑制由于缓冲电路的开关元件而引起的可听域噪声的产生的开关电源装置。

[0009] 用于解决问题的技术手段

[0010] 为了解决上述课题，达成目的，本发明涉及的开关电源装置的特征在于，包括：开关电路，所述开关电路将从直流电源供给的直流电转换为交流电；整流电路，所述整流电路
被构成为包含对被所述开关电路转换后的所述交流电进行整流的多个整流元件；缓冲电
路，所述缓冲电路被构成为包含：蓄电元件，所述蓄电元件对由于所述多个整流元件的反向
恢复时间而引起的浪涌电力进行蓄电；开关元件，所述开关元件对蓄积在所述蓄电元件中
的所述浪涌电力进行放电；和电感器，所述电感器设置在所述开关元件的后级；以及控制
部，所述控制部对根据所述浪涌电力来接通所述开关元件的接通占空比进行控制，所述控
制部能够设定表示所述接通占空比的下限的接通占空比下限值，在所述电感器中流动的电
流连续流动的电流连续模式时，所述接通占空比下限值比所述开关元件中设定的接通占空
比小且大于0。

[0011] 在上述开关电源装置中，优选为，所述接通占空比下限值是能够输出从所述缓冲电路输出的电流的最小值即缓冲电流最小值的所述开关元件的接通占空比以上。

[0012] 在上述开关电源装置中，优选地，所述控制部在根据所述浪涌电力来接通所述开关元件的接通占空比小于所述接通占空比下限值的情况下，以所述接通占空比下限值接通
所述开关元件。

[0013] 在上述开关电源装置中，优选地，所述控制部被构成为包含在所述电感器中流动的电流不连续地流动的电流不连续模式，并且至少在所述电流不连续模式的情况下，所述
控制部能够设定所述接通占空比下限值。

[0014] 发明效果

[0015] 本发明涉及的开关电源装置在浪涌电力相对少的情况下，能够使缓冲电路的开关元件以接通占空比下限值进行动作，能够抑制该开关元件间歇地动作。其结果，开关电源装
置能够抑制由于开关元件的接通断开动作而导致的可听域噪声的产生。

附图说明

[0016] 图1是示出实施方式涉及的开关电源装置的构成例的电路图。

[0017] 图2是示出实施方式涉及的电流连续模式以及电流不连续模式中的接通占空比的图。

[0018] 图3是示出实施方式涉及的电流连续模式中流过缓冲电感器的电流的波形的图。

[0019] 图4是示出在实施方式涉及的电流不连续模式中流过缓冲电感器的电流的波形的图。

[0020] 图5是示出在实施方式涉及的电流临界模式中流过缓冲电感器的电流的波形的图。

[0021] 图6是示出比较例涉及的缓冲电路的动作例(无接通占空比下限值)的时序图。

[0022] 图7是示出实施方式涉及的缓冲电路的动作例(有接通占空比下限值)的时序图。

[0023] 图8是示出实施方式涉及的缓冲电路的动作例(电流连续模式)的时序图。

[0024] 图9是示出实施方式涉及的缓冲电路的控制例的流程图。

[0025] 符号说明

[0026] 1 开关电源装置

[0027] 2 直流电源

[0028] 3 负载部

[0029] 10 开关电路

[0030] 30 整流电路

[0031] 50 缓冲电路

[0032] 51 缓冲电感器(电感器)

[0033] 80 控制部

[0034] C 缓冲电容器(蓄电元件)

[0035] D2 实际接通占空比(接通占空比)

[0036] Dth 接通占空比下限值

[0037] Q5、Q6 FET(整流元件)

[0038] Q7 FET(开关元件)

[0039] Vo 负载电压

[0040] Α 缓冲电流最小值

具体实施方式

[0041] 参照附图，针对本发明的具体实施方式(实施方式)进行详细说明。本发明不限于以下的实施方式中记载的内容。另外，在以下记载的构成要素中包括本领域技术人员能够
容易想到的构成要素或者实质上相同的构成要素。进一步地，以下记载的构成可以适当组
合。另外，在不脱离本发明的主旨的范围内，构成可以进行各种省略、替换或变更。

[0042] 〔实施方式〕

[0043] 针对实施方式涉及的开关电源装置1进行说明。例如，如图1所示，开关电源装置1是搭载于车辆的对直流电源2的电压进行转换的绝缘型的DCDC转换器。直流电源2是供给直
流电的电源。开关电源装置1被设置在直流电源2与负载部3之间，对从直流电源2供给的电
力的电压进行降压并向负载部3供给。开关电源装置1例如经由熔断器4而连接到直流电源
2。开关电源装置1例如将直流电转换为交流电，并且利用变压器20对该交流电进行降压。然
后，开关电源装置1利用整流电路30对降压后的交流电进行整流，生成直流电，使该直流电
平滑地向负载部3供给。在这种情况下，开关电源装置1有时会产生以由整流电路30的整流
元件所形成的反向恢复时间为起因的浪涌电力。此时，开关电源装置1利用缓冲电路50来抑
制输出中的浪涌成分。以下，针对开关电源装置1进行详细说明。

[0044] 开关电源装置1具有：开关电路10、作为变压电路的变压器20、整流电路30、平滑电路40、缓冲电路50、脉冲生成部60、驱动电路70和控制部80。需要说明的是，开关电路10、变
压器20、整流电路30以及平滑电路40构成主电路90。

[0045] 开关电路10是与直流电源2连接并且将直流电转换成交流电的电路。开关电路10是由第1～第4开关元件构成的全桥电路。开关电路10例如被构成为包括：作为第1开关元件
的FET(Field‑effect transistor；场效应晶体管)Q1、作为第2开关元件的FET Q2、作为第3
开关元件的FET Q3和作为第4开关元件的FET Q4。FET Q1、Q2、Q3、Q4例如是N沟道型的MOS
(Metal‑Oxide‑Semiconductor(金属氧化物半导体))FET。FET Q1～Q4具有寄生二极管(体
二极管)。例如，FET Q1具有寄生二极管d1，FET Q2具有寄生二极管d2，FET Q3具有寄生二极
管d3，FET Q4具有寄生二极管d4。

[0046] 开关电路10被构成为包含：第1串联电路11和第2串联电路12。第1串联电路11被构成为包含：FET Q1；和FET Q2，在该FET Q1的源极端子上串联连接有漏极端子。第1串联电路
11通过将FET Q1的漏极端子连接到直流电源2的正极，而将FET Q2的源极端子连接到直流
电源2的负极，从而被连接到直流电源2的正极与负极之间。第2串联电路12被构成为包含：
FET Q3；和FET Q4，在该FET Q3的源极端子串联连接有漏极端子。第2串联电路12通过将FET 
Q3的漏极端子连接到直流电源2的正极，而将FET Q4的源极端子连接到直流电源2的负极，
从而被连接到直流电源2的正极与负极之间。进一步地，第2串联电路12通过将FET Q3的漏
极端子连接到FET Q1的漏极端子，而将FET Q4的源极端子连接到FET Q2的源极端子，从而
并联连接到第1串联电路11。在FET Q1～Q4中，寄生二极管d1～d4被设置在与交流电流流动
的方向相反的方向上。开关电路10利用FET Q1～Q4将从直流电源2供给的直流电转换为交
流电，并且向变压器20的初级绕组21供给该交流电。需要说明的是，在开关电路10的前段设
置有平滑用电容器5。

[0047] 初级绕组21是与次级绕组22一起构成变压器20并且对交流电的电压进行变压的电感器。初级绕组21的一端21a被连接在FET Q1的源极端子与FET Q2的漏极端子的连接线，
另一端21b被连接在FET Q3的源极端子与FET Q4的漏极端子的连接线。

[0048] 次级绕组22与初级绕组21磁耦合，并且与该初级绕组21一起构成变压器20。次级绕组22被构成为包含：次级绕组部22A和次级绕组部22B，次级绕组部22A的一端22a与次级
绕组部22B的一端22b通过中央抽头CT互相连接。变压器20的降压程度根据初级绕组21与次
级绕组22(次级绕组部22A、22B)的匝数比(变压比)而确定。中央抽头CT经由平滑电路40的
平滑用电感器41等而连接到负载部3的正极。次级绕组22的次级绕组部22A的另一端22c经
由整流电路30的FET Q6(整流元件)而被连接到负载部3的负极，次级绕组部22B的另一端
22d经由整流电路30的FET Q5(整流元件)而被连接到负载部3的负极。

[0049] 整流电路30是对交流电进行整流而生成直流电的电路。整流电路30被构成为包含：FET Q5和FET Q6。FET Q5具有寄生二极管d5，FET Q6具有寄生二极管d6。FET Q5的漏极
端子被连接到次级绕组部22B的另一端22d，源极端子被连接到负载部3的负极。FET Q6的漏
极端子被连接到次级绕组部22A的另一端22c，源极端子被连接到负载部3的负极。整流电路
30通过接通断开控制FET Q5、Q6，从而对从次级绕组22向负载部3供给的交流电进行整流而
生成直流电并且将该直流电经由平滑电路40而向负载部3供给。

[0050] 平滑电路40是使直流电平滑的电路。平滑电路40具有：平滑用电感器41和平滑用电容器42。平滑用电感器41的一端41a被连接到中央抽头CT，另一端41b被连接到负载部3的
正极。平滑用电容器42的一端42a被连接到负载部3的负极，另一端42b被连接到负载部3的
正极。平滑电路40使由整流电路30整流后的直流电(脉动流电力)平滑，并将平滑的直流电
向负载部3供给。

[0051] 缓冲电路50是对电力的浪涌成分(浪涌电力)进行抑制的电路。缓冲电路50被构成为具有：作为蓄电元件的缓冲电容器C、二极管d9、FET Q7和平滑用的缓冲电感器(电感器)
51。在实施方式中，缓冲电路50将因整流电路30的FET Q5、Q6中的寄生二极管d5、d6的反向
恢复时间而输出的浪涌电力蓄积在缓冲电容器C，从而控制输出中的浪涌成分。缓冲电容器
C是蓄积电力的电容器，经由二极管d7而连接到FET Q5。具体而言，缓冲电容器C的一端被连
接到二极管d7的阴极端子，二极管d7的阳极端子被连接到FET Q5的漏极端子。同样地，缓冲
电容器C经由二极管d8而连接到FET Q6。具体而言，缓冲电容器C的一端被连接到二极管d8
的阴极端子，二极管d8的阳极端子被连接到FET Q6的漏极端子。

[0052] FET Q7是切换为将蓄积在缓冲电容器C中的浪涌电力向负载部3供给的开关元件。FET Q7被配置在缓冲电容器C与负载部3的正极之间。FET Q7的漏极端子被连接到缓冲电容
器C的一端，源极端子经由缓冲电感器51而被连接到负载部3的正极。FET Q7被后述的控制
部80导通，将蓄积在缓冲电容器C中的浪涌电力向负载部3供给并且进行再生。另外，FET Q7
被控制部80截止，并且在缓冲电容器C中蓄积浪涌电力。

[0053] 缓冲电感器51与平滑用电容器42一起构成缓冲平滑电路。缓冲电感器51的一端被连接到FET Q7的源极端子，另一端被连接到平滑用电容器42与负载部3的正极的连接点。缓
冲平滑电路通过导通FET Q7，从而使从缓冲电容器C供给的电力平滑地向负载部3供给。

[0054] 脉冲生成部60是生成用于驱动开关电路10、整流电路30以及缓冲电路50的驱动脉冲信号Ps的电路。脉冲生成部60被连接到驱动电路70和控制部80，将根据由控制部80输出
的控制信号而生成的驱动脉冲信号Ps向驱动电路70输出。

[0055] 驱动电路70是驱动开关电路10、整流电路30和缓冲电路50的电路。驱动电路70例如驱动开关电路10的FET Q1～Q4、整流电路30的FET Q5、Q6以及缓冲电路50的FET Q7。驱动
电路70被连接到脉冲生成部60，从脉冲生成部60输出驱动脉冲信号Ps。而且，驱动电路70根
据该驱动脉冲信号Ps来驱动开关电路10、整流电路30和缓冲电路50。

[0056] 控制部80是控制开关电路10、整流电路30和缓冲电路50的电路。控制部80包含以周知的微型计算机为主体的电子电路，该微型计算机例如被构成为包含CPU、构成存储部的
ROM、RAM以及接口。ROM储存用于控制各种电路的软件、各种电路的设定值等。ROM例如储存
有表示缓冲电路50的FET Q7的接通占空比的下限的接通占空比下限值Dth。此处，接通占空
比是指在控制FET Q7等开关元件的脉冲信号中，接通该开关元件的脉冲宽度在1脉冲周期
中所占的比例。如图2所示，接通占空比下限值Dth在缓冲电路50的缓冲电感器51中流动的
电流连续流动的电流连续模式中，比在FET Q7中设定的实际接通占空比D2(Dmax)小且大于
0。也就是说，接通占空比下限值Dth也比电流连续模式中的降压比(负载电压Vo/缓冲电路
输入电压Vsi)小。基于此，控制部80在设定了接通占空比下限值Dth的情况下，能够抑制从直
流电源2经由主电路90向负载部3流动的电流流过缓冲电路50。因此，开关电源装置1能够抑
制从直流电源2向负载部3供给的电力的损失。接通占空比下限值Dth优选比电流连续模式
中设定于FET Q7的实际接通占空比D2(Dmax)小，并且为能够输出从缓冲电路50输出的电流
的最小值即缓冲电流最小值α的FET Q7的实际接通占空比D2以上。另外，接通占空比下限值
Dth更优选是能够从缓冲电路50输出缓冲电流最小值α的FET Q7的实际接通占空比D2。需要
说明的是，缓冲电流最小值α根据构成缓冲电路50的FET Q7等构成器件的性能而适当确定。

[0057] 控制部80以向开关电路10的FET Q1～Q4の栅极端子施加电压而进行接通断开控制、并且将直流电转换成交流电的方式进行控制。另外，控制部80以向整流电路30的FET 
Q5、Q6的栅极端子施加电压而进行接通断开控制、并且对交流电进行整流的方式进行控制。
此处，开关电源装置1在将整流电路30的FET Q5、Q6从接通切换为断开时，由于在整流电路
30的FET Q5、Q6的寄生二极管d5、d6中蓄积的载流子，而产生电流在反方向流动的反向恢复
时间。此时，开关电源装置1在变压器20的次级绕组部22A的另一端22c与次级绕组部22B的
另一端22d之间产生浪涌电力的电压(浪涌电压)。也就是说，浪涌电力是在整流电路30的
FET Q5、Q6从导通切换为截止的时刻由蓄积在寄生二极管d5、d6中的载流子供给的电力，且
是超过稳定电力的大的电力。因此，控制部80控制缓冲电路50，并控制输出中的浪涌成分。

[0058] 控制部80被连接到直流电源2的正极侧，并检测由该直流电源2施加的电源电压Vi。另外，控制部80被连接到负载部3的正极侧，并且检测被施加到该负载部3的负载电压Vo
和缓冲电路输出电流Io。另外，控制部80被连接到缓冲电容器C，并且检测被施加到该缓冲
电容器C的缓冲电路输入电压Vsi。而且，控制部80根据电源电压Vi、负载电压Vo、缓冲电路输
出电流Io和缓冲电路输入电压Vsi来控制缓冲电路50。

[0059] 控制部80根据以下的式(1)算出电流临界模式中的接通占空比即临界接通占空比D1。此处，控制部80被构成为包含：流过缓冲电路50的缓冲电感器51的电流连续流过的电流
连续模式(参照图3)、流过缓冲电路50的缓冲电感器51的电流不连续流过的电流不连续模
式(参照图4)以及表示电流连续模式和电流不连续模式的边界的电流临界模式(参照图5)。
在式(1)中，Vsi表示缓冲电路输入电压，Io表示缓冲电路输出电流，T表示流过缓冲电感器51
的电流Is的波形的接通宽度Ton与断开宽度Toff之和，Ton表示该电流Is的波形的接通宽度
Ton，L表示缓冲电感器51的电感。

[0060] [数1]

[0061]

[0062] 控制部80进一步地根据以下的式(2)算出实际测量的实际接通占空比D2。在式(2)中，Vo表示负载电压，Vi表示电源电压。

[0063] D2＝Vo/Vi···(2)

[0064] 控制部80根据临界接通占空比D1和实际接通占空比D2来判定电流连续模式和电流不连续模式。控制部80例如在实际接通占空比D2为临界接通占空比D1以上的情况下，判
定为图3所示的电流连续模式。另外，控制部80在实际接通占空比D2小于临界接通占空比D1
的情况下，判定为图4所示的电流不连续模式。

[0065] 控制部80在电流连续模式的情况下，根据以下的式(3)算出负载电压Vo。在式(3)中，D2是实际接通占空比，Vsi是缓冲电路输入电压。

[0066] Vo＝D2×Vsi···(3)

[0067] 控制部80在电流不连续模式的情况下，根据以下的式(4)算出负载电压Vo。在式(4)中，Vsi表示缓冲电路输入电压，Io表示缓冲电路输出电流，T是表示流过缓冲电感器51的
电流Is的波形的接通宽度Ton与断开宽度Toff之和，Ton表示该电流Is的波形的接通宽度Ton，L
表示缓冲电感器51的电感。

[0068] [数2]

[0069]

[0070] 控制部80根据上述的式(2)算出电流连续模式中的实际接通占空比D2。

[0071] 另外，控制部80根据上述的式(3)和式(4)而导出以下的式(5)，该式(5)算出电流不连续模式中的实际接通占空比D2。在式(5)中，Vsi表示缓冲电路输入电压，Io表示缓冲电
路输出电流，T表示流过缓冲电感器51的电流Is的波形的接通宽度Ton与断开宽度Toff之和，
Ton表示该电流Is的波形的接通宽度Ton，L表示缓冲电感器51的电感。

[0072] [数3]

[0073]

[0074] 控制部80对实际接通占空比D2和接通占空比下限值Dth进行比较，在实际接通占空比D2为接通占空比下限值Dth以上的情况下，以实际接通占空比D2向脉冲生成部60输出
使FET Q7导通的控制信号。控制部80在实际接通占空比D2小于接通占空比下限值Dth的情
况下，以接通占空比下限值Dth向脉冲生成部60输出使FET Q7导通的控制信号。基于此，控
制部80在浪涌电力相对少的情况下，能够以接通占空比下限值Dth驱动开关元件，并能够抑
制缓冲电路50的FET Q7间歇动作。

[0075] 此处，比较例涉及的缓冲电路(省略图示)由于未设置有接通占空比下限值Dth，因此如图6所示，有时该缓冲电路的FET进行间歇动作。比较例涉及的缓冲电路虽然在缓冲电
路输入电压Vsi为一定值以上的情况下被接通，但是在电流不连续模式这样浪涌电力相对少
的情况下，使FET导通的驱动脉冲信号Ps的周期K1变得比期望的开关频率的周期更长，有时
产生可听域噪声(20Hz～20KHz左右)。如图6所示，比较例涉及的缓冲电路，电流Is在缓冲电
感器51流动。

[0076] 与此相对，实施方式涉及的缓冲电路50由于设置有接通占空比下限值Dth，因此如图7所示，在电流不连续模式这样浪涌电力相对少的情况下，以接通占空比下限值Dth进行
动作。基于此，缓冲电路50的使FET Q7导通的驱动脉冲信号Ps的周期K2成为期望的开关频
率的周期，并能够抑制可听域噪声(20Hz～20KHz左右)的产生。如图7所示，缓冲电路50中，
电流Is在缓冲电感器51中流动。

[0077] 需要说明的是，如图8所示，缓冲电路50在电流连续模式那样浪涌电力相对较多的情况下，使FET Q7导通的驱动脉冲信号Ps的周期K3成为期望的开关频率的周期，不会产生
可听域噪声(20Hz～20KHz左右)。如图8所示，缓冲电路50中，电流Is在缓冲电感器51中流
动。

[0078] 接下来，针对开关电源装置1的降压的动作例进行说明。开关电源装置1的控制部80将开关电路10的FET Q1、Q4设定为导通，并且将开关电路10的FET Q2、Q3设定为截止而使
电流从变压器20的初级绕组21的一端21a朝向另一端21b流动。另外，控制部80将开关电路
10的FET Q1、Q4设定为截止，并且将开关电路10的FET Q2、Q3设定为导通而使电流从变压器
20的初级绕组21的另一端21b朝向一端21a流动。控制部80通过反复进行这些控制，从而将
从直流电源2供给的直流电转换为交流电，并且将该交流电向变压器20的初级绕组21供给。
变压器20如果向初级绕组21供给交流电，则利用电磁感应在变压器20的次级绕组22中产生
感应电动势。变压器20根据初级绕组21与次级绕组22的匝数比对交流电进行降压。整流电
路30将被变压器20降压后的交流电整流为直流电。此时，控制部80与向整流电路30的寄生
二极管d5、d6施加正向电压的期间同步地将FET Q5、Q6设定为导通。平滑电路40使由整流电
路30整流后的直流电平滑并且向负载部3供给。此处，开关电源装置1在缓冲电路50为电流
连续模式的情况下，根据由上述的式(2)算出的实际接通占空比D2，将缓冲电路50的FET Q7
导通。另外，开关电源装置1在缓冲电路50为电流不连续模式的情况下，根据由上述的式(5)
算出的实际接通占空比D2，将缓冲电路50的FET Q7导通。而且，开关电源装置1在缓冲电路
50的实际接通占空比D2小于接通占空比下限值Dth的情况下，以接通占空比下限值Dth使
FET Q7导通。

[0079] 接下来，参照图9，针对缓冲电路50的具体控制例进行说明。控制部80检测缓冲电路输入电压Vsi、负载电压Vo、电源电压Vi和缓冲电路输出电流Io(步骤S1)。接下来，控制部80
算出实际接通占空比D2(步骤S2)。控制部80例如在电流连续模式的情况下，利用上述的式
(2)算出实际接通占空比D2，在电流不连续模式的情况下，利用上述的式(5)算出实际接通
占空比D2。接下来，控制部80判断实际接通占空比D2是否小于接通占空比下限值Dth(步骤
S3)。控制部80在实际接通占空比D2小于接通占空比下限值Dth的情况下(步骤S3；是)，将接
通占空比下限值Dth设定为缓冲电路50的FET Q7(步骤S4)。控制部80例如向脉冲生成部60
输出以接通占空比下限值Dth使FET Q7导通的控制信号。脉冲生成部60根据该控制信号来
生成驱动脉冲信号Ps。接下来，驱动电路70根据由脉冲生成部60生成的驱动脉冲信号Ps，驱
动缓冲电路50的FET Q7(步骤S5)。需要说明的是，控制部80在上述的步骤S3中，在实际接通
占空比D2为接通占空比下限值Dth以上的情况下(步骤S3；否)，将在步骤S2算出的实际接通
占空比D2设定为缓冲电路50的FET Q7(步骤S6)。

[0080] 如上所述，实施方式涉及的开关电源装置1具有：开关电路10、整流电路30、缓冲电路50和控制部80。开关电路10将从直流电源2供给的直流电转换为交流电。整流电路30被构
成为包含对由开关电路10转换后的交流电进行整流的FET Q5、Q6。缓冲电路50被构成为包
含：缓冲电容器C，对由于FET Q5、Q6的反向恢复时间所引起的浪涌电力进行蓄积；FET Q7，
对蓄积在该缓冲电容器C中的浪涌电力进行放电；以及缓冲电感器51，被设置在FET Q7的后
级。控制部80对根据浪涌电力来使缓冲电路50的FET Q7导通的实际接通占空比D2进行控
制。控制部80能够对表示实际接通占空比D2的下限的接通占空比下限值Dth进行设定。接通
占空比下限值Dth在缓冲电感器51中流动的电流连续流动的电流连续模式时，小于FET Q7
中设定的实际接通占空比D2且大于0。

[0081] 根据该构成，开关电源装置1在浪涌电力相对少的情况下，能够以接通占空比下限值Dth驱动缓冲电路50的FET Q7。也就是说，开关电源装置1在浪涌电力相对少的情况下，能
够使缓冲电路50的FET Q7以期望的开关频率动作。根据该构成，开关电源装置1能够抑制缓
冲电路50的FET Q7间歇动作，能够抑制由于缓冲电路50的FET Q7的接通断开动作而导致的
可听域噪声的产生。另外，开关电源装置1能够通过软件的控制来抑制可听域噪声的产生，
因此，不需要使用吸音用的部件或者追加电路零配件，能够抑制零配件数量的增加。基于
此，开关电源装置1能够抑制装置大型化，并且能够抑制制造成本。

[0082] 在上述开关电源装置1中，接通占空比下限值Dth是能够输出从缓冲电路50输出的电流的最小值即缓冲电流最小值α的FET Q7的实际接通占空比D2以上。根据该构成，开关电
源装置1能够更合适地设定接通占空比下限值Dth。

[0083] 在上述开关电源装置1中，控制部80在根据浪涌电力接通FET Q7的实际接通占空比D2小于接通占空比下限值Dth的情况下，以接通占空比下限值Dth导通FET Q7。根据该构
成，开关电源装置1在浪涌电力相对少的情况下，能够使缓冲电路50的FET Q7以期望的开关
频率动作。

[0084] 在上述开关电源装置1中，被构成为包含在缓冲电感器51中流动的电流不连续地流动的电流不连续模式。而且，控制部80至少在电流不连续模式的情况下，能够设定接通占
空比下限值Dth。根据该构成，开关电源装置1能够根据电流连续模式或者电流不连续模式，
以接通占空比下限值Dth对缓冲电路50的FET Q7进行控制。

[0085] 〔变形例〕

[0086] 接下来，针对实施方式的变形例进行说明。虽然控制部80以在电流连续模式以及电流不连续模式这两者中能够以接通占空比下限值Dth控制FET Q7为例进行了说明，但不
限于此。控制部80也可以仅在电流不连续模式的情况下以接通占空比下限值Dth控制FET 
Q7。

[0087] 另外，控制部80也可以在电流连续模式和电流不连续模式中，能够以不同的接通占空比下限值Dth控制FET Q7。

[0088] 另外，虽然以接通占空比下限值Dth为能够从缓冲电路50输出缓冲电流最小值α的FET Q7的实际接通占空比D2的例子进行了说明，但不限于此。接通占空比下限值Dth例如也
可以是通过模拟等确认了不会产生可听域噪声的值。

[0089] 另外，开关电路10的FET Q1～Q4不限于MOSFET，例如也可以是IGBT(InsuLated Gate BipoLar Transistor)等开关元件。

[0090] 另外，整流电路30的FET Q5、Q6不限于MOSFET，例如也可以是二极管等整流元件。