基板、芯片封装结构及其制备方法

摘要

本申请公开一种基板、芯片封装结构及其制备方法，所述基板包括基板本体，所述基板本体包括填充胶设置区域，所述基板本体上设有阻焊层，所述阻焊层上围绕所述填充胶设置区域设有至少一个凹槽，凹槽充当溢胶的缓冲阻挡层，使得溢胶能力可降低至0.4mm以下。所述凹槽的深度小于等于所述阻焊层的深度，不会伤到阻焊层下面的铜皮，因此不会影响电性能，间接的减小了封装芯片所需的尺寸，为其他元器件的布置提供更多的空间。凹槽的制作可以在基板制作阻焊层时完成，无需额外处理，工艺简单，成本低，易于量产，实用性强。

权利要求

1.一种基板，其特征在于，包括基板本体，所述基板本体包括填充胶设置区域，所述基板本体上设有阻焊层，所述阻焊层上围绕所述填充胶设置区域设有至少一个凹槽，所述凹槽的深度小于等于所述阻焊层的深度；所述至少一个凹槽包括间隔设置的多个凹槽，所述多个凹槽的深度沿远离所述填充胶设置区域的方向逐渐减小，每个所述凹槽的开口的宽度大于底部的宽度。

2.根据权利要求1所述的基板，其特征在于，每个所述凹槽包括间断设置于所述填充胶设置区域四周不同方向的多个条形槽。

3.根据权利要求2所述的基板，其特征在于，沿远离所述填充胶设置区域的方向，多个所述条形槽的长度由两端向中间逐渐缩小。

4.根据权利要求3所述的基板，其特征在于，所述凹槽的槽宽大于等于40μm。

5.一种芯片封装结构，其特征在于，包括权利要求1至4中任一项所述的基板，所述基板上通过功能凸点连接有芯片，所述芯片与所述基板的填充胶设置区域之间设置有填充胶。

6.一种芯片封装结构的制备方法，其特征在于，包括：对基板本体进行预处理；

将芯片通过焊接连接在所述基板本体上；

在所述芯片与所述基板本体之间通过填充胶进行底部填充；

其中，对基板本体进行预处理包括：在所述基板本体上设置阻焊层；

围绕所述填充胶设置区域在所述阻焊层上设置至少一个凹槽，所述凹槽的深度小于等于所述阻焊层的深度；所述至少一个凹槽包括间隔设置的多个凹槽，所述多个凹槽的深度沿远离所述填充胶设置区域的方向逐渐减小，每个所述凹槽的开口的宽度大于底部的宽度。

7.根据权利要求6所述的芯片封装结构的制备方法，其特征在于，所述凹槽通过阻焊层图形化或镭射切割的方式制得。

说明书

基板、芯片封装结构及其制备方法

技术领域

[0001] 本申请一般涉及半导体制造技术领域，具体涉及一种基板、芯片封装结构及其制备方法。

背景技术

[0002] 在倒装芯片底部填充工艺中，控制底部封装胶的溢出宽度往往影响了封装布局，较小的溢出宽度有助于减少封装尺寸，为其它元器件的布局提供充足的空间。现有的控制
方法主要是通过优化点胶工艺参数，改善底部封装胶的配方，使用非导电膜填充(NCF)等方
法。但工艺参数优胶配方的改善始终存在局限性，很难精确控制。目前已达到的最佳工艺能
力在化和1.5mm‑2mm。而使用非导电膜底部填充成本高，生产效率低，且工艺流程中需使用
压力烘箱来解决空洞问题，极大增加生产成本。

[0003] 2018年7月13日公开的公开号为CN108281409A的中国专利中披露：在基板表面通过精密微量阀喷涂特氟龙疏水层再进行高温烧结，形成凸起的溢胶抑制层，抑制层的厚度
为0.1‑0.3mm，所述抑制层的宽度为0.1‑0.4mm；该方案引入新的有机材料，需要超高温烧
结，存在污染及工艺控制问题。材料宽度0.1mm‑0.4mm，厚度0.1‑0.3mm工艺窗口较大，厚度
可能超出芯片厚度，不适用于大尺寸超薄芯片。2017年8月25公开的公开号为CN206441716U
的中国专利中披露：在基板上设计蓄胶槽，该方案虽然不存在污染及工艺控制问题，但在基
板表面镭射开矩形槽，对于GPU超高密度布线产品，基板开槽会影响走线和电性能的效果，
并且阻焊层与铜皮开槽需要不同的镭射工艺控制，生产成本高，实用性不强。

发明内容

[0004] 鉴于现有技术中的上述缺陷或不足，期望提供一种基板、芯片封装结构及其制备方法。

[0005] 第一方面，本发明提供一种基板，其特殊之处在于，包括基板本体，所述基板本体包括填充胶设置区域，所述基板本体上设有阻焊层，所述阻焊层上围绕所述填充胶设置区
域设有至少一个凹槽，所述凹槽的深度小于等于所述阻焊层的深度所述至少一个凹槽包括
间隔设置的多个凹槽，所述多个凹槽的深度沿远离所述填充胶设置区域的方向逐渐减小，
每个所述凹槽的开口的宽度大于底部的宽度。

[0006] 进一步地，每个所述凹槽包括间断设置于所述填充胶设置区域四周不同方向的多个条形槽。

[0007] 进一步地，沿远离所述填充胶设置区域的方向，多个所述条形槽的长度由两端向中间逐渐缩小。

[0008] 进一步地，所述凹槽的槽宽大于等于40μm。

[0009] 第二方面，本发明提供一种芯片封装结构，其特殊之处在于，包括上面所述的基板，所述基板上通过功能凸点连接有芯片，所述芯片与所述基板的填充胶设置区域之间设
置有填充胶。

[0010] 第三方面，本发明提供一种芯片封装结构的制备方法，其特殊之处在于，包括：

[0011] 对基板本体进行预处理；

[0012] 将芯片通过焊接连接在所述基板本体上；

[0013] 在所述芯片与所述基板本体之间通过填充胶进行底部填充；

[0014] 其中，对基板本体进行预处理包括：

[0015] 在所述基板本体上设置阻焊层；

[0016] 围绕所述填充胶设置区域在所述阻焊层上设置至少一个凹槽，所述凹槽的深度小于等于所述阻焊层的深度；所述至少一个凹槽包括间隔设置的多个凹槽，所述多个凹槽的
深度沿远离所述填充胶设置区域的方向逐渐减小，每个所述凹槽的开口的宽度大于底部的
宽度。

[0017] 进一步地，所述凹槽通过阻焊层图形化或镭射切割的方式制得。

[0018] 本发明与现有技术相比具有以下优点：

[0019] 本发明的基板包括基板本体，所述基板本体包括填充胶设置区域，所述基板本体上设有阻焊层，所述阻焊层上围绕所述填充胶设置区域设有至少一个凹槽，凹槽充当溢胶
的缓冲阻挡层，使得溢胶能力可降低至0.4mm以下。所述凹槽的深度小于等于所述阻焊层的
深度，不会伤到阻焊层下面的铜皮，因此不会影响电性能，间接的减小了封装芯片所需的尺
寸，为其他元器件的布置提供更多的空间。凹槽的制作可以在基板制作阻焊层时完成，无需
额外处理，工艺简单，成本低，易于量产，实用性强。

附图说明

[0020] 通过阅读参照以下附图所作的对非限制性实施例所作的详细描述，本申请的其它特征、目的和优点将会变得更明显：

[0021] 图1为本发明实施例提供的基板本体的正面结构示意图；

[0022] 图2为本发明实施例提供的基板本体上设置阻焊层的正面结构示意图；

[0023] 图3为本发明实施例提供的芯片封装结构正面结构示意图；

[0024] 图4为图3中A部位的局部放大图；

[0025] 图5为本发明实施例提供的阻焊层上凹槽的一种分布示意图；

[0026] 图6为本发明实施例提供的阻焊层上凹槽的另一种分布示意图；

[0027] 图7为本发明实施例提供的芯片封装结构制备方法的流程图。

[0028] 图中：1‑基板，2‑芯片，3‑填充胶，4‑功能凸点，5‑其他元器件，10‑基板本体，11‑阻焊层，100‑填充胶设置区域，110‑凹槽。

具体实施方式

[0029] 下面结合附图和实施例对本申请作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释相关发明，而非对该发明的限定。另外还需要说明的是，为了
便于描述，附图中仅示出了与发明相关的部分。

[0030] 需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。下面将参考附图并结合实施例来详细说明本申请。

[0031] 如背景技术中提到的，现有的控制方法主要是通过优化点胶工艺参数，改善底部封装胶的配方，使用非导电膜填充(NCF)等方法。但工艺参数优化和胶配方的改善始终存在
局限性，很难精确控制。目前已达到的最佳工艺能力在1.5mm‑2mm。而使用非导电膜底部填
充成本高，生产效率低，且工艺流程中需使用压力烘箱来解决空洞问题，极大增加生产成
本，实用性不强。

[0032] 本发明提供一种基板1，包括基板本体10，所述基板本体10包括填充胶设置区域100，所述基板本体10上设有阻焊层11，所述阻焊层11上围绕所述填充胶设置区域100设有
至少一个凹槽110，所述凹槽110的深度小于等于所述阻焊层11的深度。

[0033] 所述凹槽110的深度小于等于所述阻焊层11的深度，不会伤到阻焊层11下面的铜皮，因此不会影响电性能，间接的减小了封装芯片2所需的尺寸，为其他元器件5的布置提供
更多的空间。凹槽110的制作可以在基板1制作阻焊层11时完成，无需额外处理，工艺简单，
成本低，易于量产，实用性强。

[0034] 作为一种可实施方式，所述至少一个凹槽110包括间隔设置的多个凹槽110，间隔设置的多个凹槽110可以充当溢胶的缓冲阻挡层，使得溢胶能力可降低至0.4mm以下，可以
满足一些对精度要求较高的芯片封装结构。相较于单个的凹槽110，对溢胶有很强的缓冲效
果，因此凹槽110的宽度和深度都可以设置在加工工艺的最小能力范围。需要说明的是，所
述凹槽110的槽宽大于等于40μm。

[0035] 作为一种可实施方式，所述多个凹槽110的深度沿远离所述填充胶设置区域100的方向逐渐减小。各个凹槽110均可以对填充胶3进行引流，以减缓填充胶3的流动，填充胶3沿
远离填充胶设置区域100的方向流速逐渐减缓，凹槽110的深度也逐渐减小，这样，深度较深
的凹槽110先接触流速较快的填充胶3，深度较浅的凹槽110后接触流速较慢的填充胶3，减
小了流平差异，使得填充胶3在填充胶设置区域100上分布较为均一，从而保证形成的底部
填充层的平坦度。

[0036] 作为一种可实施方式，每个所述凹槽110的开口的宽度大于底部的宽度。例如，其截面(该截面垂于与凹槽的延伸方向)呈倒梯形，如倒置的等腰梯形，这种形状的凹槽110便
于填充胶3的引流，进一步保证制成的底部填充层的平坦度。

[0037] 作为一种可实施方式，每个所述凹槽110包括间断设置于所述填充胶设置区域100四周不同方向的多个条形槽。条形槽的开设相对简单，在保证填充胶3引流效果的同时减少
加工难度。优选的，各个条形槽的长度相同。更为优选的，沿远离所述填充胶设置区域100的
方向，多个所述条形槽的长度由两端向中间逐渐缩小。

[0038] 条形槽的长度可以根据阻挡效果多样化排布，将多个条形槽沿远离所述填充胶设置区域100的方向，设为相同长度或长度逐渐缩小可以简化工艺。需要说明的是，图2中示出
的凹槽110设置方式仅是示例性说明，各个凹槽110的宽度可以相等也可以不等。

[0039] 本发明提供一种芯片封装结构，包括上面所述的基板1，所述基板1上通过功能凸点4连接有芯片2，所述芯片2与所述基板1的填充胶设置区域100之间设置有填充胶3。

[0040] 本发明提供一种芯片封装结构的制备方法，包括：

[0041] 对基板本体10进行预处理；

[0042] 将芯片2通过焊接连接在所述基板1上；

[0043] 在所述芯片2与所述基板1之间通过填充胶3进行底部填充；

[0044] 其中，对基板本体10进行预处理包括：

[0045] 在所述基板本体10上设置阻焊层11；

[0046] 围绕所述填充胶设置区域100在所述阻焊层11上设置至少一个凹槽110。

[0047] 作为一种可实施方式，所述凹槽110通过阻焊层图形化或镭射切割的方式制得。需要说明的是，通过镭射切割制得的凹槽110槽宽大于等于40μm，通过阻焊层图形化制得的凹
槽110槽宽大于等于80μm。但无论是采用镭射切割还是阻焊层图形化，工艺均比较简便成
熟，易于量产，成本低。

[0048] 以上描述仅为本申请的较佳实施例以及对所运用技术原理的说明。本领域技术人员应当理解，本申请中所涉及的发明范围，并不限于上述技术特征的特定组合而成的技术
方案，同时也应涵盖在不脱离发明构思的情况下，由上述技术特征或其等同特征进行任意
组合而形成的其它技术方案。例如上述特征与本申请中公开的(但不限于)具有类似功能的
技术特征进行互相替换而形成的技术方案。