像素驱动电路及显示装置

摘要

本申请提供了一种像素驱动电路及显示装置，包括选址晶体管、驱动晶体管、存储电容以及多个并联的像素单元；选址晶体管的漏极与驱动晶体管的栅极电性连接；存储电容的一端连接驱动晶体管的栅极，另一端连接驱动晶体管的漏极；像素单元与驱动晶体管的漏极连接，像素单元包括一个数字信号控制器，数字信号控制器与多个发光单元的阳极串联；选址晶体管的栅极接收扫描信号，数字信号控制器提供数字信号，扫描信号与数字信号使所述发光单元呈周期性发光，形成预设帧显示画面。有益效果：在像素驱动电路中增加数字信号控制器，使其控制发光单元周期性发光，以实现空间复用与时分复用配合，改善像素驱动电路灰阶切换频率过快、占用空间较大的问题。

权利要求

1.一种像素驱动电路，其特征在于，所述像素驱动电路包括选址晶体管、驱动晶体管、存储电容以及多个并联的像素单元；所述选址晶体管的漏极与所述驱动晶体管的栅极电性连接；

所述存储电容的一端连接所述驱动晶体管的栅极，另一端连接所述驱动晶体管的漏极；

所述像素单元与所述驱动晶体管的漏极连接，所述像素单元包括至少一个数字信号控制器，所述数字信号控制器与多个发光单元的阳极串联；

所述选址晶体管的栅极接收扫描信号，所述数字信号控制器提供数字信号，所述扫描信号与所述数字信号使所述发光单元呈周期性发光，形成预设帧显示画面，其中，所述多个并联的像素单元包括第一像素单元与第二像素单元，所述第一像素单元包括第一数字信号控制器与一个发光单元，所述第一数字信号控制器与一个所述发光单元的阳极电连接；

所述第二像素单元包括第二数字信号控制器与两个并联的发光单元，所述第二数字信号控制器与两个所述发光单元的阳极电连接，以使在一个预设帧显示画面内，所述第二像素单元的亮度为所述第一像素单元的亮度的2倍；

所述多个并联的像素单元还包括至少一个第三像素单元，所述第三像素单元与所述第二像素单元并联；

所述第三像素单元包括第三数字信号控制器，所述第三数字信号控制器与预设数量的发光单元的阳极电连接，所述预设数量的发光单元并联，所述预设数量为所述第二像素单元中发光单元的数量的偶数倍，以使在一个预设帧画面内，所述第三像素单元的亮度为所述第二像素单元的亮度的偶数倍。

2.根据权利要求1所述的像素驱动电路，其特征在于，所述驱动晶体管的源极接入电源正电压，所述发光单元的阴极接入电源负电压，所述扫描信号、所述电源正电压与所述电源负电压共同作用于所述驱动晶体管，形成所述驱动晶体管的漏极的电流信号；

所述数字信号控制器提供预设选址周期的数字信号，所述数字信号与所述电流信号均传送至所述发光单元的阳极，以使所述电流信号呈预设显示周期，所述发光单元在预设显示周期内发光；

所述选址周期与所述显示周期共同形成预设帧显示画面的预设周期，以使所述发光单元构成所述预设帧显示画面。

3.根据权利要求2所述的像素驱动电路，其特征在于，

在所述扫描信号为高脉冲时，所述选址晶体管开启，所述选址晶体管的栅极接收到扫描信号，所述存储电容存储所述扫描信号并转换成对应的电流信号；

在所述扫描信号为低脉冲时，所述选址晶体管关闭，所述存储电容向所述驱动晶体管的栅极提供电流信号，当所述电流信号的电流值达到所述驱动晶体管的电流阈值时，所述驱动晶体管开启，所述发光单元发光。

4.根据权利要求2所述的像素驱动电路，其特征在于，所述扫描信号、数字信号与电流信号相组合，在一个预设周期内先后对应一个所述预设选址周期及一个所述预设显示周期：在所述选址周期时，所述扫描信号为高电位脉冲，所述电流信号为低电位，所述数字信号为高电平；

在所述显示周期时，所述扫描信号为低电位脉冲，所述电流信号为高电位，所述数字信号为低电平。

5.根据权利要求2所述的像素驱动电路，其特征在于，一个所述像素单元中，在一个预设周期内，所述预设显示周期是所述预设选址周期的2倍。

6.根据权利要求1所述的像素驱动电路，其特征在于，所述像素驱动电路还包括多条竖向排列的数据线与多条横向排列的扫描线，所述数据线给所述选址晶体管的源极提供数据信号，所述扫描线给所述选址晶体管的栅极提供扫描信号，以使所述选址晶体管的漏极给所述存储电容提供电流信号。

7.根据权利要求1所述的像素驱动电路，其特征在于，所述数字信号控制器为低温多晶硅薄膜晶体管、氧化物半导体薄膜晶体管或非晶硅薄膜晶体管。

8.一种显示装置，其特征在于，所述显示装置包括如权利要求1-7任一项所述的像素驱动电路。

说明书

像素驱动电路及显示装置

技术领域

[0001] 本申请涉及显示技术领域，尤其涉及一种像素驱动电路及显示装置。

背景技术

[0002] 在主动矩阵显示电路中，像素驱动电路分为时分复用电路和空间复用电路两种电路。

[0003] 时分复用电路主要以脉冲宽度调制(Pulse Width Modulation，PWM)电路为主，这种电路通过将一行的显示时间划分为多个不同的时间段，通过在不同时间段里切换发光区域的亮暗来实现灰阶的切换，这种电路在工作时，驱动薄膜晶体管(Thin  Film Transistor，TFT)工作在线性区，使得灰阶切换的频率过快，超出了现有的驱动芯片(Integrated Circuit，IC)所能提供的切换频率。空间复用电路主要将发光区分为比例一定的区域，通过显示不同发光区域来实现灰阶的切换，该发光区域占用空间较大。

[0004] 综上所述，现有技术的像素驱动电路存在灰阶切换频率过快、占用空间较大的问题。

发明内容

[0005] 本申请提供的像素驱动电路，通过结合发光单元的排布方式，实现像素驱动电路的空间复用与时分复用配合，改善像素驱动电路灰阶切换频率过快、占用空间较大的问题。

[0006] 本申请提供的技术方案如下：

[0007] 一种像素驱动电路，包括选址晶体管、驱动晶体管、存储电容以及多个并联的像素单元；所述选址晶体管的漏极与所述驱动晶体管的栅极电性连接；

[0008] 所述存储电容的一端连接所述驱动晶体管的栅极，另一端连接所述驱动晶体管的漏极；

[0009] 所述像素单元与所述驱动晶体管的漏极连接，所述像素单元包括至少一个数字信号控制器，所述数字信号控制器与多个发光单元的阳极串联；

[0010] 所述选址晶体管的栅极接收扫描信号，所述数字信号控制器提供数字信号，所述扫描信号与所述数字信号使所述发光单元呈周期性发光，形成预设帧显示画面。

[0011] 在本申请所提供的像素驱动电路中，所述驱动晶体管的源极接入电源正电压，所述发光单元的阴极接入电源负电压，所述扫描信号、所述电源正电压与所述电源负电压共同作用于所述驱动晶体管，形成所述驱动晶体管漏极的电流信号；

[0012] 所述数字信号控制器提供预设选址周期的数字信号，所述数字信号与所述电流信号均传送至所述发光单元的阳极，以使所述电流信号呈预设显示周期，所述发光单元在预设显示周期内发光；

[0013] 所述选址周期与所述显示周期共同形成预设帧显示画面的预设周期，以使所述发光单元构成所述预设帧显示画面。

[0014] 在本申请所提供的像素驱动电路中，在所述扫描信号为高脉冲时，所述选址晶体管开启，所述选址晶体管的栅极接收到扫描信号，所述存储电容存储所述扫描信号并转换成对应的电流信号；

[0015] 在所述扫描信号为低脉冲时，所述选址晶体管关闭，所述存储电容向所述驱动晶体管的栅极提供电流信号，当所述电流信号的电流值达到所述驱动晶体管的电流阈值时，所述驱动晶体管开启，所述发光单元发光。

[0016] 在本申请所提供的像素驱动电路中，所述扫描信号、数字信号与电流信号相组合，在一个预设周期内先后对应一个所述预设选址周期及一个所述预设显示周期：

[0017] 在所述选址周期时，所述扫描信号为高电位脉冲，所述电流信号为低电位，所述数字信号为高电平；

[0018] 在所述显示周期时，所述扫描信号为低电位脉冲，所述电流信号为高电位，所述数字信号为低电平。

[0019] 在本申请所提供的像素驱动电路中，一个所述像素单元中，在一个预设周期内，所述预设显示周期是所述预设选址周期的2倍。

[0020] 在本申请所提供的像素驱动电路中，所述多个并联的像素单元包括第一像素单元与第二像素单元，所述第一像素单元包括第一数字信号控制器与一个发光单元，所述第一数字信号控制器与一个所述发光单元的阳极电连接；

[0021] 所述第二像素单元包括第二数字信号控制器与两个并联的发光单元，所述第二数字信号控制器与两个所述发光单元的阳极电连接，以使在一个预设帧显示画面内，所述第二像素单元的亮度为所述第一像素单元的亮度的2倍。

[0022] 在本申请所提供的像素驱动电路中，所述多个并联的像素单元还包括至少一个第三像素单元，所述第三像素单元与所述第二像素单元并联；

[0023] 所述第三像素单元包括第三数字信号控制器，所述第三数字信号控制器与预设数量的发光单元的阳极电连接，所述预设数量的发光单元并联，所述预设数量为所述第二像素单元中发光单元的数量的偶数倍，以使在一个预设帧画面内，所述第三像素单元的亮度为所述第二像素单元的亮度的偶数倍。

[0024] 在本申请所提供的像素驱动电路中，所述像素驱动电路还包括多条竖向排列的数据线与多条横向排列的扫描线，所述数据线给所述选址晶体管的源极提供数据信号，所述扫描线给所述选址晶体管的栅极提供扫描信号，以使所述选址晶体管的漏极给所述存储电容提供所述电流信号。

[0025] 在本申请所提供的像素驱动电路中，所述数字信号控制器为低温多晶硅薄膜晶体管、氧化物半导体薄膜晶体管或非晶硅薄膜晶体管。

[0026] 本申请还提供一种显示装置，所述显示装置包括上述任一项所述的像素驱动电路。

[0027] 本申请的有益效果为：在像素驱动电路中增加数字信号控制器，使其控制发光单元周期性发光，以实现空间复用与时分复用配合，改善像素驱动电路灰阶切换频率过快、占用空间较大的问题。

附图说明

[0028] 为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

[0029] 图1为本申请实施例提供的像素驱动电路的电路示意图。

[0030] 图2为本申请实施例提供的像素驱动电路的时序示意图。

[0031] 图3为本申请实施例提供的像素驱动电路的另一电路示意图。

[0032] 图4为本申请实施例提供的像素驱动电路的另一电路示意图。

具体实施方式

[0033] 下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

[0034] 本申请实施例提供一种像素驱动电路，以下分别进行详细说明。

[0035] 请参见图1、图3与图4，该图为本申请实施例所提供的像素驱动电路结构示意图，本申请实施例提供一种像素驱动电路10，所述像素驱动电路10包括选址晶体管T1、驱动晶体管T2、存储电容Cst以及多个并联的像素单元L；所述选址晶体管T1的漏极s与所述驱动晶体管T2的栅极g电性连接；

[0036] 所述存储电容Cst的一端连接所述驱动晶体管T2的栅极g，另一端连接所述驱动晶体管T2的漏极d；

[0037] 所述像素单元L与所述驱动晶体管T2的漏极d连接，所述像素单元M包括至少一个数字信号控制器Ctr，所述数字信号控制器Ctr与多个发光单元M的阳极串联；

[0038] 所述选址晶体管T2的栅极g接收扫描信号，所述数字信号控制器Ctr提供数字信号DS，所述扫描信号scan与所述数字信号DS使所述发光单元M呈周期性发光，形成预设帧显示画面。

[0039] 所述驱动晶体管T2的源极s接入电源正电压Vss，所述发光单元M的阴极接入电源负电压Vdd，所述扫描信号scan、所述电源正电压Vss与所述电源负电压Vdd共同作用于所述驱动晶体管T2，形成所述驱动晶体管T2的漏极d的电流信号ES；

[0040] 进一步的，请参见图1与图2，图2为本申请实施例提供的像素驱动电路的预设周期示意图，所述数字信号控制器Ctr提供预设选址周期TA的数字信号DS，所述数字信号DS与所述电流信号ES均传送至所述发光单元M的阳极，以使所述电流信号ES呈预设显示周期TL，所述发光单元M在预设显示周期TL内发光，在所述预设选址周期TA内发光亮度相较于预设显示周期TL内较弱；

[0041] 所述选址周期TA与所述显示周期TL共同形成预设帧显示画面的预设周期T，以使所述发光单元M构成所述预设帧显示画面。

[0042] 进一步的，所述像素驱动电路10还包括多条竖向排列的数据线与多条横向排列的扫描线，所述数据线给所述选址晶体管T1的源极s提供数据信号data，所述扫描线给所述选址晶体管T1的栅极g提供扫描信号scan，以使所述选址晶体管T1的漏极d给所述存储电容Cst提供所述电流信号ES。

[0043] 在本申请实施例提供的像素驱动电路10中，通过在像素驱动电路10的驱动晶体管的T2的漏极d提供至少一个数字信号控制器Ctr以及多个发光单元M，数字信号控制器Ctr给发光单元M提供选址周期TA的数字信号DS，所述扫描信号scan、所述电源正电压Vss与所述电源负电压Vdd共同作用于所述驱动晶体管T2，形成所述驱动晶体管T2的漏极d的预设显示周期TL的电流信号ES，使得所述选址周期TA与所述显示周期TL共同形成预设帧显示画面的预设周期T，使得该像素单元L呈预设帧显示画面的预设周期T，该发光单元M呈周期性发光。

[0044] 进一步的，该像素驱动电路10的周期性发光的原理如下：

[0045] 该扫描信号scan包括高脉冲与低脉冲，该扫描信号scan变化进而控制选址晶体管T1的开启与关闭；

[0046] 在所述扫描信号scan为高脉冲时，所述选址晶体管T1开启，所述选址晶体管T1的栅极g接收到扫描信号scan，所述存储电容Cst存储所述扫描信号scan并转换成对应的电流信号ES；

[0047] 在所述扫描信号scan为低脉冲时，所述选址晶体管T1关闭，所述存储电容Cst向所述驱动晶体管T2的栅极g提供电流信号ES，当所述电流信号ES的电流值达到所述驱动晶体管T2的电流阈值时，所述驱动晶体管T2开启，所述发光单元M发光。

[0048] 进一步的，在图2中，所述扫描信号scan、数字信号data与电流信号ES相组合，在一个预设周期T内先后对应一个所述预设选址周期TA及一个所述预设显示周期TL：

[0049] 在所述选址周期TA时，所述扫描信号scan为高电位脉冲，所述电流信号ES为低电位，所述数字信号DS为高电平。此时像素驱动电路10中的发光单元M发光。

[0050] 在所述显示周期TL时，所述扫描信号scan为低电位脉冲，所述电流信号ES为高电位，所述数字信号DS为低电平。此时像素驱动电路10中的发光单元M发光。

[0051] 需要说明的是，上述实施例解释本申请实施例所提供的像素驱动电路10的周期性发光的原理，接下来，将具体的对本像素驱动电路10中时分复用及空间复用原理进行具体说明。

[0052] 请参见图3，图3为本申请实施例所提供的像素驱动电路的另一电路示意图。该像素驱动电路11在图1中像素驱动电路10的基础上进行空间复用，具体如下：

[0053] 在该像素驱动电路11中，像素单元L的数量为至少一个以上，且该像素单元L并联设置于该驱动晶体管T2的漏极d；

[0054] 所述多个并联的像素单元L包括第一像素单元L1与第二像素单元L2，所述第一像素单元L1包括第一数字信号控制器Ctr1与一个发光单元M1，所述第一数字信号控制器Ctr1与一个所述发光单元M1的阳极电连接；

[0055] 所述第二像素单元L2包括第二数字信号控制器Ctr2与两个并联的发光单元M2，所述第二数字信号控制器Ctr2与两个所述发光单元M2的阳极电连接，以使在一个预设帧显示画面内，所述第二像素单元L2的亮度为所述第一像素单元L1的亮度的2倍。

[0056] 进一步的，在该图2中的时序图中，当一个所述像素单元L中，在一个预设周期T内，所述预设显示周期TL是所述预设选址周期TA的2倍，因此在本申请实施例提供的像素驱动电路11中。

[0057] 当只有第一数字信号控制器Ctr1开启，第二数字信号控制器Ctr2关闭时，共可显示2×2＝4种灰阶。而当第一数字信号控制器Ctr1和第二数字信号控制器Ctr2同时作用时，其第一数字信号控制器Ctr1与第二数字信号控制器Ctr2对应的第一像素单元L1与第二像素单元L2则可显示10个灰阶，具体实现如下表1所示；

[0058]

[0059] 表1

[0060] 由上述可知，该像素驱动电路11中，在一个预设周期T内，所述预设显示周期TL是所述预设选址周期TA的2倍，因此在一个像素单元L中，一个预设周期T内，预设显示周期TL内发光单元M所发出的灰阶亮度为预设选址周期TA内开启相同时长所发出的亮度的2倍。譬如，假设在第一像素单元L1中，预设选址周期TA对应的灰阶亮度为1时，则在预设显示周期TL内对应的灰阶亮度为2；又因为所述第二像素单元L2的亮度为所述第一像素单元L1的亮度的2倍，因此在第二像素单元L2中，该第二像素单元L2的整体灰阶亮度为该第一像素单元L1的灰阶亮度的2倍，即在第二像素单元L2中，其预设选址周期TA对应的灰阶亮度为2时，其在预设显示周期TL内对应的灰阶亮度为4。

[0061] 因此，在该像素驱动电路11中，当该像素驱动电路11的总灰阶亮度呈9时，即该第一数字信号控制器Ctr1与第二数字信号控制器Ctr2同时开启，则该总灰阶亮度为1×1+1×2+1×2+1×4＝9，因此该像素驱动电路11可实现9+1＝10种灰阶亮度。

[0062] 在本申请实施例提供的像素驱动电路11中，仅仅采取了一个第二像素单元L2，且该第二像素单元L2中的两个并联的发光单元M2与第二数字信号控制器Ctr2相配合，实现了该像素驱动电路的多种灰阶亮度显示，此像素驱动电路11在减少像素单元L空间占用的同时，也减少了原现有技术的开关晶体管的栅极的信号切换频率，降低了实现多灰阶亮度变化的难度。

[0063] 在一些实施例中，该像素单元L的数量不仅限于两个像素单元，请参见图4，该图为本申请实施例提供的像素驱动电路的另一电路示意图。

[0064] 在该像素驱动电路12中，所述多个并联的像素单元L还包括至少一个第三像素单元L3，所述第三像素单元L3与所述第二像素单元L2并联；

[0065] 第三像素单元L3包括第三数字信号控制器Ctr3，第三数字信号控制器Ctr3与预设数量的发光单元M3的阳极电连接，预设数量的发光单元M3并联，预设数量为所述第二像素单元L2中发光单元M2的数量的偶数倍，以使在一个预设帧画面内，第三像素单元L3的亮度为第二像素单元L2的亮度的偶数倍。譬如，假设上述可知，在一个预设周期T内，预设显示周期TL是所述预设选址周期TA的2倍时，该第三像素单元L3中的发光单元为4时，则该第三像素单元L3的灰阶亮度为该第二像素单元L2的灰阶亮度的两倍，其具体实现如下表2所示:

[0066]

[0067] 表2

[0068] 当该第一数字信号控制器Ctr1、第二数字信号控制器Ctr2与第三数字信号控制器Ctr3同时开启时，则该总灰阶亮度为1×1+1×2+1×2+1×4+1×4+1×8＝21，因此该像素驱动电路12可实现21+1＝22种灰阶亮度。

[0069] 在一些申请实施例中，所述数字信号控制器Ctr还与外部电路的时序控制器(图中未示出)连接，所述数字信号的预设选址周期TA与所述电流信号的预设显示周期TL均由所述时序控制器提供。

[0070] 所述选址晶体管T1与驱动晶体管T2均为低温多晶硅薄膜晶体管、氧化物半导体薄膜晶体管或非晶硅薄膜晶体管。除此之外，该数字信号控制器Ctr也可为低温多晶硅薄膜晶体管、氧化物半导体薄膜晶体管或非晶硅薄膜晶体管。

[0071] 基于同一申请构思，本发明实施例提供了一种显示装置，该显示装置包括本申请任意实施例提供的像素驱动电路。该显示装置可以为：手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。

[0072] 有益效果为：在像素驱动电路中增加数字信号控制器，使其控制发光单元周期性发光，以实现空间复用与时分复用配合，改善像素驱动电路灰阶切换频率过快、占用空间较大的问题。

[0073] 除上述实施例外，本申请还可以有其他实施方式。凡采用等同替换或等效替换形成的技术方案，均落在本申请要求的保护范围。

[0074] 综上所述，虽然本申请已将优选实施例揭露如上，但上述优选实施例并非用以限制本申请，本领域的普通技术人员，在不脱离本申请的精神和范围内，均可作各种更动与润饰，因此本申请的保护范围以权利要求界定的范围为准。