封装结构转让专利
申请号 : CN201910681479.2
文献号 : CN110473844B
文献日 : 2021-07-02
发明人 : 缪小勇 , 王洪辉
申请人 : 通富微电子股份有限公司
摘要 :
权利要求 :
1.一种封装结构,其特征在于,包括:基板,所述基板中具有若干线路结构,基板的正面具有若干输入端口,基板的背面具有若干输出端口,所述输入端口和输出端口分别与相应的线路结构连接;
倒装在基板的正面上的若干半导体芯片,每个半导体芯片包括功能面和与功能面相对的非功能面,所述功能面上具有若干焊盘,所述焊盘上具有金属凸块,所述每个半导体芯片上的金属凸块与基板的正面上对应的输入端口连接,所述半导体芯片的功能面上还具有底部屏蔽层,所述底部屏蔽层覆盖半导体芯片的整个功能面,所述底部屏蔽层的四周边缘与半导体芯片的四周侧壁齐平,若干焊盘贯穿底部屏蔽层,焊盘与底部屏蔽层之间通过隔离层隔离;且所述具有底部屏蔽层的半导体芯片的形成过程为:提供晶圆,所述晶圆上形成有若干半导体芯片,所述半导体芯片包括顶层介质层和位于顶层介质层中的顶层互连结构;
在所述顶层介质层上形成隔离层;刻蚀所述隔离层,在所述隔离层中形成若干第一开口和包围所述若干第一开口的第二开口,且剩余的隔离层仅位于第一开口和第二开口之间,将所述第一开口和第二开口隔开;在所述若干第一开口中填充金属材料形成若干焊盘,在所述第二开口中填充金属材料形成底部屏蔽层;形成焊盘和底部屏蔽层后,切割所述晶圆,形成若干分立具有底部屏蔽层的半导体芯片;
位于所述半导体芯片的功能面和基板的正面表面之间的底填充层;
包覆所述半导体芯片的非功能面和侧壁表面以及底填充层侧面表面的第一屏蔽层,所述第一屏蔽层与底部屏蔽层的四周边缘连接;
位于所述第一屏蔽层上的第二屏蔽层;
位于所述基板的背面的与输出端口连接的外部接触结构。
2.如权利要求1所述的封装结构,其特征在于,所述第一屏蔽层通过溅射工艺形成,第一屏蔽层至少还覆盖半导体芯片之间的部分基板表面,所述第二屏蔽层通过选择性电镀工艺、点胶工艺或网板印刷工艺形成。
3.如权利要求2所述的封装结构,其特征在于,所述第一屏蔽层的材料为铜、钨或铝,所述第二屏蔽层的材料为铜、焊料或导电银胶。
4.如权利要求1所述的封装结构,其特征在于,所述第一屏蔽层为磁场屏蔽层,且所述第二屏蔽层为电场屏蔽层;或者所述第一屏蔽层为电场屏蔽层,且所述第二屏蔽层为磁场屏蔽层。
5.如权利要求4所述的封装结构,其特征在于,所述电场屏蔽层的材料为铜、钨、铝;所述磁场屏蔽层的材料为CoFeB合金、CoFeTa、NiFe、Co、CoFe、CoPt或者Ni、Co和Fe的合金。
6.如权利要求1所述的封装结构,其特征在于,所述外部接触结构为焊球,或者所述外接触结构包括金属柱和位于金属柱上的焊球。
7.如权利要求1所述的封装结构,其特征在于,还包括:位于所述基板中的导电接触结构,所述导电接触结构与第一屏蔽层电连接。
8.一种将如权利要求1‑7所述的封装结构进行分割后形成的独立的封装结构,其特征在于,包括:
基板,所述基板中具有线路结构,基板的正面具有若干输入端口,基板的背面具有若干输出端口,所述输入端口和输出端口分别与线路结构连接;倒装在基板的正面上的半导体芯片,所述半导体芯片包括功能面和与功能面相对的非功能面,所述功能面上具有若干焊盘,所述焊盘上具有金属凸块,所述半导体芯片上的金属凸块与基板的正面上对应的输入端口连接,且所述半导体芯片的功能面上还具有底部屏蔽层,所述底部屏蔽层覆盖半导体芯片的整个功能面,所述底部屏蔽层的四周边缘与半导体芯片的四周侧壁齐平,若干焊盘贯穿底部屏蔽层,焊盘与底部屏蔽层之间通过隔离层隔离;
位于所述半导体芯片的功能面和基板的正面表面之间的底填充层;
包覆所述半导体芯片的非功能面和侧壁表面以及底填充层侧面表面的第一屏蔽层,所述第一屏蔽层与底部屏蔽层的四周边缘连接;
位于所述第一屏蔽层上的第二屏蔽层;
位于所述基板的背面的与输出端口连接的外部接触结构。
说明书 :
封装结构
技术领域
背景技术
的干扰或噪声;加上电子部件密度越来越高,传输线路的距离越来越近,使得来自集成电路
封装内外的电磁干扰问题也日益严重,同时会降低集成电路的品质、寿命等。
技术,即采用EMI滤波器件加以抑制;对辐射性耦合则需采用屏蔽技术加以抑制。在当前电
磁频谱日趋密集、单位体积内电磁功率密度急剧增加、高低电平器件或设备大量混合使用
等因素而导致设备及系统电磁环境日益恶化的情况下,其重要性就显得更为突出。
发明内容
芯片上的金属凸块与基板的正面上对应的输入端口连接;
成。
焊盘贯穿底部屏蔽层,焊盘与底部屏蔽层之间通过隔离层隔离;所述第一屏蔽层与底部屏
蔽层的四周边缘连接。
上的金属凸块与基板的正面上对应的输入端口连接;
二屏蔽层;位于所述基板的背面的与输出端口连接的外部接触结构,所述第二屏蔽层能覆
盖所述第一屏蔽层中厚度不均匀以及边缘覆盖不好的地方,从而使得第一屏蔽层和第二屏
蔽层两者构成的整体屏蔽层是完整的,提高了屏蔽的效果。
点胶工艺或网板印刷工艺形成,使得形成的第二屏蔽层能更好的覆盖所述第一屏蔽层,防
止第二屏蔽层中出现覆盖不好的地方,进一步保证第一屏蔽层和第二屏蔽层两者构成的整
体屏蔽层的完整性,并且后续无需额外的掩膜和刻蚀工艺去除半导体芯片。
的第一屏蔽层和第二屏蔽层,使得第一屏蔽层和第二屏蔽层分别针对电场或磁场进行屏
蔽,从而提高了屏蔽层的屏蔽效果,并且所述第二屏蔽层能覆盖所述第一屏蔽层中厚度不
均匀以及边缘覆盖不好的地方,从而使得第一屏蔽层和第二屏蔽层两者构成的整体屏蔽层
是完整的,进一步提高了屏蔽的效果。
焊盘贯穿底部屏蔽层,焊盘与底部屏蔽层之间通过隔离层隔离;在形成所述第一屏蔽层时,
所述第一屏蔽层与底部屏蔽层的四周边缘连接。即本实施例中不仅在形成第一屏蔽层后,
在第一屏蔽层上还会形成第二屏蔽层,因而所述第二屏蔽层能够覆盖所述第一屏蔽层中厚
度不均匀以及边缘覆盖不好的地方,从而使得第一屏蔽层和第二屏蔽层两者构成的整体屏
蔽层是完整的,提高了屏蔽的效果,并且由于所述半导体芯片的功能面上还具有底部屏蔽
层,在形成所述第一屏蔽层时,所述第一屏蔽层与底部屏蔽层的四周边缘连接,从而使得封
装结构中的半导体芯片被底部屏蔽层和第一屏蔽层完全或全方位的包覆,因而电场和磁场
不能通过封装结构的底部进入封装结构中给半导体芯片带来电磁干扰,从而实现对半导体
芯片进行全方位的电磁屏蔽,更进一步提高了电磁屏蔽的效果。
附图说明
具体实施方式
为陡峭,在通过溅射工艺形成包覆半导体封装结构的磁场屏蔽层时,形成的磁场屏蔽层的
厚薄容易不均、半导体封装结构边缘处会存在未覆盖的状况,因而使得磁场屏蔽层的屏蔽
效果难以保证。
填充层;形成包覆所述半导体芯片的非功能面和侧壁表面以及底填充层侧面表面的第一屏
蔽层;在所述第一屏蔽层上形成第二屏蔽层;在所述第二屏蔽层上以及半导体芯片之间的
基板上形成塑封层;在所述基板的背面形成与输出端口连接的外部接触结构。通过在第一
屏蔽层上形成第二屏蔽层,所述第二屏蔽层能覆盖所述第一屏蔽层中厚度不均匀以及边缘
覆盖不好的地方,从而使得第一屏蔽层和第二屏蔽层两者构成的整体屏蔽层是完整的,提
高了屏蔽的效果。
例作局部放大,而且所述示意图只是示例,其在此不应限制本发明的保护范围。此外,在实
际制作中应包含长度、宽度及深度的三维空间尺寸。
焊盘102,所述焊盘102上形成有金属凸块130。
述焊盘102作为半导体芯片101内的集成电路与外部电连接的端口。
在所述晶圆100的若干芯片区域对应形成若干半导体芯片101;在所述半导体芯片101的功
能面上形成若干焊盘102;参考图3,在所述焊盘102表面上形成金属凸块130,所述金属凸块
130的材料铝、镍、锡、钨、铂、铜、钛、铬、钽、金、银中的一种或几种,所述金属凸块130的形成
工艺可以为电镀、溅射或物理气相沉积工艺,形成金属凸块130的目的是将焊盘102的引高,
便于后续布线,且所述金属凸块130还具有保护焊盘以及热传导的作用;参考图4,沿切割道
分割所述晶圆100,形成若干分立的半导体芯片101。
材料,例如砷化镓等Ⅲ‑Ⅴ族化合物。
和金属插塞)。
结构连接;将所述若干半导体芯片101的倒装在基板正面表面上,使得所述每个半导体芯片
101上的金属凸块130与基板的正面上对应的输入端口连接。
本实施例中后续实现基板301与具有第一屏蔽层和第二屏蔽层的半导体芯片的集成封装。
放电或者阻隔外界的静电干扰。
基板301表面。在其他实施例中,所述形成第一屏蔽层103可以仅包覆所述半导体芯片101的
非功能面和侧壁表面(以及底填充层132侧面表面)。
厚半导体芯片101侧壁较为陡峭(侧壁与基板301表面呈90度夹角),使得通过溅射工艺形成
的第一屏蔽层103存在厚度不均匀以及边缘覆盖不好的问题。
电场和磁场的屏蔽。
蔽效果相对较弱,影响了屏蔽层的屏蔽效果。因而在其他实施例中,所述第一屏蔽层103为
磁场屏蔽层,第一屏蔽层用于屏蔽磁场,且后续形成的第二屏蔽层为电场屏蔽层,第二屏蔽
层用于屏蔽电场;或者所述第一屏蔽层为电场屏蔽层,第一屏蔽层用于屏蔽电场,且所述第
二屏蔽层为磁场屏蔽层,第二屏蔽层用于屏蔽磁场,通过形成前述的结构的第一屏蔽层和
第二屏蔽层,使得第一屏蔽层和第二屏蔽层分别针对电场或磁场进行屏蔽,从而提高了屏
蔽层的屏蔽效果。当所述第一屏蔽层103为电场屏蔽层,所述第一屏蔽层103(电场屏蔽层)
的材料为铜、钨、铝;当所述第一屏蔽层103为磁场屏蔽层,所述第一屏蔽层103(磁场屏蔽
层)的材料为CoFeB合金、CoFeTa、NiFe、Co、CoFe、CoPt或者Ni、Co和Fe的合金。形成所述第一
屏蔽层103可以采用溅射、物理气相沉积、原子层沉积或化学气相沉积,或者其他合适的工
艺。
层104两者构成的整体屏蔽层是完整的,提高了屏蔽的效果。
通过选择性电镀工艺、点胶工艺或网板印刷工艺形成,使得形成的第二屏蔽层104能更好的
覆盖所述第一屏蔽层,防止第二屏蔽层104中出现覆盖不好的地方,进一步保证第一屏蔽层
103和第二屏蔽层104两者构成的整体屏蔽层的完整性,并且后续无需额外的掩膜和刻蚀工
艺去除半导体芯片。
出半导体芯片101的非功能面以及侧壁表面上的第一屏蔽层103的开口;以所述第一屏蔽层
103作为电镀时的导电层,在所述开口中电镀形成第二屏蔽层104,或者在所述开口内直接
刷入焊料形成第二屏蔽层104;去除所述掩膜层。
点涂在半导体芯片101侧壁和非功能表面上的第一屏蔽层103表面上。进行网板印刷时,首
先去除半导体芯片101周围基板301上的部分第一屏蔽层103,使得剩余的第一屏蔽层103包
覆所述半导体芯片的非功能面和侧壁表面以及底填充层侧面表面,并且剩余的第一屏蔽层
103还延伸覆盖半导体芯片101周围的部分基板301表面;然后将具有网孔的网板至于基板
301上,每一个半导体芯片101对应位于网板中的一个网孔中;在网孔中刷入焊料,焊料覆盖
半导体芯片101侧壁和非功能表面上的第一屏蔽层103表面;移除所述网板;对焊料进行回
流,在第一屏蔽层103上形成第二屏蔽层104。
层,通过形成前述的结构的第一屏蔽层和第二屏蔽层,使得第一屏蔽层和第二屏蔽层分别
针对电场或磁场进行屏蔽,从而提高了屏蔽层的屏蔽效果。当所述第二屏蔽层104为电场屏
蔽层,所述第二屏蔽层104(电场屏蔽层)的材料为铜、钨、铝;当所述第二屏蔽层104为磁场
屏蔽层,所述第二屏蔽层104(磁场屏蔽层)的材料为CoFeB合金、CoFeTa、NiFe、Co、CoFe、
CoPt或者Ni、Co和Fe的合金。形成所述第二屏蔽层104可以采用溅射、物理气相沉积、原子层
沉积或化学气相沉积,或者其他合适的工艺。
烃、聚氨酯、聚烯烃、聚醚砜、聚酰胺、聚亚氨酯、乙烯‑醋酸乙烯共聚物或聚乙烯醇中的一种
或几种。
线路结构连接;
130,所述每个半导体芯片101上的金属凸块130与基板的正面上对应的输入端口连接;
层覆盖半导体芯片的整个功能面,所述底部屏蔽层的四周边缘与半导体芯片的四周侧壁齐
平,若干焊盘贯穿底部屏蔽层,焊盘与底部屏蔽层之间通过隔离层隔离;在形成所述第一屏
蔽层时,所述第一屏蔽层与底部屏蔽层的四周边缘连接。即本实施例中不仅在形成第一屏
蔽层后,在第一屏蔽层上还会形成第二屏蔽层,因而所述第二屏蔽层能够覆盖所述第一屏
蔽层中厚度不均匀以及边缘覆盖不好的地方,从而使得第一屏蔽层和第二屏蔽层两者构成
的整体屏蔽层是完整的,提高了屏蔽的效果,并且由于所述半导体芯片的功能面上还具有
底部屏蔽层,在形成所述第一屏蔽层时,所述第一屏蔽层与底部屏蔽层的四周边缘连接,从
而使得封装结构中的半导体芯片被底部屏蔽层和第一屏蔽层完全或全方位的包覆,因而电
场和磁场不能通过封装结构的底部进入封装结构中给半导体芯片带来电磁干扰,从而实现
对半导体芯片进行全方位的电磁屏蔽,更进一步提高了电磁屏蔽的效果。
介质层108中的顶层互连结构109,所述半导体芯片还包括位于晶圆(或半导体衬底)表面形
成的若干半导体器件(比如晶体管等),位于顶层介质层108与晶圆100表面之间的若干层层
间介质层,每层层间介质层中具有对应的互连结构,层间介质层中互连结构可以上下层互
连或者与半导体器件电连接,所述顶层介质层108中的顶层互连结构109可以与相邻层的层
间介质层中的互连结构电连接;在所述顶层介质层108上形成隔离层。
第二隔离层111的材料可以为氧化硅、氮化硅、氮氧化硅中的一种,便于后续精确的控制形
成的第二开口的深度,防止在形成第二开口时过刻蚀隔离层,使得第二开口暴露出顶层介
质层108中部分顶层互连结构109的部分表面,后续在第二开口中形成底部屏蔽层时造成顶
层互连结构109之间的短路。在其他实施例中,所述隔离层可以为单层结构。
间,将所述第一开口112和第二开口113隔开。
焊盘。
开口112的隔离层111之外区域全部对应为第二开口113的区域,第二开口113是连通的,后
续在第二开口113中形成底部屏蔽层时,所述底部屏蔽层能覆盖半导体芯片101的功能面上
除了焊盘(形成在第一开口112中)以及围绕焊盘的隔离层之外的所有的区域,当在半导体
芯片101的非功能面和侧壁的表面形成第一屏蔽层时,所述第一屏蔽层与底部屏蔽层的四
周边缘连接,从而使得封装结构中的半导体芯片被底部屏蔽层和第一屏蔽层完全或全方位
的包覆,因而电场和磁场不能通过封装结构的底部进入封装结构中给半导体芯片带来电磁
干扰,从而实现对半导体芯片进行全方位的电磁屏蔽,进一步提高了电磁屏蔽的效果。
隔离层111和第一隔离层110,在所述第二隔离层111和第一隔离层110中形成第一开口,在
进行第一刻蚀工艺或者第二刻蚀工艺之前,可以在所述第二隔离层111的表面形成对应的
掩膜层。需要说明的是所述第二刻蚀工艺也可以先于第一刻蚀工艺进行。
口的深度小于隔离层的厚度)。
成金属凸块130后,切割所述晶圆,形成若干分立的具有底部屏蔽层114的半导体芯片101。
物理气相沉积、溅射或者电镀工艺形成,所述金属材料层的材料可以为铝、镍、锡、钨、铂、
铜、钛、铬、钽、金、银中的一种或几种;平坦化去除高于所述隔离层表面的金属材料层,在所
述第一开口中形成焊盘102,在所述第二开口中形成底部屏蔽层114。
半导体芯片101的整个功能面,所述底部屏蔽层114的四周边缘与半导体芯片101的四周侧
壁齐平,若干焊盘102贯穿底部屏蔽层114,焊盘102与底部屏蔽层114之间通过隔离层111隔
离。
难度,提高了效率。
体芯片101的功能面和基板301的正面表面之间形成底填充层132;形成包覆所述半导体芯
片101的非功能面和侧壁表面以及底填充层132侧面表面的第一屏蔽层103;在所述第一屏
蔽层103上形成第二屏蔽层104;在所述第二屏蔽层104上以及半导体芯片101之间的基板
301上形成塑封层105;在所述基板301的背面形成与输出端口连接的外部接触结构124。
块130,所述每个半导体芯片101上的金属凸块130与基板301的正面上对应的输入端口连
接;
所述第二屏蔽层104的材料为铜、焊料或导电银胶。
述电场屏蔽层的材料为铜、钨、铝;所述磁场屏蔽层的材料为CoFeB合金、CoFeTa、NiFe、Co、
CoFe、CoPt或者Ni、Co和Fe的合金。
缘与半导体芯片101的四周侧壁齐平,若干焊盘102贯穿底部屏蔽层114,焊盘102与底部屏
蔽层114之间通过隔离层111隔离;所所述第一屏蔽层103与底部屏蔽层114的四周边缘连
接。
本发明的保护范围。