一种V-BY-ONE信号转换方法、装置及电子设备

摘要

本发明公开了一种V‑BY‑ONE信号转换方法、装置及电子设备，该方法包括：至少两个信号处理器分别接收同一时钟域下HDMI信号源输出的最小化传输差分信号，每个所述信号处理器接收至少一路所述最小化传输差分信号并对其进行解析，得到对应的有效像素数据和数据时钟；分别对每个信号处理器生成的数据时钟进行重配置，得到VBO数据时钟；根据所述VBO数据时钟分别将每个信号处理器生成的有效像素数据转换为对应的VBO像素数据；将各信号处理器生成的所述VBO像素数据转换为多通道的点屏数据；本发明无需从高速信号中进行时钟恢复，功能实现更加简单，降低开发难度；无需新增时钟线，集成度更高，结构更加简单，增加系统稳定性。

权利要求

1.一种V-BY-ONE信号转换方法，其特征在于，包括以下步骤：至少两个信号处理器分别通过HDMI接口接收同一时钟域下HDMI信号源输出的最小化传输差分信号，其中每个所述信号处理器接收至少一路所述最小化传输差分信号并对其进行解析，得到对应的有效像素数据和数据时钟；

分别对每个信号处理器生成的数据时钟进行重配置，得到对应的VBO数据时钟；

根据所述VBO数据时钟分别将每个信号处理器生成的有效像素数据转换为对应的VBO像素数据；

将各信号处理器生成的所述VBO像素数据转换为多通道的点屏数据。

2.如权利要求1所述的V-BY-ONE信号转换方法，其特征在于，将每个信号处理器生成的有效像素数据转换为对应的VBO像素数据的过程包括：分别对每个信号处理器生成的每一路有效像素数据进行对齐，并将对齐后的像素数据进行缓存；

根据所述VBO数据时钟读取缓存的有效像素数据，得到对应的VBO像素数据。

3.如权利要求1或2所述的V-BY-ONE信号转换方法，其特征在于，将所述VBO像素数据转换为多通道的点屏数据具体包括：以最小化传输差分信号中的TMDS时钟作为Serdes参考时钟生成高速并行时钟，根据所述高速并行时钟将VBO像素数据转换为多通道的点屏数据。

4.如权利要求3所述的V-BY-ONE信号转换方法，其特征在于，还包括以下步骤：通过HDMI接口内置的I2C接口接收控制指令，所述控制指令用于对信号转换过程进行逻辑控制。

5.如权利要求1所述的V-BY-ONE信号转换方法，其特征在于，每个所述信号处理器接收两路最小化传输差分信号并分别进行解析，得到第一有效像素数据和第一数据时钟，以及第二有效像素数据和第二数据时钟；

将所述第一有效像素数据和第二有效像素数据进行对齐，并将对齐后的像素数据进行缓存；

对所述第一数据时钟或第二数据时钟进行重配置，生成VBO数据时钟；

根据所述VBO数据时钟读取缓存的像素数据，得到对应的VBO像素数据。

6.一种V-BY-ONE信号转换装置，其特征在于，包括至少两个具有HDMI接口的信号处理器；各个信号处理器的HDMI接口用于接收同一时钟域下HDMI信号源输出的最小化传输差分信号；

每个信号处理器包括数据接收模块、时钟控制模块、数据处理模块和V-BY-ONE发送模块；在各信号处理器中，所述数据接收模块用于接收至少一路最小化传输差分信号TMDS并进行解析，生成对应的有效像素数据和数据时钟；

所述时钟控制模块用于对所述数据时钟进行重配置，生成同一VBO数据时钟；

所述数据处理模块用于根据所述VBO数据时钟将所述有效像素数据转换为对应的VBO像素数据；

各信号处理器中的所述V-BY-ONE发送模块分别将对应的VBO像素数据转换为多通道的点屏数据。

7.如权利要求6所述的V-BY-ONE信号转换装置，其特征在于，每个信号处理器中还包括用于将数据接收模块输出的有效像素数据进行对齐的数据对齐模块；

所述数据处理模块还用于缓存对齐后的有效像素数据，并根据时钟控制模块生成的VBO数据时钟读取缓存的像素数据，得到对应的VBO像素数据。

8.如权利要求6或7所述的V-BY-ONE信号转换装置，其特征在于，所述V-BY-ONE发送模块还用于：以最小化传输差分信号中的TMDS时钟作为Serdes参考时钟生成高速并行时钟，根据所述高速并行时钟将VBO像素数据转换为多通道的点屏数据。

9.如权利要求7所述的V-BY-ONE信号转换装置，其特征在于，每个所述信号处理器具有两个HDMI接口以及两个数据接收模块；

两个数据接收模块分别接收一路最小化传输差分信号并将其解析为第一有效像素数据和第一数据时钟，以及第二有效像素数据和第二数据时钟；

所述数据对齐模块还用于将两个数据接收模块输出的第一有效像素数据和第二有效像素数据进行对齐，将第一数据时钟或第二数据时钟发送给对应的时钟控制模块。

10.一种电子设备，其特征在于，包括至少一个处理单元、以及至少一个存储单元，其中，所述存储单元存储有计算机程序，当所述程序被所述处理单元执行时，使得所述处理单元执行权利要求 1～5任一项所述方法的步骤。

说明书

一种V-BY-ONE信号转换方法、装置及电子设备

技术领域

[0001] 本发明属于信号处理技术领域，更具体地，涉及一种基于HDMI接口的V-BY-ONE信号转换方法、装置及电子设备。

背景技术

[0002] HDMI（High Definition Multimedia Interface）是一种应用非常广泛的数字化视频和声音的收发接口。HDMI 1.4b/2.0采用的是最小化传输差分信号(Transition Minimized Differential Signaling，TMDS)，是一种利用2个引脚间电压差来传送信号的技术。TMDS一共具备4个Channel，有3对是RGB的差分线，1条是TMDS Clock差分线。HDMI接口同时内置I2C接口进行指令的发送。

[0003] 随着液晶模组行业的不断发展与进步，目前4K分辨率的显示设备已经大规模普及，8K、10K超高分辨率的显示模组也已经开始陆续商用。现阶段大尺寸超高分辨率的模组一般都是采用V-BY-ONE，对于分辨率8K 120Hz或10K以上的显示模组而言，V-BY-ONE接口至少需要64 lane。 现阶段模组检测设备大多都是基于FPGA进行设计，因为FPGA Serdes限制，点64 lane V-BY-ONE至少需要两个FPGA器件，每个FPGA器件输出32 lane V-BY-ONE信号，此时就涉及到了两个FPGA器件输出V-BY-ONE信号时钟同步的问题，如果两个FPGA输出的V-BY-ONE信号时钟不是同源同相位就会导致点亮的模组出现画异问题。目前基于从视频源引出时钟线连接到每个FPGA的解决办法，存在以下问题：1、通用性不强，集成度低；2、增加PCB设计难度，额外占用硬件资源；3、额外引出的时钟线受干扰严重，影响稳定性；

[0004] 针对以上问题，技术人员开发了基于V-BY-ONE接口进行数据接收，从数据中将时钟恢复的方式来解决时钟同步和上述问题。但是在一段时间使用后，技术人员发现基于V-BY-ONE接口的模组测试装置存在如下技术问题：

[0005] 1、功能实现复杂，还需要从高速数据中恢复出时钟信号；

[0006] 2、从高速信号中恢复的时钟信号能够保证同源，但是无法保证一定是同相位的，就会存在点亮模组有画异的问题；

[0007] 3、控制信号还需要额外的控制接口和额外的Serdes参考时钟，增加设备体积，集成度降低。

[0008] 综上所述，当需要采用两个FPGA共同输出高分辨率的模组点屏数据时，可能会出现两个FPGA输出的信号时钟不是同源同相位，从而导致点亮的模组出现画面异常；如何提出一种易于实现且可确保高速数据同源同相位是本领域亟需解决的一个难题。

发明内容

[0009] 针对现有技术的至少一个缺陷或改进需求，本发明提供了一种V-BY-ONE信号转换方法、装置及电子设备，采用HDMI接口进行数据传输，利用TMDS中像素数据与数据时钟分开且同步传输的特性，对两个信号处理器接收的两路TMDS进行像素数据对齐、时钟转换、数据转换处理，确保输出的高速数据的时钟同源同相位。

[0010] 为实现上述目的，按照本发明的第一个方面，提供了一种V-BY-ONE信号转换方法，包括以下步骤：

[0011] 至少两个信号处理器分别通过HDMI接口接收同一时钟域下HDMI信号源输出的最小化传输差分信号，其中每个所述信号处理器接收至少一路所述最小化传输差分信号并对其进行解析，得到对应的有效像素数据和数据时钟；

[0012] 分别对每个信号处理器生成的数据时钟进行重配置，得到对应的VBO数据时钟；

[0013] 根据所述VBO数据时钟分别将每个信号处理器生成的有效像素数据转换为对应的VBO像素数据；

[0014] 将各信号处理器生成的所述VBO像素数据转换为多通道的点屏数据。

[0015] 优选的，上述V-BY-ONE信号转换方法，将每个信号处理器生成的有效像素数据转换为对应的VBO像素数据的过程包括：

[0016] 分别对每个信号处理器生成的有效像素数据进行对齐，并将对齐后的像素数据进行缓存；

[0017] 根据所述VBO数据时钟读取缓存的有效像素数据，得到对应的VBO像素数据。

[0018] 优选的，上述V-BY-ONE信号转换方法，将所述VBO像素数据转换为多通道的点屏数据具体包括：

[0019] 以最小化传输差分信号中的TMDS时钟作为Serdes参考时钟生成高速并行时钟，根据所述高速并行时钟将VBO像素数据转换为多通道的点屏数据。

[0020] 优选的，上述V-BY-ONE信号转换方法，还包括以下步骤：

[0021] 通过HDMI接口内置的I2C接口接收控制指令，所述控制指令用于对信号转换过程进行逻辑控制。

[0022] 优选的，上述V-BY-ONE信号转换方法，每个所述信号处理器接收两路最小化传输差分信号并分别进行解析，得到第一有效像素数据和第一数据时钟，以及第二有效像素数据和第二数据时钟；

[0023] 将所述第一有效像素数据和第二有效像素数据进行对齐，并将对齐后的像素数据进行缓存；

[0024] 对所述第一数据时钟或第二数据时钟进行重配置，生成VBO数据时钟；

[0025] 根据所述VBO数据时钟读取缓存的像素数据，得到对应的VBO像素数据。

[0026] 优选的，上述V-BY-ONE信号转换方法，每路最小化传输差分信号包括TMDS数据、TMDS时钟和I2C指令。

[0027] 按照本发明的第二个方面，还提供了一种V-BY-ONE信号转换装置，该装置包括至少两个具有HDMI接口的信号处理器；各个信号处理器的HDMI接口用于接收同一时钟域下HDMI信号源输出的最小化传输差分信号；

[0028] 每个信号处理器包括数据接收模块、时钟控制模块、数据处理模块和V-BY-ONE发送模块；在各信号处理器中，

[0029] 所述数据接收模块用于接收至少一路最小化传输差分信号TMDS并进行解析，生成对应的有效像素数据和数据时钟；

[0030] 所述时钟控制模块用于对所述数据时钟进行重配置，生成同一VBO数据时钟；

[0031] 所述数据处理模块用于根据所述VBO数据时钟将所述有效像素数据转换为对应的VBO像素数据；

[0032] 各信号处理器中的所述V-BY-ONE发送模块分别将对应的VBO像素数据转换为多通道的点屏数据。

[0033] 优选的，上述V-BY-ONE信号转换装置，每个信号处理器中还包括用于将数据接收模块输出的有效像素数据进行对齐的数据对齐模块；

[0034] 所述数据处理模块还用于缓存对齐后的有效像素数据，并根据时钟控制模块生成的VBO数据时钟读取缓存的像素数据，得到对应的VBO像素数据。

[0035] 优选的，上述V-BY-ONE信号转换装置，所述V-BY-ONE发送模块还用于：

[0036] 以最小化传输差分信号中的TMDS时钟作为Serdes参考时钟生成高速并行时钟，根据所述高速并行时钟将VBO像素数据转换为多通道的点屏数据。

[0037] 优选的，上述V-BY-ONE信号转换装置还包括控制模块；

[0038] 所述控制模块分别与HDMI接口内置的I2C接口、数据对齐模块、数据处理模块、时钟控制模块和V-BY-ONE发送模块通讯连接，用于接收所述I2C接口传输的控制指令，根据所述控制指令对数据对齐模块、数据处理模块、时钟控制模块和V-BY-ONE发送模块进行逻辑控制。

[0039] 优选的，上述V-BY-ONE信号转换装置，每个所述信号处理器具有两个HDMI接口以及两个数据接收模块；

[0040] 两个数据接收模块分别接收一路最小化传输差分信号并将其解析为第一有效像素数据和第一数据时钟，以及第二有效像素数据和第二数据时钟；

[0041] 所述数据对齐模块还用于将两个数据接收模块输出的第一有效像素数据和第二有效像素数据进行对齐，将第一数据时钟或第二数据时钟发送给对应的时钟控制模块。

[0042] 优选的，上述V-BY-ONE信号转换装置还包括外部存储介质；

[0043] 所述外部存储介质与数据处理模块通讯连接，用于存储数据处理模块发送的对齐后的像素数据。

[0044] 优选的，上述V-BY-ONE信号转换装置，所述最小化传输差分信号包括TMDS数据、TMDS时钟和I2C指令。

[0045] 按照本发明的第三个方面，还提供了一种电子设备，其特征在于，包括至少一个处理单元、以及至少一个存储单元，

[0046] 其中，所述存储单元存储有计算机程序，当所述程序被所述处理单元执行时，使得所述处理单元执行上述任一项所述V-BY-ONE信号转换方法的步骤。

[0047] 总体而言，通过本发明所构思的以上技术方案与现有技术相比，能够取得下列有益效果：

[0048] （1）本发明提供的一种V-BY-ONE信号转换方法、装置及电子设备，采用HDMI接口进行数据传输，利用TMDS中像素数据与数据时钟分开且同步传输的特性，对两路甚至多路TMDS进行像素数据对齐、时钟转换、数据转换处理，基于时钟转换后生成的同一VBO数据时钟产生至少两路VBO像素数据；确保多个信号处理器输出的高速数据的时钟同源同相位；无需从高速信号中进行时钟恢复，功能实现更加简单，降低开发难度；无需新增时钟线，集成度更高，结构更加简单，增加系统稳定性；

[0049] （2）本发明提供的一种V-BY-ONE信号转换方法、装置及电子设备，采用HDMI接口进行数据传输的方案，提高集成度，减少额外的线材、控制接口和Serdes参考时钟模块，减少功耗，降低成本；并且HDMI线材自带屏蔽层，增强时钟和信号抗干扰能力，提高了信号输出质量。

附图说明

[0050] 图1是本发明实施例提供的一种V-BY-ONE信号转换方法的流程图；

[0051] 图2是本发明实施例提供的V-BY-ONE信号转换装置的组成结构示意图；

[0052] 图3是本发明实施例提供的V-BY-ONE信号转换装置中信号处理器的逻辑框图。

具体实施方式

[0053] 为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。此外，下面所描述的本发明各个实施方式中所涉及到的技术特征只要彼此之间未构成冲突就可以相互组合。

[0054] 实施例一

[0055] 图1是本实施例提供的一种V-BY-ONE信号转换方法的流程图，参见图1，该方法包括以下步骤：

[0056] S1：至少两个信号处理器分别通过HDMI接口接收同一时钟域下HDMI信号源输出的最小化传输差分信号，其中每个信号处理器接收至少一路最小化传输差分信号并对其进行解析，得到对应的有效像素数据和数据时钟；

[0057] HDMI接口采用的是最小化传输差分信号(Transition Minimized Differential Signaling，TMDS)，包括4个通道，其中3个通道用来传输TMDS数据，一个通道用来传输TMDS时钟；另外，HDMI接口内置的I2C接口进行指令的发送；因此，一个HDMI接口传输的一路最小化传输差分信号中包括TMDS数据、TMDS时钟和I2C指令。

[0058] 每个信号处理器接收到最小化传输差分信号后，按照HDMI协议对最小化传输差分信号中的TMDS数据、TMDS时钟和I2C指令进行解析，得到对应的数据时钟和有效像素数据。

[0059] S2：通过HDMI接口内置的I2C接口接收控制指令，该控制指令用于对后续数据对齐、时钟重配置、数据读取以及点屏数据转换的进程进行逻辑控制；

[0060] 本实施例复用HDMI接口内置的I2C接口传输上位机发送的非HDMI协议指令，对该非HDMI协议指令进行解析，生成控制指令。

[0061] S3：分别对每个信号处理器生成的数据时钟进行重配置，得到对应的VBO数据时钟；

[0062] 由于解析出来的数据时钟对应的是HDMI数据时钟，在将HDMI信号转换为V-BY-ONE信号时需要使用V-BY-ONE数据时钟，因此需要将每个信号处理器生成的HDMI数据时钟转换为V-BY-ONE数据时钟，简称VBO数据时钟；由于各个信号处理器接收同一时钟域下HDMI信号源输出的最小化传输差分信号，因此对解析出来的数据时钟进行重配置操作后生成的VBO数据时钟也是同源同相位。

[0063] S4：根据所述VBO数据时钟分别将每个信号处理器生成的有效像素数据转换为对应的VBO像素数据；具体包括：

[0064] （1）分别对每个信号处理器生成的有效像素数据进行对齐，并将对齐后的像素数据进行缓存；

[0065] 根据控制指令分别对每个信号处理器生成的有效像素数据进行对齐操作，由于有效像素数据中的多link数据之间存在像素点没有对齐的情况，因此需要进行像素对齐操作；

[0066] 对齐操作完成后，根据控制指令将对齐后的有效像素数据分别写入对应的外部存储介质中进行缓存。

[0067] （2）根据VBO数据时钟分别读取缓存的有效像素数据，得到对应的VBO像素数据；

[0068] 按照控制指令的要求根据VBO数据时钟从外部存储介质中读取对齐后的有效像素数据，读取出来的数据即转换为符合V-BY-ONE数据格式的VBO像素数据。

[0069] S5：将各信号处理器生成的所述VBO像素数据转换为多通道的点屏数据。

[0070] 根据控制指令的要求将每一个信号处理器生成的VBO像素数据转换均为1lane~32lane的V-BY-ONE点屏数据，将各信号处理器生成的V-BY-ONE点屏数据输出给V-BY-ONE模组，即可对64 lane V-BY-ONE模组进行点屏测试。

[0071] 其中，将VBO像素数据转换为多通道的点屏数据具体包括：以最小化传输差分信号中的TMDS时钟作为Serdes参考时钟生成高速并行时钟，根据该高速并行时钟将VBO像素数据转换为多通道的点屏数据。

[0072] 将VBO像素数据处理为多通道的点屏数据之后，需要由Serdes将高速数据输出到V-BY-ONE模组，而Serdes输出高速数据需要高速参考时钟；首先将TMDS时钟送入锁相环（Frequency and Phase Locked Loop，FPLL）生成高速并行时钟，Serdes会根据该高速并行时钟将处理过的VBO像素数据转换成高速数据进行输出。

[0073] 实施例二

[0074] 本实施例提供了一种用于实现上述V-BY-ONE信号转换方法的装置，图2是本实施例提供的V-BY-ONE信号转换装置的组成结构示意图，图3是本实施例提供的V-BY-ONE信号转换装置中信号处理器的逻辑框图；参见图2、3所示，该装置包括两个具有HDMI接口的信号处理器；其中，两个信号处理器的HDMI接口用于接收同一时钟域下HDMI信号源输出的最小化传输差分信号；信号处理器可采用专用集成电路或FPGA，本实施例不作具体限制；

[0075] 每个信号处理器中包括至少一个处理单元、以及至少一个存储单元，该存储单元中存储有可在处理单元上运行的计算机程序，该计算机程序被执行时实现上述V-BY-ONE信号转换方法的步骤；如图3所示，该处理单元中例化有多个功能模块，包括数据接收模块、控制模块、数据对齐模块、数据处理模块、时钟控制模块和V-BY-ONE发送模块；上述功能模块可全部或部分通过软件、硬件及其组合来实现，可以以硬件形式内嵌于或独立于信号处理器的处理器中，也可以以软件形式存储于信号处理器的存储单元中，以便于处理单元调用执行以上各个模块对应的操作。

[0076] 由于两个信号处理器中的信号处理过程完全相同，因此下面仅以其中一个信号处理器为例进行说明。

[0077] 信号处理器中的数据接收模块接收一个HDMI接口传输的最小化传输差分信号TMDS，该最小化传输差分信号TMDS包括TMDS数据、TMDS时钟和I2C指令；其中，I2C指令作为HDMI信号源与信号处理器之间的握手指令，HDMI信号源在传送TMDS数据、TMDS时钟之前，需要先发送I2C指令与信号处理器进行握手；数据接收模块按照HDMI协议对TMDS数据、TMDS时钟和I2C指令进行解析，生成对应的有效像素数据和数据时钟。

[0078] 控制模块分别与HDMI接口内置的I2C接口、数据对齐模块、数据处理模块、时钟控制模块和V-BY-ONE发送模块通讯连接；HDMI接口内置的I2C接口被复用于接收上位机发送的非HDMI协议的指令并将其传输给控制模块，该控制模块对上位机发送的指令进行解析，生成控制指令；控制模块在数据对齐、数据处理和时钟控制工作时收发该控制指令，配合执行各功能模块的功能。

[0079] 数据接收模块将自身生成的有效像素数据和数据时钟传输给对应的数据对齐模块，数据对齐模块根据控制指令对有效像素数据进行对齐，并将对齐后的像素数据传输给对应的数据处理模块，将数据时钟传输给对应的时钟控制模块。

[0080] 时钟控制模块接收到数据时钟后，对数据时钟进行重配置，生成后续V-By-One（VBO）发送模块所需的VBO数据时钟，并将该VBO数据时钟发送给数据处理模块和V-By-One发送模块；

[0081] 数据处理模块接收到对齐后的有效像素数据后，根据控制指令将该有效像素数据写入外部存储介质DDR中进行缓存；然后根据生成的VBO数据时钟从DDR中读取缓存的有效像素数据，得到VBO像素数据；当接收到时钟控制模块发送的VBO数据时钟后，数据处理模块在控制指令的控制下根据该VBO数据时钟从外部存储介质DDR中读出对齐后的有效像素数据，生成符合V-BY-ONE数据格式的VBO像素数据。

[0082] V-By-One发送模块接收到时钟控制模块发送的VBO数据时钟以及数据处理模块发送的VBO像素数据后，根据控制指令的要求将上述VBO像素数据转换为1lane 32lane的V-~BY-ONE点屏数据；

[0083] 两个信号处理器同步将产生的32lane V-BY-ONE点屏数据输出给V-BY-ONE模组，即可对64lane V-BY-ONE模组进行点屏测试。

[0084] 其中，在将VBO像素数据转换为多通道的V-BY-ONE点屏数据之前，还需要生成高速并行时钟，具体的，V-BY-ONE发送模块以任意一路最小化传输差分信号中的TMDS时钟作为Serdes参考时钟生成高速并行时钟，根据高速并行时钟将VBO像素数据转换为多通道的点屏数据。

[0085] 为了解决带宽限制的问题，本实施例中的每个信号处理器具有两个HDMI接口以及两个数据接收模块，每个数据接收模块对应接收一个HDMI接口传输的最小化传输差分信号；因此，单个信号处理器可产生完全相同的两路有效像素数据和第一数据时钟，本实施例分别将其记为第一有效像素数据和第一数据时钟，以及第二有效像素数据和第二数据时钟。

[0086] 数据对齐模块还用于将第一有效像素数据和第二有效像素数据进行对齐，由于两个HDMI接口之间training存在时差，导致数据出现错位，因此需要对两个HDMI 接口输出的第一有效像素数据和第二有效像素数据进行对齐；

[0087] 此外，数据对齐模块还需要将第一数据时钟或第二数据时钟发送给对应的时钟控制模块；由于第一数据时钟和第二数据时钟同源同相位，可选用它们中的任意一个进行时钟重配置操作，得到V-BY-ONE数据时钟，简称VBO数据时钟。

[0088] 如图3所示，每个数据接收模块包括时钟子模块和数据子模块，时钟子模块用于在I2C指令的控制下对TMDS时钟进行解析，得到数据时钟；数据子模块用于在I2C指令的控制下对TMDS数据进行解析，得到有效像素数据。

[0089] 本领域的技术人员容易理解，以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。