通孔填充方法以及三维存储器的制备方法

摘要

本发明实施例公开了一种通孔填充方法，包括以下步骤：提供基底结构，所述基底结构包括衬底以及形成在所述衬底上的叠层结构；在所述叠层结构内形成有暴露所述衬底的通孔；在所述通孔内填充牺牲层；所述牺牲层为非晶材料层，在所述非晶材料层内具有掺杂离子。此外，本发明实施例还公开了一种三维存储器的制备方法。

权利要求

1.一种通孔填充方法，其特征在于，所述方法包括以下步骤：提供基底结构，所述基底结构包括衬底以及形成在所述衬底上的叠层结构；在所述叠层结构内形成有暴露所述衬底的通孔；

在所述通孔内填充牺牲层；所述牺牲层为非晶材料层，在所述非晶材料层内具有掺杂离子；所述掺杂离子包括P；

其中，所述牺牲层通过化学气相沉积工艺形成，气源包括SiH4和PH3，所述PH3与SiH4的流量比为30%‑80%。

2.根据权利要求1所述的方法，其特征在于，所述非晶材料层包括非晶硅层。

15

3.根据权利要求1所述的方法，其特征在于，所述掺杂离子的掺杂浓度范围为1×10 ‑1

22 ‑3

×10  cm 。

4.根据权利要求1所述的方法，其特征在于，所述化学气相沉积工艺的温度范围为300‑

530℃。

5.根据权利要求1所述的方法，其特征在于，所述化学气相沉积工艺中气源PH3的体积流量范围为10‑2000sccm。

6.根据权利要求1所述的方法，其特征在于，所述方法还包括对填充有所述牺牲层的所述基底结构执行退火工艺的步骤。

7.根据权利要求6所述的方法，其特征在于，所述退火工艺的温度范围为800‑1200℃。

8.一种三维存储器的制备方法，其特征在于，所述方法包括权利要求1至7中任意一项所述的通孔填充方法的步骤。

说明书

通孔填充方法以及三维存储器的制备方法

技术领域

[0001] 本发明涉及半导体工艺技术领域，尤其涉及一种通孔填充方法以及三维存储器的制备方法。

背景技术

[0002] 三维存储器的沟道通孔(Channel Hole，CH)是沉积沟道层的重要区域。随着技术发展，对于三维存储器存储密度的需求不断增大，器件的叠层层数越来越多；三维存储器件的CH通常需要对叠层进行刻蚀，直至暴露衬底结构而形成。在这种情况下，增多的叠层层数对CH的刻蚀工艺产生了更高的要求和挑战。为了应对这一问题，本领域提出了使用双通孔叠加工艺来完成三维存储器件CH，即，先完成下通孔，再沉积上叠层并刻蚀形成上通孔，上、下通孔共同形成器件所需的CH。

[0003] 然而，在沉积上叠层前需要对下通孔进行填充，这里不仅要满足填实下通孔、避免发生塌陷的条件，还需考虑到填充物对被填结构，尤其是底部衬底的影响，如果引起了衬底弯曲变形，将对后续的光刻及其他制程造成不利影响。

发明内容

[0004] 有鉴于此，本发明的主要目的在于提供一种通孔填充方法以及三维存储器的制备方法。

[0005] 为达到上述目的，本发明的技术方案是这样实现的：

[0006] 本发明实施例提供了一种通孔填充方法，所述方法包括以下步骤：

[0007] 提供基底结构，所述基底结构包括衬底以及形成在所述衬底上的叠层结构；在所述叠层结构内形成有暴露所述衬底的通孔；

[0008] 在所述通孔内填充牺牲层；所述牺牲层为非晶材料层，在所述非晶材料层内具有掺杂离子。

[0009] 上述方案中，所述非晶材料层包括非晶硅层。

[0010] 上述方案中，所述掺杂离子包括以下至少之一：P、C、B。

[0011] 上述方案中，所述掺杂离子的掺杂浓度范围为1×1015‑1×1022cm‑3。

[0012] 上述方案中，所述牺牲层通过化学气相沉积工艺形成，气源包括SiH4和PH3。

[0013] 上述方案中，所述化学气相沉积工艺的温度范围为300‑530℃。

[0014] 上述方案中，所述化学气相沉积工艺中气源PH3的体积流量范围为10‑2000sccm。

[0015] 上述方案中，所述方法还包括对填充有所述牺牲层的所述基底结构执行退火工艺的步骤。

[0016] 上述方案中，所述退火工艺的温度范围为800‑1200℃。

[0017] 本发明实施例还提供了一种三维存储器的制备方法，所述方法包括上述方案中任意一项所述的通孔填充方法的步骤。

[0018] 本发明实施例所提供的通孔填充方法，包括以下步骤：提供基底结构，所述基底结构包括衬底以及形成在所述衬底上的叠层结构；在所述叠层结构内形成有暴露所述衬底的通孔；在所述通孔内填充牺牲层；所述牺牲层为非晶材料层，在所述非晶材料层内具有掺杂离子。如此，采用非晶材料作为填充所述通孔的牺牲层，保证了填充紧实度，避免了塌陷状况的发生；通过在非晶材料层内掺杂离子，保障了非晶材料层的稳定性，掺杂离子能够填充非晶材料层的缺陷晶格，降低非晶材料层的应力，避免了所述基底结构在后续工艺中受热而翘曲变形。

附图说明

[0019] 图1为本发明实施例提供的通孔填充方法的流程示意图；

[0020] 图2为衬底翘曲结构剖面示意图；

[0021] 图3为本发明实施例提供的通孔填充方法中的器件结构剖面示意图；

[0022] 图4为不同PH3与SiH4的流量比对应的Bow值的变化曲线；

[0023] 图5为P离子掺杂在非晶硅中，填充缺陷晶格的结构示意图。

[0024] 图6至图8为本发明实施例提供的三维存储器的制备过程中的器件结构剖面示意图。

具体实施方式

[0025] 下面将参照附图更详细地描述本发明公开的示例性实施方式。虽然附图中显示了本发明的示例性实施方式，然而应当理解，可以以各种形式实现本发明，而不应被这里阐述的具体实施方式所限制。相反，提供这些实施方式是为了能够更透彻地理解本发明，并且能够将本发明公开的范围完整的传达给本领域的技术人员。

[0026] 在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述；即，这里不描述实际实施例的全部特征，不详细描述公知的功能和结构。

[0027] 在附图中，为了清楚，层、区、元件的尺寸以及其相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。

[0028] 应当明白，当元件或层被称为“在……上”、“与……相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在……上”、“与……直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。而当讨论的第二元件、部件、区、层或部分时，并不表明本发明必然存在第一元件、部件、区、层或部分。

[0029] 空间关系术语例如“在……下”、“在……下面”、“下面的”、“在……之下”、“在……之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在……下面”和“在……下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。

[0030] 在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。

[0031] 为了彻底理解本发明，将在下列的描述中提出详细的步骤以及详细的结构，以便阐释本发明的技术方案。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。

[0032] 本发明实施例提供了一种通孔填充方法。图1为本发明实施例提供的通孔填充方法的流程示意图；如图所示，所述方法包括以下步骤：

[0033] 步骤101、提供基底结构，所述基底结构包括衬底以及形成在所述衬底上的叠层结构；在所述叠层结构内形成有暴露所述衬底的通孔；

[0034] 步骤102、在所述通孔内填充牺牲层；所述牺牲层为非晶材料层，在所述非晶材料层内具有掺杂离子。

[0035] 这里，在所述通孔内填充牺牲层主要是为了满足后续工艺要求；例如，需要在所述叠层结构上进一步形成第二叠层结构，此时需要先将所述通孔填满，为后续第二叠层结构的沉积提供一个平坦的表面。可以理解地，所述牺牲层将在后续工艺中被去除。

[0036] 以三维存储器的形成工艺为例，所述通孔可以为所述三维存储器的沟道通孔的一部分，具体可以为双通孔叠加工艺中的下通孔。

[0037] 在一实施例中，可以采用晶体硅(Crystal Poly)填充所述通孔，晶体硅的稳定性较好，受热不容易引起衬底翘曲；但晶体硅在通孔内的填充紧实度较差，可能未将通孔填实而导致第二叠层结构塌陷。在另一实施例中，为了避免塌陷问题，采用非晶硅(Amorphous Poly)填充所述通孔，然而，非晶硅的受热稳定性较差，尤其无法经受高温退火。图2示出了填充非晶硅后经过高温退火，衬底的翘曲情况；严重时，衬底的翘曲量——Bow值可达500μm以上，这将严重影响后续的光刻及其他制程的进行。因此，期望找到一种能够在保证填充紧实度的同时，稳定、耐高温、尽量避免衬底翘曲的填充方法。

[0038] 下面，结合图3对本发明实施例作出进一步详细解释。图3示出了本发明实施例提供的通孔填充方法中的器件结构剖面示意图；如图所示，提供的所述基底结构包括衬底20以及形成在所述衬底20上的叠层结构21；在所述叠层结构21内形成有暴露所述衬底20的通孔。

[0039] 这里，所述衬底20为半导体衬底，其可以包括至少一个单质半导体材料(例如为硅(Si)衬底、锗(Ge)衬底)、至少一个III‑V化合物半导体材料、至少一个II‑VI化合物半导体材料、至少一个有机半导体材料或者在本领域已知的其他半导体材料。在一具体实施例中，所述衬底20为硅晶圆。

[0040] 所述叠层结构21包括若干交替层叠的第一材料层211以及第二材料层212。所述第一材料层211可以为牺牲层，或称伪栅极层，其材料包括但不限于硅氮化物；在后续工艺中，去除牺牲层，在所述第一材料层211的位置填充栅极金属，形成栅极层。所述第二材料层212可以为介质层，其材料包括但不限于硅氧化物、硅氮化物层、硅氮氧化物等介质材料。在一实施例中，所述第一材料层211可以由氮化硅(SiN)形成，所述第二材料层212可以由氧化硅(SiO2)形成，从而形成的叠层结构21为NO叠层。

[0041] 刻蚀所述叠层结构21，形成所述通孔。具体地，可以采用干法刻蚀工艺在所述叠层结构21内形成所述通孔。如图所示，所述通孔可以具有倒梯形剖面结构。

[0042] 接下来，在所述通孔内填充牺牲层22；所述牺牲层22为非晶材料层，在所述非晶材料层内具有掺杂离子。

[0043] 如此，一方面，采用非晶材料作为填充所述通孔的材料，保证了填充紧实度，避免了塌陷状况的发生；另一方面，通过在非晶材料层内掺杂离子，保障了非晶材料层的稳定性，掺杂离子能够填充非晶材料层的缺陷晶格，降低非晶材料层的应力，避免了所述基底结构在后续工艺中受热而翘曲变形。

[0044] 在一实施例中，所述非晶材料层包括非晶硅层。在其他实施例中，所述非晶材料层还可以包括非晶锗等其他合适的半导体材料。

[0045] 所述掺杂离子可以选自以下至少之一：P(磷)、C(碳)、B(硼)。当然，其他合适的、能够填充缺陷晶格的离子也可以应用到本发明实施例中，但还需要考虑掺杂离子后，牺牲层22的去除问题，后续需要有合适的工艺方法去除通孔内填充的所述牺牲层22。

[0046] 掺杂离子的掺杂浓度一方面影响牺牲层22的稳定性，另一方面决定了后续去除工15 22
艺的难易程度。在本实施例中，所述掺杂离子的较佳的掺杂浓度范围为1×10 ‑1×10 cm‑3
。

[0047] 作为一种具体的实施方式，下面将讨论采用P元素作为掺杂离子对基底结构Bow值的影响。当掺杂P元素时，可以降低非晶材料层的结晶温度和压力，而P掺杂的非晶材料层可以通过化学方法去除，因此P元素可以作为一种较佳的选择。

[0048] 当采用P元素作为掺杂离子时，所述牺牲层22在采用化学气相沉积工艺形成的过程中，气源可以包括SiH4和PH3。其中，PH3与SiH4的流量比将决定沉积的牺牲层22中P离子的掺杂浓度。

[0049] 图4示出了不同PH3与SiH4的流量比对应的Bow值的变化曲线。图5为P离子掺杂在非晶硅中，填充缺陷晶格的结构示意图。在沉积非晶硅时掺杂P元素，可以使得形成的牺牲层在后续经历高温退火结晶时，P元素填充缺陷晶格，降低非晶硅的应力，减小衬底翘曲的Bow值。P的掺杂浓度可以根据工艺应力需求来调配。

[0050] 如图4所示，当PH3与SiH4的流量比从0逐渐增加到80％时，Bow值能够下降300左右。例如，当前层工艺中Bow值为100μm时，根据图4所示曲线，可以选择PH3/SiH4流量比在30％左右，这样，通过掺杂P元素，Bow值能够下降100左右，与前层工艺的Bow值相抵消，避免衬底发生翘曲。

[0051] 作为一种具体的实施方式，采用化学气相沉积工艺形成所述牺牲层22的工艺温度范围为300‑530℃。气源PH3的体积流量范围为10‑2000sccm。

[0052] 所述方法还可以包括对填充有所述牺牲层22的所述基底结构执行退火工艺的步骤。所述退火工艺的温度范围为800‑1200℃。

[0053] 可以理解地，通孔中填充有本发明实施例提供的牺牲层22的基底结构，可以经受住后续的高温退火工艺；并且至少可以耐受800‑1200℃的高温退火。

[0054] 在此基础上，本发明实施例还提供了一种三维存储器的制备方法，所述方法包括所述实施例中任意一项所述的通孔填充方法的步骤。

[0055] 这里，所述通孔可以为所述三维存储器的沟道通孔的一部分，具体可以为双通孔叠加工艺中的下通孔。

[0056] 所述三维存储器的制备方法还可以包括：在所述基底结构的所述叠层结构21(为了便于区分，以下称第一叠层结构)上形成第二叠层结构23(如图7所示)。

[0057] 所述第二叠层结构23可以与第一叠层结构21具有相同的结构；即，所述第二叠层结构23也可以包括若干交替层叠的第三材料层231以及第四材料层232。所述第三材料层231可以为牺牲层，或称伪栅极层，其材料包括但不限于硅氮化物；在后续工艺中，去除牺牲层，在所述第三材料层231的位置填充栅极金属，形成栅极层。所述第四材料层232可以为介质层，其材料包括但不限于硅氧化物、硅氮化物层、硅氮氧化物等介质材料。在一实施例中，所述第三材料层231可以由氮化硅(SiN)形成，所述第四材料层232可以由氧化硅(SiO2)形成，从而形成的叠层结构23也为NO叠层。

[0058] 如图6所示，在形成所述第二叠层结构23之前，所述方法还可以包括对所述牺牲层22平坦化的步骤；以使所述第一叠层结构21中的材料层被漏出，并且具有一个平坦的上表面。

[0059] 接下来，请参考图8。刻蚀所述第二叠层结构23，以及去除所述第一叠层结构21中填充的所述牺牲层22，形成沟道通孔CH。

[0060] 如此，完成了三维存储器的沟道通孔的刻蚀。

[0061] 所述三维存储器可以为3D闪存，例如3D NAND闪存。

[0062] 以上所述，仅为本发明的较佳实施例而已，并非用于限定本发明的保护范围，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。