利用InN保护层降低HEMT器件界面态的再生长方法及HEMT器件

摘要

本发明公开了一种利用InN保护层降低HEMT器件界面态的再生长方法，在生长完AlGaN/GaN HEMT结构后原位再外延一层InN保护层，当采用MOCVD再生长p‑GaN栅结构时在生长系统中先将InN保护层高温蒸发掉，再外延p‑GaN层，这种方法避免了AlGaN因暴露于空气中导致的C和O杂质污染，能有效降低p‑GaN/AlGaN的界面态密度。同时，该方法制备HEMT器件时因不需要刻蚀p‑GaN层，避免了传统方法在源漏区因不能精确控制p‑GaN层的刻蚀深度而导致的高源漏接触电阻或界面损伤。

权利要求

1.一种利用InN保护层降低HEMT器件界面态的再生长方法，其步骤包括：(1)在GaN基HEMT器件的AlGaN/GaN基片表面生长一层InN保护层；

(2)在InN保护层上旋涂一层光刻胶，将保护栅部位的图形转移到光刻胶上，然后以光刻胶作为掩膜，将栅以外的InN保护层去除；

(3)使用PECVD的方法在AlGaN/GaN基片表面沉积一层掩膜层，在其表面旋涂一层光刻胶，通过曝光、显影和烘烤，形成光刻图形，然后在此基础上，利用光刻胶作为掩膜，使用RIE刻蚀的方法将掩膜层图形化，使得掩膜层下的InN保护层暴露出来，然后去除光刻胶；

(4)将具有掩膜图形的基片升温以分解InN保护层，然后在原有InN保护层的位置生长p-GaN层；

(5)将生长完p-GaN层的基片放入HF中浸泡，去除掩膜层；

(6)继续处理基片，形成p-GaN增强型HEMT器件。

2.根据权利要求1所述的利用InN保护层降低HEMT器件界面态的再生长方法，其特征在于：步骤(1)中在MOCVD系统中生长完GaN层、AlGaN层后，再原位生长10-20nm的InN保护层。

3.根据权利要求1所述的利用InN保护层降低HEMT器件界面态的再生长方法，其特征在于：步骤(1)中在MOCVD系统中生长完GaN层、AlGaN层后，在AlGaN层上原位生长一层2～4nm厚度的GaN层，再原位生长10-20nm的InN保护层。

4.根据权利要求1、2或3所述的利用InN保护层降低HEMT器件界面态的再生长方法，其特征在于：所述步骤(3)中掩膜层为Si3N4，厚度为100nm。

5.根据权利要求4所述的利用InN保护层降低HEMT器件界面态的再生长方法，其特征在于：步骤(4)中将具有掩膜图形的基片放入MBE腔体中，温度升至700℃以上，至InN保护层完全分解。

6.根据权利要求5所述的利用InN保护层降低HEMT器件界面态的再生长方法，其特征在于：步骤(5)中将生长完p-GaN层的基片放入浓度为40％的HF中浸泡30s，以去除Si3N4掩膜。

7.根据权利要求6所述的利用InN保护层降低HEMT器件界面态的再生长方法，其特征在于：步骤(6)中先将基片用ICP刻蚀技术进行台面隔离，然后在基片上制备源漏电极和栅电极，形成p-GaN增强型HEMT器件。

8.权利要求1-7中任一项所述的利用InN保护层降低HEMT器件界面态的再生长方法制得的HEMT器件。

说明书

利用InN保护层降低HEMT器件界面态的再生长方法及HEMT

器件

技术领域

[0001] 本发明涉及一种利用InN保护层降低HEMT器件界面态的再生长方法及HEMT器件，属于半导体器件技术领域。

背景技术

[0002] 以III-V族氮化物为代表的半导体材料具有禁带宽度大、电子饱和速率高、临界击穿电场高、沟道电子浓度高等特点，能够制备出具有更低导通电阻、更高耐压、更大功率密度的高电子迁移率晶体管(HEMT)，可广泛应用于射频和电力电子等领域。常规的GaN基HEMT器件均为耗尽型，零偏时沟道处于导通状态，这样不仅会增加器件的关态损耗和驱动电路的复杂性，还会降低系统的安全性。因此，增强型器件实际应用中有更强烈的需求。实现GaN基HEMT增强型器件的方法有很多种，其中p-GaN栅结构HEMT器件【1】是目前的主流技术路线之一。在制备过程中，栅极区域以外的p-GaN通常通过干法刻蚀的方法去除，干法刻蚀的过程中，由于等离子对材料表面的轰击，会引入大量的表面态，造成严重的表面漏电，降低击穿电压；与此同时，刻蚀的深度也很难控制，欠刻会导致大的源漏接触电阻，降低器件的输出电流；如果过刻，则会在AlGaN势垒层表面引入大量界面态而降低器件可靠性。

发明内容

[0003] 本发明的目的在于提供一种利用InN保护层降低HEMT器件界面态的再生长方法，可有效降低p-GaN增强型HEMT器件的界面态。

[0004] 本发明的目的通过以下技术方案实现：

[0005] 一种利用InN保护层降低HEMT器件界面态的再生长方法，其步骤包括：

[0006] (1)在GaN基HEMT器件的AlGaN/GaN基片表面生长一层InN保护层；

[0007] (2)在InN保护层上旋涂一层光刻胶，将图形转移到光刻胶上，然后以光刻胶作为掩膜，将栅以外的InN保护层去除；

[0008] (3)使用PECVD的方法在AlGaN/GaN基片表面沉积一层掩膜层，在其表面旋涂一层光刻胶，通过曝光、显影和烘烤，形成光刻图形，然后在此基础上，利用光刻胶作为掩膜，使用RIE刻蚀的方法将掩膜层图形化，使得掩膜层下的InN保护层暴露出来，然后去除光刻胶；

[0009] (4)将具有掩膜图形的基片升温以分解InN保护层，然后在原有InN保护层的位置生长p-GaN层；

[0010] (5)将生长完p-GaN层的基片放入HF中浸泡，去除掩膜层；

[0011] (6)继续处理基片，形成p-GaN增强型HEMT器件。

[0012] 优选的，步骤(1)中在MOCVD系统中生长完GaN层、AlGaN层后，再原位生长10-20nm的InN保护层。

[0013] 步骤(1)中在MOCVD系统中生长完GaN层、AlGaN层后，在AlGaN层上原位生长一层2～4nm厚度的GaN层，再原位生长10-20nm的InN保护层。

[0014] 优选的，所述步骤(3)中掩膜层为Si3N4，厚度为100nm。

[0015] 优选的，步骤(4)中将具有掩膜图形的基片放入MBE腔体中，温度升至700℃以上，至InN保护层完全分解。

[0016] 优选的，步骤(5)中将生长完p-GaN层的基片放入浓度为40％的HF中浸泡30s，以去除Si3N4掩膜；

[0017] 优选的，步骤(6)中先将基片用ICP刻蚀技术进行台面隔离，然后在基片上制备源漏电极和栅电极，形成p-GaN增强型HEMT器件。

[0018] 本发明还公开了上述的利用InN保护层降低HEMT器件界面态的再生长方法制得的p-GaN增强型HEMT器件。

[0019] 本发明利用原位生长的InN保护层，能直接在AlGaN层表面生长出p-GaN栅结构，而无需采用刻蚀的方法，生产过程中AlGaN层表面无需接触空气，有效降低由于AlGaN表面暴露于空气中引入的C、O等杂质导致的界面态，提高了AlGaN表面再生长p-GaN的界面质量，器件的可靠性得到提升。同时，该方法制备HEMT器件时因不需要刻蚀p-GaN层，避免了传统方法在源漏区因不能精确控制p-GaN层的刻蚀深度而导致的高源漏接触电阻或界面损伤。

[0020] 在生长InN保护层前，为了提高其生长质量，在AlGaN层表面先生长薄层的GaN盖帽层，且去除有源区InN后保护该位置的AlGaN不被氧化。

附图说明

[0021] 图1是实施例1的步骤(1)得到的AlGaN/GaN基片的结构示意图。

[0022] 图2是实施例1的步骤(2)得到的AlGaN/GaN基片的结构示意图。

[0023] 图3是实施例1的步骤(3)中沉积掩膜层后的结构示意图。

[0024] 图4是实施例1的步骤(3)得到的AlGaN/GaN基片的结构示意图。

[0025] 图5是实施例1的步骤(4)第一步得到的AlGaN/GaN基片的结构示意图。

[0026] 图6是实施例1的步骤(4)第二步得到的AlGaN/GaN基片的结构示意图。

[0027] 图7是实施例1的步骤(5)得到的AlGaN/GaN基片的结构示意图。

[0028] 图8是实施例1的步骤(6)第一步得到的AlGaN/GaN基片的结构示意图。

[0029] 图9是实施例1制得的本发明的p-GaN增强型HEMT器件的结构示意图。

[0030] 图10是实施例2的步骤(1)得到的AlGaN/GaN基片的结构示意图。

[0031] 图11是实施例2制得的本发明的p-GaN增强型HEMT器件的结构示意图。

具体实施方式

[0032] 以下是结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领普通技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例，都属于本发明保护的范围。

[0033] 实施例1

[0034] 一种利用InN保护层降低HEMT器件界面态的再生长方法，其步骤包括：

[0035] (1)如图1所示，在MOCVD系统中生长完GaN层1、AlGaN层2后，再原位生长10-20nm的InN保护层3，InN的生长温度约为500℃，生长时间约5-9min，气源为三甲基铟和氨气；

[0036] (2)在InN保护层上旋涂一层光刻胶，将图形转移在光刻胶上，然后以光刻胶作为掩膜，将栅以外的InN保护层3去除，得到如图2所示的结构；

[0037] (3)使用PECVD的方法在AlGaN/GaN基片表面沉积一层掩膜层4，如图3所示，然后通过光刻和RIE氟基离子刻蚀，将掩膜层图形化，得到如图4所示的结构；

[0038] (4)将具有掩膜图形的基片放入MBE系统中升温以分解InN保护层，升温到700℃，则分解时间大概在10min，如温度越高，则分解时间越短，但不宜超过1000℃，如图5所示，然后在原有InN保护层的位置生长p-GaN层5，得到如图6所示的结构；

[0039] (5)将生长完p-GaN层的基片放入HF中浸泡，去除Si3N4掩膜，得到的结构如图7所示；

[0040] (6)先将基片用ICP刻蚀技术进行台面隔离，得到如图8所示的结构，然后在基片上制备源电极6、漏电极7和栅电极8，形成p-GaN增强型HEMT器件，其结构如图9所示。

[0041] 实施例2

[0042] 一种利用InN保护层降低HEMT器件界面态的再生长方法，其步骤包括：

[0043] (1)如图10所示，在MOCVD系统中生长完GaN层1、AlGaN层2后，在AlGaN层上原位生长一层2～4nm厚度的GaN层9，再原位生长10-20nm的InN保护层3，InN的生长温度约为500℃，生长时间约5-9min，气源为三甲基铟和氨气；

[0044] (2)在InN保护层上旋涂一层光刻胶，将图形转移在光刻胶上，然后以光刻胶作为掩膜，将栅以外的InN保护层3去除；

[0045] (3)使用PECVD的方法在AlGaN/GaN基片表面沉积一层掩膜层，通过光刻和RIE氟基离子刻蚀，将掩膜层图形化；

[0046] (4)将具有掩膜图形的基片放入MOCVD系统中升温以分解InN保护层，然后在原有InN保护层的位置生长p-GaN层；

[0047] (5)将生长完p-GaN层的基片放入HF中浸泡，去除Si3N4掩膜；

[0048] (6)先将基片用ICP刻蚀技术进行台面隔离，然后在基片上制备源电极6、漏电极7和栅电极8，形成p-GaN增强型HEMT器件，其结构如图11所示。

[0049] 上述实施例为本发明较佳的实施方式，但本发明的实施方式并不受上述实施例的限制，其他的任何未背离本发明的精神实质与原理下所作的改变、修饰、替代、组合、简化，均应为等效的置换方式，都包含在本发明的保护范围之内。

[0050] 参考文献：

[0051] 1、Ge M,Ruzzarin M,Chen DJ,Lu H,Yu XX,Zhou JJ,De Santi C,Zhang R,Zheng YD,Meneghini M,Meneghesso G,and Zanoni E,Gate Reliability of p-GaN Gate AlGaN/GaN High Electron Mobility Transistors,Ieee Electron Device Letters 40(3)(2019),379-382.