基于VPX总线的存储板及热插拔方法

摘要

本发明涉及一种基于高速VPX存储板的热插拔方法，其中包括：一种对高速VPX存储板的设计结构以及在此硬件框架下实现的热插拔方法。该方法的技术要点为：利用总线隔离模块将数据信号线进行隔离，避开了VPX总线不具有热插拔的物理基础以及不支持热插拔的弊端，实现了热插拔时电源线和数据信号线断开与接入时的安全时序。解决了VPX总线不支持热插拔的问题，具有稳定可靠的热插拔效果。

权利要求

1.一种基于VPX总线且具有热插拔能力的VPX存储板，其特征在于，该存储板可与符合VPX标准的背板互联，并利用所述背板实现与其余板卡的数据通讯和数据存储；所述存储板包括：控制模块、热插拔管理模块、检测模块、内存模块、隔离模块，控制模块作为整块存储板的控制核心，实现对各个子模块和状态转换的控制；热插拔管理模块负责在电气上保护整块板卡，抑制在热插拔时出现的尖峰电流冲激，同时完成电压转换并分配各个模块的供能电流；检测模块用于检测输入端口处的电压和电流，只有当电流电压均处于平稳状态后，才允许信号线的通讯；内存模块用于存储来自CPU板卡的数据；隔离模块用于隔离FPGA和背板之间的信号线，只有接收到来自检测模块的使能信号后，才接通FPGA和背板之间的信号线，允许存储板和CPU板卡通讯，各模块互连关系为：热插拔管理模块和各个模块之间均通过电源线进行连接；检测模块和总线隔离模块连接，发送使能信号；控制模块连接内存模块和总线隔离模块，实现数据的读写。

2.根据权利要求1所述的具有热插拔能力的VPX存储板，其特征在于，所述控制模块用于管控所述存储板上其他模块，并且FPGA使用XC7K325T-676。

3.根据权利要求1所述的具有热插拔能力的VPX存储板，其特征在于，本存储板通过背板与其他板卡采用PCIe协议通讯。

4.根据权利要求1所述的具有热插拔能力的VPX存储板，其特征在于，所述热插拔管理模块用于实现热插拔过程中对电路的保护，以及电压转换功能，为所述存储板其他模块供电，并且热插拔管理芯片采用TPS24700。

5.根据权利要求1所述的具有热插拔能力的VPX存储板，其特征在于，所述检测模块用于检测热插拔后电路状态是否稳定，并且能够同时检测电流和电压。

6.根据权利要求1所述的具有热插拔能力的VPX存储板，其特征在于，内存模块用于存储来自通过背板传输的数据。

7.一种应用于权利要求1所述的VPX存储板的热插入方法，其特征在于，包括以下步骤：步骤S1：本存储板插入背板插槽，通过P0处对本存储板上电，同时将信号线部分进行隔离；

步骤S2：由本存储板检测模块检测上电情况，待上电稳定后，由检测模块发出供电健康状态信号；

步骤S3：由本存储板主控部分控制隔离部分，接入信号线，并向CPU板卡发送完成热插入信号；

步骤S4：CPU板卡接收到本存储板的热插入信号，加载对应驱动。

8.一种应用于权利要求1所述的VPX存储板的热拔出方法，其特征在于，包括以下步骤：步骤S1：由操作人员指示CPU板卡，告知系统需要对本存储板进行热拔出操作；

步骤S2：CPU板卡向本存储板发送热拔出信号，之后停止和本存储板的数据通信；

步骤S3：本存储板控制隔离部分，将信号线进行隔离，完成后点亮对应指示灯，提示操作人员拔出。

说明书

基于VPX总线的存储板及热插拔方法

技术领域

[0001] 本发明涉及VPX总线技术领域，特别涉及一种基于VPX总线的存储板及应用于本存储板的热插拔方法。

背景技术

[0002] 随着航空航天技术的日益发展，传统通信系统通常采用的并行总线在面对越来越高的性能要求和恶劣的应用环境时，已经暴露出诸多弊端。VPX是高速串行总线技术中的最新系列标准，同时又是当前串行总线技术的方向。基于对VME总线优化的考量，VPX总线在保留VME总线某些特性的同时，最主要的变化在于引入了高速串行总线来替代并行总线，例如：RapidIO、PCI-Express和万兆以太网等。VPX总线支持这些高速串行总线协议，使得VPX总线能够面向高密度、高性能的数字化电子系统。同时，由于采用了串行互联的架构，使得VPX总线支持更高的背板带宽，相较于以前的并行总线系统，具有更高的传输速度和可靠性。

[0003] VPX总线还采用交换式结构替代VME的主控式结构。交换式结构使得系统整体性能不在受主控板的限制，提高了系统的整体性能。同时，在交换式结构下，处理器可以在任意的时间发送数据，而不需要等待总线后才发起传输，特别适合多处理器系统。

[0004] 热插拔(Hot Swap)即带电插拔，指的是在不关闭系统电源的情况下，将模块、板卡插入或拔出系统而不影系统的正常工作，从而提高了系统的可靠性、快速维修性、冗余性和对灾难的及时恢复能力等。对于多板卡集成的数字化系统而言，热插拔技术可在维持整个数字化系统稳定的情况下，更换发生故障的个别板卡，并保证数字化系统中其他板卡的正常运作。

[0005] 由于VPX总线在物理硬件基础上不具有对热插拔的支持能力，同时VPX总线也没有明确表示支持热插拔功能。因此目前国内外市场上存在一些基于VPX总线的存储板卡，都尚不支持热插拔功能。但是随着VPX总线的优势体现，在VPX总线被广泛应用的同时，对VPX总线热插拔功能的需求正在逐渐上升。为了进一步提升VPX总线系统的拓展性、灵活性以及面对紧急情况时的可靠性，需要提出一种基于VPX存储板的热插拔方法。

发明内容

[0006] 有鉴于此，为了满足目前对VPX总线热插拔功能的需求，同时解决VPX总线在物理硬件基础上不具有对热插拔支持能力的问题，本发明提出一种能够应用于VPX存储板卡的热插拔方法。本发明能够支持热插拔、提高系统可靠性并对热冗余等需求做出有效的支持。

[0007] 本发明所述存储板可与符合VPX标准的背板互联，并利用所述背板实现与其余板卡的数据通讯和数据存储。所述存储板包括以下五个核心部分：

[0008] 控制模块。控制模块是整块存储板卡的控制核心。控制模块负责连接各个子模块将整块板卡集成为整体，同时实时监控各个子模块的工作状态，根据子模块的工作状态进行协调工作。控制模块能够通过各个子模块的标志信号判断是否所有子模块已经在正常运转。当意外发生时，控制模块识别来自检测模块的信号，判定事件情况，指示各个子模块进行状态转换，对存储板卡进行保护。各个子模块由控制模块控制，控制模块实现对各个子模块和状态转换的控制，控制模块同时为整块存储板卡提供时钟。控制模块的功能包含：数据接口服务、数据转换服务、消息队列服务。

[0009] 数据接口服务：在本存储板卡进行数据传输时，本存储板卡的内部系统和外部的CPU板卡存在指示位的信号交换，这些信号由本存储板卡的控制模块提供，用于向外部的CPU板卡指示本存储板卡的状态，例如是否完成热插拔过程并且已经电气稳定，是否可以进行数据交互，是否可以安全拔出等。这样的指示位信息其信息总量少，但是需要长时间保持信号，使用占用快速传输大量数据的高速数据总线信号的方法并不合理，存在资源的占用和浪费。因此采用数据接口服务，从P1处预留的单端晶圆引出这类指示信号的数据接口与外部的CPU板卡进行指示通讯，可以有效节省资源。控制模块不但需要提供数据接口服务，进一步需要对数据的信号指示位实现有效的控制。

[0010] 数据转换服务：除了这种指示位的信号交换以外，还存在外部的CPU板卡对本存储板卡的存储模块进行大量数据读写交互的过程，常见的高速串行总线的数据传输通讯协议不能直接引入存储模块，需要先由控制模块提供数据有效载荷的拆解，并转化成本存储板卡的内部总线协议，以实现数据的合理读写。控制模块不但需要提供数据转换服务，进一步需要对数据的转换服务实现有效的控制。

[0011] 消息队列服务：对本存储板卡而言，其内部提供一种具有抢先机制的消息队列服务。每一个消息都具有一定的优先级。其中，最高级别的消息是来自检测模块的安全信息。一旦检测模块检测到板卡的电压电流突然严重偏离正常值，控制模块将立即停止数据传输并指示热插拔模块断电。采用消息队列服务，使得最高级别的安全消息抢先出发，能够保证系统对紧急突发事件迅速做出响应，最大可能的保障本存储板卡和外部的CPU板卡安全。控制模块不但需要提供消息队列服务，进一步需要对高优先级消息实现有效的判断与处理。

[0012] 热插拔管理模块负责在电气上保护整块板卡，抑制在热插拔时出现的尖峰电流冲激。本热插拔管理模块负责实现电源热插拔部分。实现方式是：利用电源管理芯片，使得在插入和拔出事件发生时，本存储板卡电源母线和P0处的瞬态浪涌电流控制在较低的水平。同时利用热插拔管理模块内部的电容维持短时间内的系统电压，使得插入和拔出事件不会造成整个系统电压下降，避免了热插拔过程给背板电源系统以及本存储板卡带来的危害，从而实现热插拔事件电源稳定的目的。除此之外，本热插拔管理模块需要承担电平转换功能和限流功能。提供的电平转换功能，使得本存储板卡上的各个模块及芯片，能够在其额定电压下进行工作，提高系统的可靠性和稳定性。提供的限流功能，用于限制本存储板卡电源母线和P0处允许通过的最大电流，根据控制模块的调度，在紧急情况下迅速关断电流通路，将电流迅速抑制为0。本热插拔管理模块接受控制模块的控制调度，同时也受到检测模块的调度。当检测模块检测到电压电流大幅度失常时，检测模块和控制模块均指示热插拔管理模块立即断电，采用冗余指示的控制方式，提高系统的可靠性。

[0013] 检测模块用于检测电压和电流。检测模块主要检测电源母线和P0处的电压与电流。同时还检测其余各个模块核心芯片的供电电压。当电流电压均处于正常平稳状态时，才允许信号线的通讯。一旦检测到电压电流大幅度失常时检测模块一方面向控制模块发送最高优先级的指示信号，一方面指示热插拔管理模块迅速夹断电流通路，防止电压电流的变化继续对存储板卡造成损害。

[0014] 存储模块用于存储来自外部的CPU板卡的数据，受控制模块控制，以控制模块的数据转换服务为中介，经由高速串行总线，和外部的CPU板卡实现数据的读写与交互。

[0015] 隔离模块用于实现信号热插拔。信号热插拔的目的是将信号线与系统处理器进行适当“隔离”，并在热插拔事件发生后，板卡电气状态到达稳定前终止一切信号线上的对外数据通信与交互。采用隔离模块隔离FPGA和背板之间的信号线能有效抑制信号线上产生瞬变电压，防止系统通信异常。隔离信号受控制模块控制，在控制模块预先终止通讯任务后，进行信号隔离，将瞬变电压被限制在合理水平，实现信号线的安全热拔出。同样，只有接收到来自控制模块的使能信号后，才接通FPGA和背板之间的信号线，允许本存储板和外部的CPU板卡进行数据通讯。

[0016] 本发明通过以上几个模块共同配合，并采用对应的热插拔控制方法实现了具有热插拔功能的存储板卡。本存储板卡板载FPGA、FLASH芯片、热插拔控制芯片。基于FPGA芯片内部的PCIe硬核，利用告诉串行总线PCIe实现了与外部的CPU板卡的高速数据读写交互。

[0017] 本发明还提供了一种利用所述板卡的热插拔方法，这种热插拔方法包含热插入和热拔出两个部分。本发明的实现需要由待插入板卡和外部的CPU板卡共同配合。

[0018] 这种热插拔方法主要使用隔离信号线的手段，避开了VPX总线硬件部分不具有可利用长短针结构的劣势，允许电源部分和信号部分在硬件上同时的接入，但是通过隔离信号线手段，保证了信号线的实际接入在确保安全之后。热插拔带来的电气冲击由热插拔控制部分承受，最大程度保护了待插入的功能板卡和整个系统。

[0019] 本发明中对于热插入部分包含以下步骤：

[0020] 步骤S1：将功能板卡插入VPX插槽。存储板卡通过P0处接通电源，热插拔管理模块上电后开始工作。待到电路之后，控制模块的FLASH芯片自动加载预设程序到FPGA内，控制模块开始工作，并调度各个模块。与此同时将信号线部分进行隔离。

[0021] 步骤S2：由检测模块检测电源母线和P0处输入的电压和电流，以及各个模块核心芯片的电压。当这两者的变化幅度在长时间内小于允许范围后，认为本存储板卡已经上电稳定由检测模块发出供电健康状态信号。

[0022] 步骤S3：由控制模块完成对GTX区域的供电，同时向隔离模块发送指示信号，指示隔离模块将信号线接入链路，另一方面，利用数据接口服务向外部的CPU板卡发送完成热插入信号。

[0023] 步骤S4：本存储板卡的存储模块利用控制模块FPGA内部的PCIe硬核IP与外部的CPU板卡开始通讯。

[0024] 步骤S5：在以上任一步骤中，一旦检测模块检测到电流电压大幅异常，立即插入本步骤。在本步骤中，检测模块立即向控制模块发送指示信号，表示板卡电气状态不再稳定，同时也向热插拔管理模块发送指示信号，要求热插拔管理模块立即减小允许的最大电流。控制模块收到指示信号后，首先停止自身的数据传输和转换，同时向隔离模块、存储模块、热插拔管理模块发送信号，分别要求隔离模块隔离数据信号线，停止与外部CPU板卡的数据读写交互，要求存储模块停止接受或者传输数据，要求要求热插拔管理模块立即减小允许的最大电流，并尽快夹断电流通路。各个模块依照指令执行以上步骤。控制模块点亮LED灯，向操作人员示警。

[0025] 本发明中对于热拔出部分包含以下步骤：

[0026] 步骤S1：由操作人员指示外部的CPU板卡，告知系统需要对某一板卡进行热拔出操作。在外部的CPU板卡接收到操作人员的热拔出指令后，通过处的预留端口的指示位向本存储板卡发起通讯请求，希望停止与本存储板的数据读写交互。

[0027] 步骤S2：本存储板卡在接收到外部的CPU板卡的请求信号后，控制模块停止数据转换服务，同时指示隔离模块开始隔离信号线。此时外部的CPU板卡停止与本存储板卡的数据读写交互。

[0028] 步骤S3：待到隔离模块完全隔离后，信号线断开，已经实现了数据线的热插拔出，此时指示热插拔管理模块，降低热插拔管理模块所允许的最大电流。在以上步骤完成后，点亮对应指示灯，提示操作人员执行热拔出操作。

[0029] 步骤S4:在以上任一步骤中，一旦检测模块检测到电流电压大幅异常，立即插入本步骤。在本步骤中，检测模块立即向控制模块发送指示信号，表示板卡电气状态不再稳定，同时也向热插拔管理模块发送指示信号，要求热插拔管理模块立即减小允许的最大电流。控制模块收到指示信号后，首先停止自身的数据传输和转换，同时向隔离模块、存储模块、热插拔管理模块发送信号，分别要求隔离模块隔离数据信号线，停止与外部CPU板卡的数据读写交互，要求存储模块停止接受或者传输数据，要求要求热插拔管理模块立即减小允许的最大电流，并尽快夹断电流通路。各个模块依照指令执行以上步骤。控制模块点亮LED灯，向操作人员示警。

[0030] 下面结合附图对本发明做进一步详细描述。

附图说明

[0031] 为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

[0032] 图1是本发明实施例提供的存储板卡拓扑示意图；

[0033] 图2是本发明实施例提供的控制模块示意图；

[0034] 图3是本发明实施例提供的热插拔管理模块示意图；

[0035] 图4是本发明实施例提供的检测模块示意图；

[0036] 图5是本发明实施例提供的隔离模块示意图。

具体实施方式

[0037] 为使本发明的目的、技术方案和优点更加清楚，下面将结合附图和本发明的优选实施例，对本发明实施方式作进一步详细描述。

[0038] 本发明所采用优选实施例为满足VPX标准的3U板卡。

[0039] 如图1所示，本发明提供的一种高速存储板卡分为控制模块、热插拔管理模块、检测模块、总线隔离模块、内存模块这五部分。

[0040] 板卡的控制模块如图2所示。控制模块是整块存储板卡的控制核心。控制模块实现对各个子模块和状态转换的控制，控制模块同时为整块存储板卡提供时钟以及提供数据接口服务、数据转换服务、消息队列服务。控制模块内含有FPGA及FLASH芯片，实现对整块板卡的逻辑控制和上电后自动加载程序的功能。优选实施例所采用的FPGA为XC7K325T-676，EEPROM芯片为S25FL128SAGNFI001，配置模式为主串模式。

[0041] 板卡的热插拔管理模块如图3所示。热插拔管理模块负责在电气上保护整块板卡，抑制在热插拔时出现的尖峰电流冲激。该模块包含热插拔控制芯片和电压转换芯片。该模块主要实现两个功能，一是利用热插拔控制芯片抑制热插拔时所产生的电气冲击，实现对系统的电气保护。另一个功能是实现电压转换与电流分配功能，为其他模块提供所需电压，并合理分配电流。优选实例所采用的热插拔控制芯片为TPS24700，电压转换芯片为ST1S10。为同时满足VPX标准中对单个功率晶圆所允许通过的最大电流的限制，采用两块热插拔芯片并联以减小单个晶圆的电流。同时为匹配各个模块的核心芯片不同的供电电压，以及将供电要求高的芯片和噪声较大的芯片尽可能隔离，采用了10块电压转换芯片。

[0042] 板卡的检测模块如图4所示。检测模块用于检测电压和电流。检测模块主要检测电源母线和P0处的电压与电流。同时还检测其余各个模块核心芯片的供电电压。一方面判断热插入后电路是否到达稳定状态，另一方面判断板卡内部电气状态是否出现大幅度变化。该部分的电压检测由FPGA读取，电流检测通过电流检测芯片转换为电压送给FPGA读取。优选实例所采用的电流读取芯片为INA282。

[0043] 板卡的隔离模块如图5所示。隔离模块用于实现信号热插拔。在热插拔事件发生后，板卡电气状态到达稳定前终止一切信号线上的对外数据通信与交互。当热插入后尚未达到稳定状态时，芯片的GTX区域不予供电，所有链路处于断开状态。当供电稳定后先给FPGA的GTX区域供电，再将所有链路与背板相连。借此实现信号热插拔。

[0044] 板卡的内存模块负责存储来自外部的CPU板卡的数据。优选实例所采用的内存芯片为4块DDR3型号为MT41K256M16HA-107。其拓扑采用了fly-by scheduling结构，是一种特殊的菊花链拓扑结构，通过减少分支的数量和分支的长度改进了信号完整性。

[0045] 以上即是各个模块的优选实施例。

[0046] 实现VPX总线可靠热插入的顺序为：电源接入->信号线接入->使能与通知，其具体的热插入控制方法如下：

[0047] 步骤S1：将功能板卡插入VPX插槽。此时，本存储板卡通过P0处接通电源，热插拔管理模块上电，之后开始工作，限制电源母线和P0处通过的最大电流，保护本存储板卡。此过程无需控制模块管控。之后，控制模块的FLASH芯片自动加载预设程序到FPGA内，控制模块开始工作，并调度各个模块。与此同时，检测模块开始实时检测电源母线和P0处的电流与电压，同时检测各个模块核心芯片的电压是否正常。在S1步骤中，由于GTX供电区没有供电，链路处于断开状态，隔离模块将本存储板卡的信号线和外部的CPU板卡的数据链路机型隔离，P1、P2两处信号区均不存在信号传输，存储模块上电后处于待机状态，由于信号线被隔离模块隔离，因此存储模块的DDR3也没有数据读写交互。

[0048] 步骤S2：检测模块检测电源母线和P0处输入的电压和电流，以及各个模块核心芯片的电压。当这两者的变化幅度在长时间内小于允许范围后，认为本存储板卡完成了电源部分的热插入事件，整块存储板卡的电气状态已经趋于稳定，此时检测模块向控制模块发送指示信号，用于指示整块板卡电气状态的稳定。此时，热插拔管理模块正常稳定工作，存储模块仍旧处于待机状态，隔离模块仍旧将信号线隔离。

[0049] 步骤S3：控制模块接受到检测模块的指示信号后，一方面完成对GTX区域的供电，同时向隔离模块发送指示信号，指示隔离模块将信号线接入链路，另一方面，通过P1处的预留端口的指示位，向外部的CPU板卡指示本存储板卡已经插入插槽，完成了与外部的CPU板卡的物理连接，本存储板卡已经处于正常工作状态，允许外部的CPU板卡和本存储板实现高速数据读写交互，此时，热插拔管理模块正常稳定工作，存储模块仍旧处于待机状态，检测模块持续检测电源母线和P0处的电流与电压，以及各个模块核心芯片的电压是否正常。当外部的CPU板卡接受到指示信号后，会依据外部的CPU板卡自身的程序加载对应驱动，并根据其需求，决定是否和本存储板卡进行数据的读写交互。该过程在外部的CPU板卡内执行，不会对本存储板卡各个模块造成影响。本存储板卡各个模块在控制模块的调度下维持自己的工作或者等待，直到外部的CPU板卡发起通讯请求。

[0050] 步骤S4：外部的CPU板卡通过P1处的预留端口的指示位向本存储板卡发起通讯请求，希望与本存储板实现数据读写交互。本存储板卡在接收到外部的CPU板卡的请求信号后，唤醒存储模块，之后开始通讯。当本存储板卡接收到写入数据的请求后，通过P1、P2处的PCIe高速链路接受来自外部CPU板卡的数据。本存储板卡将读取到的数据在FPGA内部的PCIe硬核IP内进行拆解，提取到数据包中的有效载荷，并将有效载荷存储至DDR3中。当本存储板卡接收到读取数据的请求后，提取DDR3内部对应地址位置的有效数据，利用FPGA内部的PCIe硬核IP内进行封装，以数据包的形式通过P1、P2处的PCIe高速链路传输给外部的CPU板卡。此时，热插拔管理模块正常稳定工作，检测模块持续检测电源母线和P0处的电流与电压，以及各个模块核心芯片的电压是否正常，隔离模块保持数据线的联通。

[0051] 步骤S5：在以上任一步骤中，一旦检测模块检测到电流电压大幅异常，立即插入本步骤。在本步骤中，检测模块立即向控制模块发送指示信号，表示板卡电气状态不再稳定，同时也向热插拔管理模块发送指示信号，要求热插拔管理模块立即减小允许的最大电流。控制模块收到指示信号后，首先停止自身的数据传输和转换，同时向隔离模块、存储模块、热插拔管理模块发送信号，分别要求隔离模块隔离数据信号线，停止与外部CPU板卡的数据读写交互，要求存储模块停止接受或者传输数据，要求要求热插拔管理模块立即减小允许的最大电流，并尽快夹断电流通路。各个模块依照指令执行以上步骤。控制模块点亮LED灯，向操作人员示警。

[0052] 本发明中对于热拔出部分包含以下步骤：

[0053] 步骤S1：由操作人员指示外部的CPU板卡，告知系统需要对某一板卡进行热拔出操作。此时热插拔管理模块正常稳定工作，存储模块的通过控制模块的FPGA内部PCIe硬核IP实现与外部的CPU板卡进行数据读写交互。检测模块持续检测电源母线和P0处的电流与电压，以及各个模块核心芯片的电压是否正常，隔离模块保持数据线的联通。在外部的CPU板卡接收到操作人员的热拔出指令后，通过处的预留端口的指示位向本存储板卡发起通讯请求，希望停止与本存储板的数据读写交互。

[0054] 步骤S2：本存储板卡在接收到外部的CPU板卡的请求信号后，控制模块停止数据转换服务，同时指示隔离模块开始隔离信号线。当本存储板卡接收的最后一个数据包完成了有效载荷的存储后，控制模块指示存储模块进入待机状态。此时，热插拔管理模块正常稳定工作，检测模块持续检测电源母线和P0处的电流与电压，以及各个模块核心芯片的电压是否正常。

[0055] 步骤S3：待到隔离模块完全隔离后，信号线断开，已经实现了数据线的热插拔出，此时指示热插拔管理模块，降低热插拔管理模块所允许的最大电流。在以上步骤完成后，点亮对应指示灯，提示操作人员执行热拔出操作。至此，是实现了电源线的热拔出，完成了对本存储板卡的热拔出。

[0056] 步骤S4:在以上任一步骤中，一旦检测模块检测到电流电压大幅异常，立即插入本步骤。在本步骤中，检测模块立即向控制模块发送指示信号，表示板卡电气状态不再稳定，同时也向热插拔管理模块发送指示信号，要求热插拔管理模块立即减小允许的最大电流。控制模块收到指示信号后，首先停止自身的数据传输和转换，同时向隔离模块、存储模块、热插拔管理模块发送信号，分别要求隔离模块隔离数据信号线，停止与外部CPU板卡的数据读写交互，要求存储模块停止接受或者传输数据，要求要求热插拔管理模块立即减小允许的最大电流，并尽快夹断电流通路。各个模块依照指令执行以上步骤。控制模块点亮LED灯，向操作人员示警。

[0057] 经由本存储板卡上的FLASH芯片内部的预设程序，加载给FPGA后即可完成以上步骤。以上步骤实现了电源热插拔和信号热插拔所需的时序。通过以上时序步骤，实现了：在热插入时，电源线先于信号线接入，实现了热插入要求的基本时序，同时由检测模块进行实时监控，起到对信号线的保护作用；在热拔出时，电源线后于信号线拔出，实现了热拔出要求的基本时序，在中止数据传输后，整块板卡才指示拔出，保护了本存储板卡以及外部CPU板卡数据的完整性。

[0058] 以上方式即是本发明中应用于本存储板的热插拔方法。本热插拔方法，在实际操作中效果良好，配合种基于VPX总线的存储板，实现了多次可靠的热插拔操作，对本存储板卡和外部CPU板卡没有造成损害。同时，借由VPX总线支持的PCIe总线协议，本存储板卡能够配合外部的CPU板卡正确进行高速数据读写交互。

[0059] 以上所述仅是本发明的优选实施方式，应当指出对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据本发明做出若干改进与变形，这些改进与变形也应视为本发明的保护范围。