阵列基板和显示面板

摘要

本发明公开了一种阵列基板和显示面板,所述阵列基板包括有源层、第一栅极、第一层间介电层、第二层间介电层、源极、漏极、钝化层以及平坦层，其中所述钝化层材料为无机材料，所述第二层间介电层为有机材料；此外，所述阵列基板具有第一深孔和第二深孔，并且在第一深孔和第二深孔中填充第二层间介电层；本发明所述阵列基板通过设置深孔并在深孔中填充第二层间介电层，能减少各膜层的弯折应力，提高显示器件的抗弯折能力；通过在所述第二层间介电层和所述平坦层中间设置一无机钝化层，增加膜层之间的粘附力，防止膜层peeling。

权利要求

1.一种阵列基板，具有一衬底基板，其特征在于，所述阵列基板包括：一有源层，设置在所述衬底基板上；

一第一栅极绝缘层，设置于所述有源层上并覆盖所述有源层及所述衬底基板；

一第一栅极，设置于所述第一栅极绝缘层上；

一第一层间介电层，设置于所述第一栅极上并覆盖所述第一栅极及所述第一栅极绝缘层；

一第二层间介电层，设置于所述第一层间介电层上并覆盖所述第一层间介电层，所述第二层间介电 层材料为有机材料；

一源极及漏极，设置于所述第二层间介电层上并通过第一过孔与所述有源层连接；

一钝化层，设置于所述源极及漏极上并覆盖于所述源极及漏极和所述第二层间介电层，所述钝化层材料为无机材料；

一平坦层，设置于所述钝化层并覆盖所述钝化层；

一辅助电极，所述辅助电极设置于所述平坦层上，并通过第二过孔与所述漏极电连接；

以及，

至少一第一电极，所述第一电极设置于所述平坦层上并与所述辅助电极电连接。

2.根据权利要求1所述阵列基板，其特征在于，所述阵列基板还包括一阻隔层，所述阻隔层设置在所述衬底基板上并覆盖所述衬底基板。

3.根据权利要求2所述阵列基板，其特征在于，所述阵列基板还包括一缓冲层，所述缓冲层设置在所述阻隔层与所述有源层之间并覆盖所述阻隔层。

4.根据权利要求2所述阵列基板，其特征在于，所述阵列基板还包括：一第二栅极绝缘层，设置于所述第一栅极上并覆盖所述第一栅极及所述第一栅极绝缘层；以及，

一第二栅极，设置于所述第二栅极绝缘层上。

5.根据权利要求2至4中任一项所述的阵列基板，其特征在于，所述阵列基板具有显示区和围绕所述显示区的非显示区，其中，在所述显示区内设置至少一第一深孔，所述第一深孔贯穿所述第一层间介电层并延伸至所述阻隔层，所述第二层间介电层填充所述第一深孔；以及，

在所述非显示区内设置至少一第二深孔，所述第二深孔贯穿所述第一层间介电层并延伸至所述衬底基板，所述第二层间介电层填充所述第二深孔。

6.根据权利要求1所述阵列基板，其特征在于，所述阵列基板还包括一像素定义层，所述像素定义层设置在所述第一电极上并覆盖所述第一电极及所述平坦层，并且所述像素定义层具有至少一开口，每一所述开口暴露一所述第一电极。

7.根据权利要求6所述阵列基板，其特征在于，所述阵列基板还包括至少一隔垫物，所述隔垫物设置于所述像素定义层上。

8.一种显示面板，其特征在于，包括权利要求1‑7中任一项所述的阵列基板。

说明书

阵列基板和显示面板

技术领域

[0001] 本发明涉及显示技术领域，尤其涉及一种阵列基板和显示面板。

背景技术

[0002] 可折叠的柔性OLED显示屏，特别能动态弯折的柔性OLED显示屏，已成为现在各家厂商竞相追逐的一种新技术。

[0003] 目前，在array的膜层中加入有机膜层结构或用柔性的PI基底替代传统的玻璃基板，可以提高动态弯折的能力，是实现OLED显示屏具备柔性可弯折的功能常见技术手段。但
是在加入有机膜层结构后，从制程上看会有很多难点不易解决，器件的可靠度会有一定程
度降低。

[0004] 因此，亟需提供一种阵列基板和显示面板，以解决上述问题。

发明内容

[0005] 本发明的目的在于解决上述问题，提供一种阵列基板和显示面板。

[0006] 为了实现上述目的，本发明所述阵列基板和显示面板采取了以下技术方案。

[0007] 一种阵列基板，具有一衬底基板，所述阵列基板包括：一有源层，设置在所述衬底基板上；一第一栅极绝缘层，设置于所述有源层上并覆盖所述有源层及所述衬底基板；一第
一栅极，设置于所述第一栅极绝缘层上；一第一层间介电层，设置于所述第一栅极上并覆盖
所述第一栅极及所述第一栅极绝缘层；一第二层间介电层，设置于所述第一层间介电层上
并覆盖所述第一层间介电层，所述第二层间介质层材料为有机材料；一源极及漏极，设置于
所述第二层间介电层上并通过第一过孔与所述有源层连接；一钝化层，设置于所述源极及
漏极上并覆盖于所述源极及漏极和所述第二层间介电层，所述钝化层材料为无机材料；一
平坦层，设置于所述钝化层并覆盖所述钝化层。

[0008] 进一步，所述阵列基板还包括一阻隔层，所述阻隔层设置在所述衬底基板上并覆盖所述衬底基板。

[0009] 进一步，所述阵列基板还包括一缓冲层，所述缓冲层设置在所述阻隔层与所述有源层之间并覆盖所述阻隔层。

[0010] 进一步，所述阵列基板还包括：一第二栅极绝缘层，设置于所述第一栅极上并覆盖所述第一栅极及所述第一栅极绝缘层；以及，一第二栅极，设置于所述第二栅极绝缘层上。

[0011] 进一步，所述阵列基板具有显示区和围绕所述显示区的非显示区，其中，在所述显示区内设置至少一第一深孔，所述第一深孔贯穿所述第一层间介电层并延伸至所述阻隔
层，所述第二层间介电层填充所述第一深孔；以及，在所述非显示区内设置至少一第二深
孔，所述第二深孔贯穿所述第一层间介电层并延伸至所述衬底基板，所述第二层间介电层
填充所述第二深孔。

[0012] 进一步，所述阵列基板还包括一辅助电极，所述辅助电极设置于所述平坦层上，并通过第二过孔与所述漏极电连接。

[0013] 进一步，所述阵列基板还包括至少一第一电极，所述第一电极设置于所述平坦层上并与所述辅助电极电连接。

[0014] 进一步，所述阵列基板还包括一像素定义层，所述像素定义层设置在所述第一电极上并覆盖所述第一电极及所述平坦层，并且所述像素定义层具有至少一开口，每一所述
开口暴露一所述第一电极。

[0015] 进一步，所述阵列基板还包括至少一隔垫物，所述隔垫物设置于所述像素定义层上。

[0016] 一种显示面板，包括权利要求1‑9中任一项所述的阵列基板。

[0017] 本发明所述阵列基板和显示面板的有益效果在于：

[0018] (1)本发明所述阵列基板，通过设置深孔并在深孔中填充有机材质的第二层间介电层，能减少所述阵列基板的弯折应力，提高显示器件的抗弯折能力；

[0019] (2)通过在所述第二层间介电层和所述平坦层中间设置一无机钝化层，本发明所述阵列基板能增加膜层之间的粘附力，防止膜层peeling，降低制成工艺的难度，提高器件
的可靠性；

[0020] (3)通过设置双SD走线，本发明所述阵列基板能防止所述无机膜层在弯折断裂时导致SD走线短路的风险。

附图说明

[0021] 图1是一种现有阵列基板的结构示意图。

[0022] 图2是本发明所述阵列基板的结构示意图。

具体实施方式

[0023] 下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于
本发明中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施
例，都属于本发明保护的范围。

[0024] 本发明的说明书和权利要求书以及上述附图中的术语“第一”、“第二”、“第三”等(如果存在)是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应当理解，这
样描述的对象在适当情况下可以互换。此外，术语“包括”和“具有”以及他们的任何变形，意
图在于覆盖不排他的包含。

[0025] 在本专利文档中，下文论述的附图以及用来描述本发明公开的原理的各实施例仅用于说明，而不应解释为限制本发明公开的范围。所属领域的技术人员将理解，本发明的原
理可在任何适当布置的系统中实施。将详细说明示例性实施方式，在附图中示出了这些实
施方式的实例。此外，将参考附图详细描述根据示例性实施例的终端。附图中的相同附图标
号指代相同的元件。

[0026] 本发明说明书中使用的术语仅用来描述特定实施方式，而并不意图显示本发明的概念。除非上下文中有明确不同的意义，否则，以单数形式使用的表达涵盖复数形式的表
达。在本发明说明书中，应理解，诸如“包括”、“具有”以及“含有”等术语意图说明存在本发
明说明书中揭示的特征、数字、步骤、动作或其组合的可能性，而并不意图排除可存在或可
添加一个或多个其他特征、数字、步骤、动作或其组合的可能性。附图中的相同参考标号指
代相同部分。

[0027] 在研究中，本申请的发明人发现：利用柔性的PI基底替代传统的玻璃基板，能使显示屏具备柔性可弯折的功能；在薄膜晶体管中引入新的有机膜层结构能提高器件的抗弯折
性能。

[0028] 图1是一种现有阵列基板的结构示意图。如图1所示，所述阵列基板100包括衬底基板101、阻隔层102、缓冲层103、设置于所述缓冲层103上的有源层104、位于所述有源层104
上的第一栅极绝缘层105、位于第一栅极绝缘层105上的第一栅极106、位于第一栅极106上
并覆盖所述第一栅极106和所述第一栅极绝缘层105的第二栅极绝缘层107、位于所述第二
栅极绝缘层107上的第二栅极108、设置于第二栅极108上并覆盖所述第二栅极108和所述第
二删节绝缘层107的第一层间介电层109、位于第一层间介电层109上并覆盖所述第一层间
介电层109上的第二层间介电层110、位于第二层间介电层110上的源极111和漏极112、位于
所述源极111和所述漏极112上并覆盖所述源极111、所述漏极112以及所述第二层间介电层
110的平坦层113、位于所述平坦层113上的第一电极114、位于所述第一电极114上并覆盖所
述平坦层113的像素定义层115以及位于所述像素定义层115上的隔垫物层116。其中，所述
阵列基板100还具有第一过孔121和第二过孔122。所述源极111和漏极112分别通过第一过
孔121连接于所述有源层104。所述第一电极114通过第二过孔122连接于所述漏极122。

[0029] 请继续参考图1，该现有阵列基板100具有显示区100a和围绕所述显示区100a的非显示区100b。所述阵列基板100还具有位于所述显示区100a的第一深孔131和位于非显示区
100b的第二深孔132。其中，所述第一深孔131贯穿所述第一层间介电层109、所述第二栅极
绝缘层107、所述第一栅极绝缘层105和所述缓冲层103并延伸至所述阻隔层102。所述第二
深孔132贯穿所述第一层间介电层109、所述第二栅极绝缘层107、所述第一栅极绝缘层105、
所述缓冲层103和所述阻隔层102并延伸至所述衬底基板101。此外，所述第二层间介电层
110填充所述第一深孔131和所述第二深孔132。

[0030] 上述现有阵列基板100通过设置有机膜层和填充有有机材料的深孔结构能显著提高器件的抗弯折性能。但同时也存在膜层之间粘附力变差，存在peeling风险的问题，具体
问题如下。

[0031] 所述第二层间介电层110在所述源极111及所述漏极112干刻蚀工艺后表面会形成C‑F键，其表面会偏向疏水，而所述平坦层113湿膜含有羟基，其表面偏向亲水。可见，在所述
第二层间介电层110和所述平坦层113的交界面存在亲水和疏水特性不同的两个膜层，因而
会导致两膜层之间的粘附力变差，从而存在膜层peeling的风险，给制程工艺带来了很大的
困难，同时也使得器件的可靠性存在许多风险。

[0032] 图2是本发明所述阵列基板的结构示意图。如图2所示，所述阵列基板200包括衬底基板201、阻隔层202、缓冲层203、有源层204、第一栅极绝缘层205、第一栅极206、第二栅极
绝缘层207、第二栅极208、第一层间介电层209、第二层间介电层210、源极211、漏极212、平
坦层213、第一电极214、像素定义层215、隔垫物层216、钝化层241以及辅助电极242。

[0033] 其中，所述衬底基板201为柔性基板，所述柔性基板可以采用抗弯折性能较好和光透过率较高的PI基板。

[0034] 如图2所示，在所述衬底基板201上依次层叠有一所述阻隔层202和一所述缓冲层203。其中，所述阻隔层202设置在所述衬底基板201上并覆盖所述衬底基板201，用于阻隔所
述衬底基板201的水汽或杂质离子((如过量的H+等)对后续形成的所述有源层204的影响。
所述缓冲层203设置于所述阻隔层202上并覆盖所述阻隔层202，所述缓冲层203起到进一步
阻隔所述衬底基板201中的水汽以及杂质离子的作用，并且起到为后续形成的所述有源层
204增加氢离子的作用。

[0035] 在具体实施时，所述阻隔层202或所述缓冲层203为以单层或多层堆叠的形式形成层状结构，具体可以包括与PI粘附性能好SiO2薄膜或能隔绝水氧SiNx薄膜中的至少一层，或
者，可以包括PET、PEN、聚丙烯酸酯和/或聚酰亚胺等材料中合适的材料形成的膜层。

[0036] 如图2所示，所述有源层204设置在所述缓冲层203上并形成有沟道区和位于所述沟道区两侧源极接触区和漏极接触区；所述第一栅极绝缘层205设置在所述有源层204上并
覆盖所述有源层204；所述第一栅极206设置在所述第一栅极绝缘层205上；所述第二栅极绝
缘层207设置在所述第一栅极206上并覆盖所述第一栅极206和所述第一栅极绝缘层205；所
述第二栅极208设置在所述第二栅极绝缘层207上；所述第一层间介电层209设置在所述第
二栅极208上并覆盖所述第二栅极绝缘层207和所述第二栅极208；所述第二层间介电层210
设置在所述第一层间介电层209上并覆盖所述第一层间介电层209层；所述源极211及漏极
212设置在所述第二层间介电层210上，所述源极211或所述漏极212分别通过一第一过孔
221电连接于所述有源层204上的源极接触区和漏极接触区，其中所述第一过孔221对应所
述有源层204的源极接触区或漏极接触区并且贯穿所述第二层间介电层210、所述第一层间
介电层209、所述第二栅极绝缘层207以及所述第一栅极绝缘层205；所述钝化层241设置在
所述源极211及所述漏极212上并覆盖所述源极211、所述漏极212和所述第二层间介电层
210，并且所述钝化层241由无机材料制成；所述辅助电极242设置在所述钝化层241上，所述
辅助电极242通过一第三过孔223电连接于所述漏极212上，其中所述第三过孔223贯穿所述
钝化层241；所述平坦层213设置在所述辅助电极242上并覆盖所述辅助电极242和所述钝化
层241。

[0037] 其中，所述第一层间介电层209由氧化硅膜、氮化硅膜、聚合物、塑料、玻璃或它们的等同物中的至少一种来形成。所述第二层间介电层210由有机材料构成，例如但不限于聚
对二甲苯(parylene)或聚脲(polyurea)或六甲基二硅氧烷(Hexamethyldisiloxane)或其
他适合的有机材料。所述钝化层241由无机材料制成，例如但不限于氧化硅(SiOx)或氮化硅
(SiNx)或金属氧化物中的一种或多种。在本实施例中，所述钝化层241为一SiOx膜层。

[0038] 如图1和图2所示，与现有的所述阵列基板100相比，本发明所述阵列基板200通过在所述第二层间介电层210和所述平坦层213之间设置一所述钝化层241，能将所述第二层
间介电层210和所述平坦层213隔开，同时由于所述钝化层241与所述第二层间介电层210和
所述平坦层213的粘附力较好，可以有效解决所述第二层间介电层210和所述平坦层213粘
附力降低，易发生peeling风险的问题。

[0039] 请继续参考图1和图2，通过采用所述源极211和漏极212与所述辅助电极242分别位于不同层的双SD走线结构，本发明所述阵列基板200能使位于周边区的走线位于不同层，
进而可以实现窄边框的效果；另一方面，所述辅助电极242通过第三过孔223电连接于所述
漏极212上，可以起到减小所述源极211及漏极212的电阻的作用；最后，通过上述双SD走线
结构，本发明所述阵列基板200也能防止无机膜层在弯折数次断裂后导致SD短线的风险。

[0040] 在具体实施时，所述有源层204可以由非晶硅层、氧化硅层金属氧化物、多晶硅层或者有机半导体材料形成。

[0041] 在具体实施时，所述第一栅极绝缘层205和所述第二栅极绝缘层207可以由氧化硅膜、氮化硅膜、聚合物、塑料、玻璃或它们的等同物中的至少一种来形成。

[0042] 在具体实施时，考虑到导电性，所述第一栅极206、所述第二栅极208、所述源极211、所述漏极212以及所述辅助电极242可以由包括铝(Al)、铂(Pt)、钯(Pd)、银(Ag)、镁
(Mg)、金(Au)、镍(Ni)、钕(Nd)、铱(Ir)、铬(Cr)、锂(Li)、钙(Ca)、钼(Mo)、钛(Ti)、钨(W)、铜
(Cu)或其他合适的合金中的至少一种材料的单一材料层或复合材料层形成。

[0043] 如图2所示，所述阵列基板200具有显示区200a和非显示区200b。所述阵列基板200还具有位于所述显示区200a的第一深孔231和位于非显示区200b的第二深孔232。其中，所
述第一深孔231贯穿所述第一层间介电层209、所述第二栅极绝缘层207、所述第一栅极绝缘
层205和所述缓冲层203并延伸至所述阻隔层202。所述第二深孔232贯穿所述第一层间介电
层209、所述第二栅极绝缘层207、所述第一栅极绝缘层205、所述缓冲层203和所述阻隔层
202并延伸至所述衬底基板201。并且，所述第二层间介电层210填充所述第一深孔231和所
述第二深孔232。

[0044] 通过设置所述第一深孔231和所述第二深孔232，并在所述第一深孔231和所述第二深孔232填充所述第二层间介电层210，本发明所述阵列基板200能减少器件中的弯折应
力，提高其抗弯折性能力。

[0045] 如图2所示，在所述平坦层213上设置有至少一第一电极214，所述第一电极214通过一第二过孔222与所述辅助电极242电连接。所述第二过孔222贯穿所述平坦层213。

[0046] 具体实施时，所述第一电极214可以为透明电极(透反射式)或反射电极或金属电极。当所述第一电极214形成透明电极(透反射式)电极时，可以由氧化铟锡(ITO)、氧化铟锌
(IZO)、氧化锌(ZnO)、氧化铟(In2O3)、氧化铟镓(IGO)或氧化铝锌(AZO)一种或多种透明电
极材料混合形成。

[0047] 当所述第一电极214形成反射电极时，可由银(Ag)、镁(Mg)、铝(Al)、铂(Pt)、钯(Pd)、金(Au)、镍(Ni)、钕(Nd)、铱(Ir)、铬(Cr)、或这些材料中的任何材料混合形成的反射
层，和由氧化铟锡(ITO)、氧化铟锌(IZO)、氧化锌(ZnO)、氧化铟(In2O3)等透明电极材料形成
辅助层，相叠加形成反射电极层。这里第一电极214的结构和材料不限于此，并且可以变化。

[0048] 当所述第一电极214形成金属电极时，可由银(Ag)、镁(Mg)、铝(Al)、铂(Pt)、钯(Pd)、金(Au)、镍(Ni)、钕(Nd)、铱(Ir)、铬(Cr)等金属电极材料中的一种或多种混合构成。

[0049] 如图2所示，在所述第一电极214上设置有一像素定义层215，所述像素定义层215覆盖所述第一电极214和所述平坦层213，所述像素定义层215具有至少一开口2151，每一开
口2151对应并暴露一所述第一电极214。所述像素定义层215用于限定子像素。

[0050] 如图2所示，所述隔垫物层216位于所述平坦层215上背离所述第一电极214的一侧。具体地，所述隔垫物层216包括多个间隔设置的支撑物，所述支撑物设置在所述像素定
义层215的非开口区域内。所述隔垫物层216能作为发光层在蒸镀过程期间的制程掩膜板
(process mask)。在具体实施时，所述隔垫物层216可以为有机膜层，也可以采用光感材料
例如光刻胶形成。

[0051] 本发明所述阵列基板200通过设置第一深孔231和第二深孔232，并在所述第一深孔231和所述第二深孔232中填充所述第二层间介电层210，能减少各膜层的弯折应力，提高
显示器件的抗弯折能力；通过在所述第二层间介电层210和所述平坦层213中间设置一无机
钝化层241，增加膜层之间的粘附力，防止膜层peeling；通过采用所述源极211及漏极212与
所述辅助电极242分别位于不同层的双SD走线结构，能减小源极211、漏极212的电阻，防止
SD短线，以及实现窄边框的作用。

[0052] 以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为
本发明的保护范围。