基于FPGA的安全智能合约处理器的高效运算方法及装置

摘要

本说明书一个或多个实施例提供一种基于FPGA的安全智能合约处理器的高效运算方法及装置，该方法可以包括：FPGA结构将存储器中已部署的电路逻辑配置文件加载至FPGA芯片上，以在所述FPGA芯片上形成用于实现虚拟机逻辑的片上处理器和操作数栈，所述操作数栈的顶部空间为关联寄存器、剩余空间为内存空间；所述FPGA结构将智能合约的代码程序传入所述片上处理器，使所述片上处理器将所述代码程序涉及的操作数存入所述操作数栈时，优先存入所述关联寄存器中。

权利要求

1.一种基于FPGA的安全智能合约处理器的高效运算方法，包括：FPGA结构将存储器中已部署的电路逻辑配置文件加载至FPGA芯片上，以在所述FPGA芯片上形成用于实现虚拟机逻辑的片上处理器和操作数栈，所述操作数栈的顶部空间为关联寄存器、剩余空间为内存空间，所述操作数栈中的数据基于先入后出的处理原则；

所述FPGA结构将智能合约的代码程序传入所述片上处理器，使所述片上处理器将所述代码程序涉及的操作数存入所述操作数栈时，优先存入所述关联寄存器中。

2.根据权利要求1所述的方法，所述关联寄存器的数量为一个或多个。

3.根据权利要求2所述的方法，所述关联寄存器的数量为两个。

4.根据权利要求1所述的方法，在所述关联寄存器的数量为多个且多个关联寄存器中的操作数涉及多元运算的情况下，所述片上处理器在执行所述多元运算后并行实施下述操作：向一指定的关联寄存器写入运算结果，输出位于所述内存空间中的操作数以填充空闲的关联寄存器。

5.根据权利要求1所述的方法，所述代码程序为字节码程序。

6.根据权利要求5所述的方法，所述字节码程序由编译器对高级语言程序进行编译得到。

7.根据权利要求1所述的方法，所述片上处理器采用字节码指令集。

8.根据权利要求1所述的方法，还包括：

所述FPGA结构从所属的区块链节点处获得经过加密的隐私交易，并将所述隐私交易传入所述FPGA芯片上的解密模块以得到明文交易内容；其中，所述解密模块由所述已部署的电路逻辑配置文件在所述FPGA芯片上形成；

在所述隐私交易用于部署智能合约的情况下，所述FPGA结构从所述明文交易内容中提取所述代码程序；

在所述隐私交易用于调用智能合约的情况下，所述FPGA结构从所述明文交易内容中提取合约地址，并基于所述合约地址获取所述代码程序。

9.根据权利要求8所述的方法，所述FPGA结构基于所述合约地址获取所述代码程序，包括：所述FPGA结构向所述区块链节点请求并获得所述合约地址对应的加密后代码程序；

所述FPGA结构将所述加密后代码程序传入所述解密模块，以解密得到所述代码程序。

10.根据权利要求1所述的方法，还包括：

所述FPGA结构将所述代码程序运行后更新的合约状态存储于所述FPGA芯片的片上存储空间；或者，所述FPGA结构通过所述FPGA芯片上的加密模块对所述代码程序运行后更新的合约状态进行加密，并将加密后合约状态存储于所述FPGA芯片之外的外部存储空间；其中，所述加密模块由所述已部署的电路逻辑配置文件在所述FPGA芯片上形成。

11.根据权利要求1所述的方法，所述虚拟机逻辑包括：以太坊虚拟机的执行逻辑或者WASM虚拟机的执行逻辑。

12.一种基于FPGA的安全智能合约处理器的高效运算装置，包括：加载单元，使FPGA结构将存储器中已部署的电路逻辑配置文件加载至FPGA芯片上，以在所述FPGA芯片上形成用于实现虚拟机逻辑的片上处理器和操作数栈，所述操作数栈的顶部空间为关联寄存器、剩余空间为内存空间，所述操作数栈中的数据基于先入后出的处理原则；

执行单元，使所述FPGA结构将智能合约的代码程序传入所述片上处理器，使所述片上处理器将所述代码程序涉及的操作数存入所述操作数栈时，优先存入所述关联寄存器中。

13.一种电子设备，包括：

处理器；

用于存储处理器可执行指令的存储器；

其中，所述处理器通过运行所述可执行指令以实现如权利要求1-11中任一项所述的方法。

14.一种计算机可读存储介质，其上存储有计算机指令，该指令被处理器执行时实现如权利要求1-11中任一项所述方法的步骤。

说明书

基于FPGA的安全智能合约处理器的高效运算方法及装置

技术领域

[0001] 本说明书一个或多个实施例涉及区块链技术领域，尤其涉及一种基于FPGA的安全智能合约处理器的高效运算方法及装置。

背景技术

[0002] 区块链技术构建在传输网络(例如点对点网络)之上。传输网络中的网络节点利用链式数据结构来验证与存储数据，并采用分布式节点共识算法来生成和更新数据。

[0003] 目前企业级的区块链平台技术上最大的两个挑战就是隐私和性能，往往这两个挑战很难同时解决。大多解决方案都是通过损失性能换取隐私，或者不大考虑隐私去追求性能。常见的解决隐私问题的加密技术，如同态加密(Homomorphic encryption)和零知识证明(Zero-knowledge proof)等复杂度高，通用性差，而且还可能带来严重的性能损失。

[0004] 可信执行环境(Trusted Execution Environment,TEE)是另一种解决隐私问题的方式。TEE可以起到硬件中的黑箱作用，在TEE中执行的代码和数据操作系统层都无法偷窥，只有代码中预先定义的接口才能对其进行操作。在效率方面，由于TEE的黑箱性质，在TEE中进行运算的是明文数据，而不是同态加密中的复杂密码学运算，计算过程效率没有损失，因此与TEE相结合可以在性能损失较小的前提下很大程度上提升区块链的安全性和隐私性。目前工业界十分关注TEE的方案，几乎所有主流的芯片和软件联盟都有自己的TEE解决方案，包括软件方面的TPM(Trusted Platform Module，可信赖平台模块)以及硬件方面的Intel SGX(Software Guard Extensions,软件保护扩展)、ARM Trustzone(信任区)和AMD PSP(Platform Security Processor，平台安全处理器)。

发明内容

[0005] 有鉴于此，本说明书一个或多个实施例提供一种基于FPGA的安全智能合约处理器的高效运算方法及装置。

[0006] 为实现上述目的，本说明书一个或多个实施例提供技术方案如下：

[0007] 根据本说明书一个或多个实施例的第一方面，提出了一种基于FPGA的安全智能合约处理器的高效运算方法，包括：

[0008] FPGA结构将存储器中已部署的电路逻辑配置文件加载至FPGA芯片上，以在所述FPGA芯片上形成编译器模块、用于实现虚拟机逻辑的片上处理器、操作数栈和所述操作数栈的关联寄存器；

[0009] 所述FPGA结构通过所述编译器模块将智能合约的代码程序编译为相应的机器码程序，使所述机器码程序所涉及的操作数被写入所述操作数栈后，位于栈顶的操作数被弹出以填充至所述关联寄存器；

[0010] 所述FPGA结构将所述机器码程序传入所述片上处理器，使所述片上处理器在执行所述机器码程序的过程中，对所述关联寄存器中的操作数进行处理。

[0011] 根据本说明书一个或多个实施例的第二方面，提出了一种基于FPGA的安全智能合约处理器的高效运算装置，包括：

[0012] 加载单元，使FPGA结构将存储器中已部署的电路逻辑配置文件加载至FPGA芯片上，以在所述FPGA芯片上形成编译器模块、用于实现虚拟机逻辑的片上处理器、操作数栈和所述操作数栈的关联寄存器；

[0013] 编译单元，使所述FPGA结构通过所述编译器模块将智能合约的代码程序编译为相应的机器码程序，使所述机器码程序所涉及的操作数被写入所述操作数栈后，位于栈顶的操作数被弹出以填充至所述关联寄存器；

[0014] 执行单元，使所述FPGA结构将所述机器码程序传入所述片上处理器，使所述片上处理器在执行所述机器码程序的过程中，对所述关联寄存器中的操作数进行处理。

[0015] 根据本说明书一个或多个实施例的第三方面，提出了一种电子设备，包括：

[0016] 处理器；

[0017] 用于存储处理器可执行指令的存储器；

[0018] 其中，所述处理器通过运行所述可执行指令以实现如第一方面所述的方法。

[0019] 根据本说明书一个或多个实施例的第四方面，提出了一种计算机可读存储介质，其上存储有计算机指令，该指令被处理器执行时实现如第一方面所述方法的步骤。

附图说明

[0020] 图1是一示例性实施例提供的一种基于FPGA的安全智能合约处理器的高效运算方法的流程图。

[0021] 图2是一示例性实施例提供的一种区块链节点的结构示意图。

[0022] 图3是一示例性实施例提供的一种在FPGA芯片上形成功能模块的示意图。

[0023] 图4是一示例性实施例提供的一种对操作数栈进行改进的示意图。

[0024] 图5是一示例性实施例提供的一种将操作数从栈存入寄存器的示意图。

[0025] 图6是一示例性实施例提供的一种操作执行完毕后的状态示意图。

[0026] 图7是一示例性实施例提供的一种基于FPGA的安全智能合约处理器的高效运算装置的框图。

具体实施方式

[0027] 这里将详细地对示例性实施例进行说明，其示例表示在附图中。下面的描述涉及附图时，除非另有表示，不同附图中的相同数字表示相同或相似的要素。以下示例性实施例中所描述的实施方式并不代表与本说明书一个或多个实施例相一致的所有实施方式。相反，它们仅是与如所附权利要求书中所详述的、本说明书一个或多个实施例的一些方面相一致的装置和方法的例子。

[0028] 需要说明的是：在其他实施例中并不一定按照本说明书示出和描述的顺序来执行相应方法的步骤。在一些其他实施例中，其方法所包括的步骤可以比本说明书所描述的更多或更少。此外，本说明书中所描述的单个步骤，在其他实施例中可能被分解为多个步骤进行描述；而本说明书中所描述的多个步骤，在其他实施例中也可能被合并为单个步骤进行描述。

[0029] 不论是公有链、私有链还是联盟链，区块链网络中的节点出于隐私保护的目的，均可能通过区块链与TEE(Trusted Execution Environment，可信执行环境)相结合的解决方案，在TEE内执行收到的交易。TEE是基于CPU硬件的安全扩展，且与外部完全隔离的可信执行环境。TEE最早是由Global Platform提出的概念，用于解决移动设备上资源的安全隔离，平行于操作系统为应用程序提供可信安全的执行环境。ARM的Trust Zone技术最早实现了真正商用的TEE技术。伴随着互联网的高速发展，安全的需求越来越高，不仅限于移动设备，云端设备，数据中心都对TEE提出了更多的需求。TEE的概念也得到了高速的发展和扩充。现在所说的TEE相比与最初提出的概念已经是更加广义的TEE。例如，服务器芯片厂商Intel，AMD等都先后推出了硬件辅助的TEE并丰富了TEE的概念和特性，在工业界得到了广泛的认可。现在提起的TEE通常更多指这类硬件辅助的TEE技术。

[0030] 以Intel SGX技术为例，SGX提供了围圈(enclave，也称为飞地)，即内存中一个加密的可信执行区域，由CPU保护数据不被窃取。以第一区块链节点采用支持SGX的CPU为例，利用新增的处理器指令，在内存中可以分配一部分区域EPC(Enclave Page Cache，围圈页面缓存或飞地页面缓存)，通过CPU内的加密引擎MEE(Memory Encryption Engine)对其中的数据进行加密。EPC中加密的内容只有进入CPU后才会被解密成明文。因此，在SGX中，用户可以不信任操作系统、VMM(Virtual Machine Monitor，虚拟机监控器)、甚至BIOS(Basic Input Output System，基本输入输出系统)，只需要信任CPU便能确保隐私数据不会泄漏。因此，围圈就相当于SGX技术下产生的TEE。

[0031] 不同于移动端，云端访问需要远程访问，终端用户对硬件平台不可见，因此使用TEE的第一步就是要确认TEE的真实可信。例如，相关技术中提供了针对上述SGX技术的远程证明机制，以用于证明目标设备上的SGX平台与挑战方部署了相同的配置文件。但是，由于相关技术中的TEE技术是以软件或软硬件结合的方式实现，使得即便通过远程证明方式可以在一定程度上表明TEE内所部署的配置文件未经篡改，但是TEE本身所依托的运行环境却无法被验证。例如，在需要实现隐私功能的区块链节点上，TEE内需要配置用于执行智能合约的虚拟机，该虚拟机所执行的指令并非直接执行，而是实际上执行了对应的若干条X86指令(假定目标设备采用X86架构)，从而造成了一定程度上的安全性风险。

[0032] 为此，本说明书提出了一种基于FPGA实现的硬件TEE技术，FPGA通过加载电路逻辑配置文件而实现硬件TEE。由于电路逻辑配置文件的内容可以被预先查看与检验，并且FPGA完全基于电路逻辑配置文件中记载的逻辑而配置运行，因而可以确保FPGA所实现的硬件TEE具有相对更高的安全性。但是，相关技术中虚拟机均采用栈式架构，运行效率远低于寄存器式架构。

[0033] 以下结合实施例说明本说明书提供的一种基于FPGA的安全智能合约处理器的高效运算方法，以兼顾安全性与运算效率。

[0034] 图1是一示例性实施例提供的一种基于FPGA的安全智能合约处理器的高效运算方法的流程图。如图1所示，该方法应用于FPGA结构，可以包括以下步骤：

[0035] 步骤102，FPGA结构将存储器中已部署的电路逻辑配置文件加载至FPGA芯片上，以在所述FPGA芯片上形成用于实现虚拟机逻辑的片上处理器和操作数栈，所述操作数栈的顶部空间为关联寄存器、剩余空间为内存空间。

[0036] FPGA芯片上包含若干可编辑的硬件逻辑单元，这些硬件逻辑单元经由电路逻辑配置文件进行配置后，可以实现为相应的功能模块，以用于实现相应的逻辑功能。具体的，该电路逻辑配置文件可以基于比特流的形式被烧录至FPGA结构。

[0037] 因此，通过向FPGA结构部署相应的电路逻辑配置文件，可使FPGA芯片上形成编译器模块和片上处理器，该片上处理器可用于实现相关技术中的虚拟机逻辑，相当于在FPGA芯片上配置形成的“硬件虚拟机”，譬如该虚拟机逻辑可以包括以太坊虚拟机的执行逻辑或者WASM虚拟机的执行逻辑等，本说明书并不对此进行限制。

[0038] 步骤104，所述FPGA结构将智能合约的代码程序传入所述片上处理器，使所述片上处理器将所述代码程序涉及的操作数存入所述操作数栈时，优先存入所述关联寄存器中。

[0039] 字节码(Byte-code)由一连串的字节组成，每一字节可以标识一个操作。基于开发效率、可读性等多方面考虑，开发者可以不直接书写字节码程序，而是选择一门高级语言编写智能合约的代码程序。高级语言编写的代码程序经过编译器编译，可以生成相应的字节码程序，进而该字节码程序可以部署至区块链。以太坊支持的高级语言很多，如Solidity、Serpent、LLL语言等。上述的编译器可以部署在客户端上，使得该客户端可以通过该编译器将采用高级语言编写的代码程序编译为字节码程序后，通过交易提交至区块链网络；或者，上述的编译器可以部署在区块链节点处，使得区块链节点在收到客户端提交的交易后，通过编译器将采用高级语言编写的代码程序编译为字节码程序。

[0040] 以Solidity语言为例，用其编写的合约与面向对象编程语言中的类(Class)很相似，在一个合约中可以声明多种成员，包括合约状态(或称状态变量)、函数、函数修改器、事件等。合约状态是永久存储在智能合约的账户存储中的值，用于保存合约的状态。

[0041] 如下是以Solidity语言编写的一个简单的智能合约的代码示例：

[0042]

[0043] 对于上述代码示例中的C()函数部分，编译器的编译结果例如为如下所示(/*…*/中…的部分为注释，后面如有汉字则为对应的中文注释)：

[0044] /*compile function C()balance+＝1编译函数C()balance+＝1*/

[0045] tag_2

[0046] /*pushes 1onto stack将1压入栈顶，这个1就是要赋值的1*/

[0047] 0x1

[0048] /*pushes 0onto stack将0压入栈顶，这个0是指balance这个数据将要存储到合约账户数据存储的0号位置。上面这两句执行完后，堆栈里从顶往下，就有了0和1两个数据*/

[0049] 0x0

[0050] /*balance+＝1将balance赋值为balance+1后的值*/

[0051] dup2/*复制栈中从顶往下数的第二项，所以这时堆栈从顶往上就有了1、0、1三个数据*/

[0052] swap1/*交换栈顶的两项数据，这时堆栈从顶往下存储的是0、1、1*/[0053] /*store(0x0,0x1)存储(0x0,0x1)，从栈顶往下数，将第二项数据存储到第一项标识的位置上，同时将这两项弹出堆栈。这里便是将数据1存储到0号位置，前面因为已经将balance与0号位置做了绑定，所以就完成了balance＝1的赋值。这时堆栈里就只剩一层数据：1*/

[0054] sstore

[0055] pop/*丢弃栈顶数据，这时堆栈变成空，等待下一条指令的执行*/

[0056] 可见，上述代码示例中的Solidity代码被编译为相应的字节码程序，该字节码程序所含的每一字节码包括一个字节长度的操作码(Opcode)及跟随在后的零至多个操作数(Operands)，该操作数为相应操作码在执行时所需的参数。

[0057] 因此，FPGA结构获得的代码程序通常为字节码程序，譬如用户在采用高级语言编写得到高级语言程序后，可以在客户端处将该高级语言程序编译为字节码程序，或者用户通过客户端将包含高级语言程序的交易提交至区块链后，由区块链节点将该高级语言程序编译为字节码程序。

[0058] 字节码程序为栈式代码程序，因而处理器在执行字节码程序的过程中需要将涉及到的操作数存入操作数栈，而相关技术中的操作数栈完全设置于内存(memory)中，使得处理器执行该字节码程序的过程相对而言十分繁琐。以加法运算为例，假定需要执行“c＝a+b”；如果在FPGA结构上形成栈式片上处理器，则该栈式片上处理器执行“c＝a+b”的过程可以包含下述步骤：

[0059] POP a(表示将a从操作数栈内弹出)

[0060] POP b(表示将b从操作数栈内弹出)

[0061] ADD(表示执行a+b的运算，并将运算结果赋值给c)

[0062] PUSH c(表示将c压入操作数栈的栈顶)

[0063] 可见，在栈式架构下至少需要执行上述的4个步骤才能够完成“c＝a+b”的运算操作。而本说明书中通过在FPGA芯片上配置形成片上处理器和操作数栈，并且将操作数栈的顶部空间配置为关联寄存器、剩余空间配置于内存空间，使得片上处理器将代码程序涉及的操作数存入该操作数栈时，由于关联寄存器位于相对更加顶部的位置，那么基于操作数栈先入后出的处理原则，使得上述的操作数总是被优先存入关联寄存器中。当然，基于本说明书的上述针对操作数栈的改进，使得片上处理器针对改进后的操作数栈实施操作时，尤其是涉及到针对关联寄存器实施操作时，其操作方式往往区别于相关技术中对于操作数栈(完全配置于内存中)的操作方式，可以通过对电路逻辑配置文件的合理定义，使得FPGA结构上部署的电路逻辑配置文件加载至FPGA芯片后，能够形成用于实现上述操作的片上处理器。例如，在实现上述运算操作“c＝a+b”时，片上处理器仅需实施2个步骤：①执行a+b运算(需要指明存放a、b的寄存器)，②将运算得到的值写入一指定的关联寄存器中。因此，基于本说明书的技术方案，可以简化片上处理器对合约代码的执行操作，提升对合约代码的执行效率，加快FPGA结构对交易的执行速度。

[0064] FPGA芯片上的关联寄存器的数量可以为一个或多个，本说明书并不对此进行限制。当仅存在一个关联寄存器时，可以高效地实现一元操作；当存在两个关联寄存器时，可以高效地实现一元操作或二元操作；当存在三个关联寄存器时，可以高效地实现一元操作、二元操作或三元操作。例如，基于wasm的合约代码涉及的绝大部分均为二元操作，因而可以通过设置两个关联寄存器，以在绝大部分情况下高效地实现一元操作或二元操作。

[0065] 在关联寄存器的数量为多个且多个关联寄存器中的操作数涉及多元运算的情况下，片上处理器在执行上述多元运算后，可以并行实施下述操作：向一指定的关联寄存器写入运算结果，输出位于操作数栈的内存空间中的操作数以填充空闲的关联寄存器。例如，当存在两个关联寄存器分别为寄存器1和寄存器2时，假定寄存器1中存入操作数a、寄存器2中存入操作数b，那么片上处理器可以在第一个时钟周期内读取寄存器1和寄存器2的操作数以计算a+b，在第二个时钟周期内将计算结果存入寄存器1以作为c的取值、将操作数栈的内存空间中位于顶部的操作数d弹出至寄存器2，从而省去了单独将操作数d从内存空间弹出至关联寄存器的步骤，或者避免采用相关技术中的方式对位于内存空间的操作数d直接进行运算，以提升处理效率。

[0066] 在相关技术中，当上述字节码程序运行于区块链节点上的虚拟机时，譬如该区块链节点采用X86架构，那么该区块链节点将字节码程序在虚拟机内运行时，实际上是通过X86指令集来模拟实现字节码程序所含的各个字节码。而在本说明书的技术方案中，FPGA芯片上配置形成上述片上处理器可以为字节码指令集CPU，该字节码指令集CPU在执行字节码程序的过程中，直接采用字节码指令集中的字节码指令执行字节码程序所含的各个字节码，而无需通过其他指令集来模拟执行字节码程序，从而具有相对更高的处理效率。

[0067] 上述的字节码指令集CPU维护有字节码指令集，该字节码指令集中可以包含预定义的任意类型的字节码指令。例如，add指令用于实现加运算，sub指令用于实现减运算，mul指令用于实现乘运算，div指令用于实现除运算，or指令用于实现按位或运算，and指令用于实现按位与运算，xor指令用于实现按位异或运算等，本说明书并不对此进行限制。

[0068] FPGA结构可以从区块链节点处获得处于加密状态的上述交易，并将该交易传入FPGA芯片上的加解密模块。该加解密模块由上述已部署的电路逻辑配置文件在FPGA芯片上形成，其形成过程类似于上述片上处理器。然后，FPGA结构根据加解密模块输出的解密后交易内容，获取字节码程序。

[0069] 如果上述交易用于部署智能合约，那么解密后交易内容的data字段会包含该智能合约的代码程序。如果上述交易用于调用智能合约，那么解密后交易内容的to字段会包含被调用的智能合约的合约地址，而FPGA结构可以基于该合约地址调用相应已部署的代码程序；譬如，当智能合约被部署于区块链节点处时，FPGA结构可以向区块链节点发送上述的合约地址，由区块链节点将对应于该合约地址的代码程序返回至FPGA结构。

[0070] FPGA结构上可以部署有节点私钥，该节点私钥对应的节点公钥处于公开状态。上述交易可由交易发起方基于自身维护(譬如针对每笔交易随机生成)的对称密钥和节点公钥而采用数字信封方式进行加密生成：交易发起方通过对称密钥对明文交易内容进行加密、得到密文交易内容，以及通过节点公钥对上述的对称密钥进行加密、得到密文对称密钥，而上述交易包含该密文交易内容和该密文对称密钥。相应地，FPGA结构可以通过已部署的电路逻辑配置文件在FPGA芯片上形成解密模块，并通过该解密模块对上述交易进行解密。其中，解密模块首先基于节点私钥对密文对称密钥进行解密、得到上述的对称密钥，然后解密模块基于该对称密钥对密文交易内容进行解密、得到上述的明文交易内容，即前述的解密后交易。

[0071] 片上处理器执行上述的机器码程序后，可以生成相应的合约状态、交易收据等内容。交易收据中可以包括交易执行结果等信息，需要反馈至交易发起方。在上述的交易采用数字信封方式进行加密的情况下，FPGA结构可以将片上处理器产生的交易收据传入加密模块中，以基于数字信封采用的对称密钥进行加密，然后将加密后交易收据返回区块链节点，进而提供至交易发起方；其中，加密模块由FPGA芯片通过加载已部署的电路逻辑配置文件而形成。由于数字信封采用的对称密钥仅由交易发起方持有，因而使用该对称密钥生成加密后交易收据，可以确保该加密后交易收据仅该交易发起方能够解密，以确保交易收据的安全和隐私保护。

[0072] 如前所述，代码程序可以部署在区块链节点处，那么FPGA结构可以向区块链节点请求获得该代码程序，以在FPGA芯片上形成的片上处理器中予以执行。区块链节点属于FPGA芯片之外的外部存储空间，而该外部存储空间还可以存在其他形式，比如FPGA结构可以包含与FPGA芯片相连的外接DDR存储器等，同样可以用于部署上述的代码程序，此时可以减少FPGA结构与区块链节点之间的交互次数。除了上述的外部存储空间之外，代码程序还可以部署于FPGA芯片的片上存储空间。

[0073] 对于FPGA结构而言，只有FPGA芯片上被认为属于安全环境(基于FPGA结构形成的TEE)，而FPGA芯片之外的环境被认为不安全，所以代码程序可以采用明文形式部署于上述的片上存储空间，但必须以密文形式部署于上述的外部存储空间。因此，当FPGA结构从诸如外部存储空间获得加密后的代码程序后，可以将该加密后的代码程序传入FPGA芯片上的解密模块，并获得该解密模块输出的解密后的代码程序，以便在片上处理器中予以执行。

[0074] 其中，加密后的代码程序可由FPGA结构所维护的业务根密钥或该业务根密钥的衍生密钥对代码程序进行加密得到。例如，在FPGA结构获得用于部署智能合约的交易后，可以从该交易中获得明文的代码程序。然后，FPGA结构可以通过加密模块对该代码程序进行加密、得到上述加密后的代码程序，所采用的密钥即上述的业务根密钥或该业务根密钥的衍生密钥。

[0075] 前文所述的节点私钥和业务根密钥可由用户部署至FPGA结构。用户可以在本地完成部署，或者通过客户端实现远程部署。在远程部署过程中，客户端可以预先与FPGA结构协商得到业务秘密部署密钥，通过该业务秘密部署密钥对节点私钥或业务根密钥进行加密并发送至FPGA结构，而FPGA结构可以通过业务秘密部署密钥对收到的数据进行解密、以得到节点私钥或业务根密钥。

[0076] 通过将已部署的电路逻辑配置文件加载至FPGA芯片上，可以在FPGA芯片上形成密钥协商模块，而FPGA结构可以基于该密钥协商模块与客户端之间实现上述的密钥协商操作。密钥协商过程可以采用相关技术中的任意算法或标准来实现，本说明书并不对此进行限制。举例而言，密钥协商过程可以包括：用户可以在本地的客户端生成一密钥Ka-1、密钥协商模块可以在本地生成一密钥Kb-1，且客户端可以基于密钥Ka-1计算得到密钥协商信息Ka-2、密钥协商模块可以基于密钥Kb-1计算得到密钥协商信息Kb-2，然后客户端将密钥协商信息Ka-2发送至密钥协商模块、密钥协商模块将密钥协商信息Kb-2发送至客户端，使得客户端可以基于密钥Ka-1与密钥协商信息Kb-2生成一秘密值，而密钥协商模块可以基于密钥Kb-1与密钥协商信息Ka-2生成相同的秘密值，最后由客户端、密钥协商模块分别基于密钥导出函数从该相同的秘密值导出相同的业务秘密部署密钥，该业务秘密部署密钥可以被保存在FPGA芯片或密管芯片。在上述过程中，虽然密钥协商信息Ka-2、密钥协商信息Kb-2是经由区块链节点在客户端与密钥协商模块之间传输，但是由于密钥Ka-1由客户端掌握、密钥Kb-1由密钥协商模块掌握，因而可以确保区块链节点无法获知最终得到的秘密值和业务秘密部署密钥，避免可能造成的安全性风险。

[0077] FPGA结构中可以部署有认证根密钥，该认证根密钥可以被预置于FPGA结构中，或者该认证根密钥可由客户端或其他对象在离线安全环境下部署至FPGA结构中，或者该认证根密钥可由客户端或其他对象远程部署至FPGA结构中。该认证根密钥属于非对称密钥。密钥协商模块可以通过该认证根密钥对所生成的密钥协商信息Kb-2进行签名，而客户端可以通过验证签名而确定收到的信息是否确实来自于FPGA结构且传输过程中未经篡改，而未通过签名验证的信息将不会被客户端信任和采纳。其中，认证根密钥的公钥可以由认证服务器管理且不公开，那么客户端可以通过将收到的信息发送至该认证服务器，由该认证服务器通过维护的公钥进行签名验证；然后，认证服务器可以向客户端提供验证结果，该验证结果由认证服务器进行签名，且该验证结果包含认证服务器的证书或者该认证服务器的公钥可以被公开，使得客户端可以验签以确定验证结果的有效性。或者，认证根密钥的公钥可以被公开，使得客户端可以自行基于该公钥对来自FPGA结构的信息进行签名验证，而无需经由认证服务器，这样可以减少签名验证过程所经历的交互环节，从而提升验证效率、降低更多交互环节所导致的安全性风险。

[0078] 上述的认证根密钥可以被基于前述已部署的电路逻辑配置文件部署至FPGA结构。FPGA结构可以避免将认证根密钥从电路逻辑配置文件中取出，使得FPGA结构在将该电路逻辑配置文件加载至FPGA芯片后，可以获知相应的认证根密钥。或者，FPGA结构可以包含独立于FPGA芯片的密钥管理芯片，且FPGA结构可以将认证根密钥从所属的电路逻辑配置文件中取出后维护于密钥管理芯片中，使得认证根密钥仅存在于密钥管理芯片中，而不会再出现于FPGA结构上部署的电路逻辑配置文件中，以提升认证根密钥的安全性。

[0079] FPGA结构上可以部署有客户端对应的公钥或者预置证书。客户端可以针对前述的密钥协商信息Ka-2进行签名后发送至FPGA结构，使得FPGA结构可以针对收到的密钥协商信息Ka-2进行签名验证，并将签名通过验证作为基于该密钥协商信息Ka-2生成秘密值的条件之一。其中，客户端对应的公钥或证书可由前述的电路逻辑配置文件部署于FPGA结构。

[0080] 除了上述的业务秘密部署密钥之外，FPGA结构还可以与客户端协商其他密钥，以用于其他场景下。例如，FPGA结构可以通过密钥协商模块与客户端协商得到配置文件部署密钥，其过程可以参考上述对于业务秘密部署密钥的协商过程。当然，除了分别单独协商得到配置文件部署密钥和业务秘密部署密钥之外，FPGA结构还可以一次性协商得到多个密钥；比如，当密钥协商模块与客户端协商得到上述的秘密值之后，可以基于KDF一次性导出32位字符串，并将前16位、后16位字符串分别作为不同密钥，譬如分别作为上述的配置文件部署密钥和业务秘密部署密钥。

[0081] FPGA结构上已部署的电路逻辑配置文件进行实现更新。例如，FPGA结构在接收到来自客户端的加密后新版电路逻辑配置文件后，可以将该加密后新版电路逻辑配置文件读入FPGA芯片上的可信更新模块进行解密，该可信更新模块由已部署的电路逻辑配置文件在FPGA芯片上形成；相应地，FPGA结构可以基于解密得到的新版电路逻辑配置文件对已部署的电路逻辑配置文件进行更新。其中，客户端可以采用上述的配置文件部署密钥对新版电路逻辑配置文件进行加密、以得到加密后新版电路逻辑配置文件，而可信更新模块同样可以基于上述的配置文件部署密钥对加密后新版电路逻辑配置文件进行解密、以得到新版电路逻辑配置文件。进一步地，客户端在加密之前，还可以对新版电路逻辑配置文件进行签名，而可信更新模块可以基于FPGA结构上预配置的用户公钥或预置证书，对解密得到的新版电路逻辑配置文件进行验签。那么，在解密失败或验签失败的情况下，可信更新模块均可以终止更新操作。

[0082] 上述的新版电路逻辑配置文件中，“新版”是相对于FPGA结构上已部署的电路逻辑配置文件而言，以表明该已部署的电路逻辑配置文件被配置于FPGA结构的时刻相对靠前，而并非表明相应的电路逻辑配置文件所实现的逻辑或功能上必然实现版本迭代。

[0083] FPGA结构在部署电路逻辑配置文件时，可以将电路逻辑配置文件直接读取并配置于FPGA芯片内。但是，FPGA芯片具有易失性，断电后部署的电路逻辑配置文件就会丢失，使得重新上电后需要客户端重新部署电路逻辑配置文件。因此，为了减少客户端的部署次数，FPGA结构可以进一步包含存储器，该存储器与FPGA芯片相连，使得电路逻辑配置文件被部署于存储器中，且FPGA芯片从存储器中读取电路逻辑配置文件以实现相关功能；其中，存储器具有非易失性，即便断电仍然可以保存电路逻辑配置文件，而重新上电后只需重新从存储器读入FPGA芯片即可，无需客户端重新部署。存储器可以具有多种形式，比如闪存等可重复擦写的非易失性存储器，再比如熔丝存储器等不可重复擦写的存储器等，本说明书并不对此进行限制。因此，当已部署的电路逻辑配置文件位于存储器时，FPGA结构可以基于新版电路逻辑配置文件对该存储器进行更新部署，使得存储器中已部署的电路逻辑配置文件被更新为新版电路逻辑配置文件。

[0084] FPGA结构可以针对更新部署的新版电路逻辑配置文件生成认证结果，该认证结果包含与新版电路逻辑配置文件相关的内容。例如，上述与新版电路逻辑配置文件相关的内容可以为新版电路逻辑配置文件的哈希值或该哈希值的衍生值；而客户端可以基于自身维护的新版电路逻辑配置文件生成哈希值或其衍生值，那么在客户端接收和生成的哈希值(或其衍生值)一致的情况下，客户端可以确定新版电路逻辑文件已成功部署至FPGA结构。当然，FPGA结构可以通过认证根密钥对认证结果进行签名后发送至客户端，以使客户端确定收到的认证结果来自FPGA结构且未经篡改。其中，FPGA结构采用的认证根密钥可以由前述已部署的电路逻辑配置文件提供；或者，当新版电路逻辑配置文件包含新版认证根密钥的情况下，FPGA结构可以基于该新版认证根密钥对认证结果进行签名。

[0085] 除了上述新版电路逻辑文件的哈希值(或其衍生值)之外，认证结果还可与其他信息相关。例如，FPGA结构在部署了新版电路逻辑配置文件后，可以在FPGA芯片上加载该新版电路逻辑配置文件而形成新版密钥协商模块，并基于该新版密钥协商模块与客户端进行密钥协商、得到新版配置文件部署密钥，那么上述的其他信息可以为该新版配置文件部署密钥的哈希值(或其衍生值)。新版密钥协商模块与客户端协商新版配置文件部署密钥的过程中，采用FPGA结构上最近部署的认证根密钥，该认证根密钥可以来自于前述已部署的电路逻辑配置文件或新版电路逻辑配置文件。其中，当FPGA结构上前述已部署的电路逻辑配置文件与新版电路逻辑配置文件并非同一用户生成和部署的情况下，前述已部署的电路逻辑配置文件在烧录至FPGA结构之前可能被其他用户查看或检验，导致该已部署的电路逻辑配置文件所含的认证根密钥被其他用户获知，存在一定的安全性风险。因此，通过新版电路逻辑配置文件部署新版认证根密钥，可以有效提升安全性。举例而言，FPGA结构可以分别生成新版电路逻辑配置文件的哈希值、新版配置文件部署密钥的哈希值，并通过诸如sm3算法或其他算法对这两个哈希值进行计算，得到的计算结果可以被作为上述与新版电路逻辑配置文件相关的内容；相应地，基于认证结果可使客户端确定：新版电路逻辑配置文件在FPGA结构上成功部署，且客户端与FPGA结构之间成功协商得到了新版配置文件部署密钥。

[0086] 图2是一示例性实施例提供的一种区块链节点的结构示意图。基于本说明书的技术方案，可以在区块链节点上添加FPGA结构以实现硬件TEE，譬如该FPGA结构可以为如图2所示的FPGA板卡。FPGA板卡可以通过PCIE接口连接至区块链节点上，以实现FPGA板卡与区块链节点之间的数据交互。FPGA板卡可以包括FPGA芯片、Flash芯片和密管芯片等结构；当然，在一些实施例中除了包含FPGA芯片之外，可能仅包含剩余的Flash芯片和密管芯片等中的部分结构，或者可能包含更多结构，此处仅用于举例。

[0087] 在初始阶段，FPGA芯片上并未烧录用户定义的任何逻辑，相当于FPGA芯片处于空白状态。用户可以通过向FPGA芯片上烧录电路逻辑配置文件，以在FPGA芯片上形成相应的功能或逻辑。在首次烧录电路逻辑配置文件时，FPGA板卡不具有安全防护的能力，因而通常需要外部提供安全环境，比如用户可以在离线环境下实施对电路逻辑配置文件的烧录以实现物理安全隔离，而非在线上实施远程烧录。

[0088] 针对用户所需实现的功能或逻辑，可以通过FPGA硬件语言形成相应的逻辑代码，并进而对该逻辑代码进行镜像化处理，即可得到上述的电路逻辑配置文件。在烧录至FPGA板卡之前，用户可以针对上述的逻辑代码进行检查。尤其是，当同时涉及到多个用户时，多个用户可以分别对上述的逻辑代码进行检查，以确保FPGA板卡最终能够满足所有用户的需求，防止出现安全性风险、逻辑错误、欺诈等异常问题。

[0089] 在确定代码无误后，用户可以在上述的离线环境下，将电路逻辑配置文件烧录至FPGA板卡上。具体的，电路逻辑配置文件被从区块链节点传入FPGA板卡，进而部署至如图2所示的Flash芯片中，使得即便FPGA板卡发生掉电，Flash芯片仍然能够保存上述的电路逻辑配置文件。

[0090] 图3是一示例性实施例提供的一种在FPGA芯片上形成功能模块的示意图。通过将Flash芯片中所部署的电路逻辑配置文件加载至FPGA芯片，可以对FPGA芯片所含的硬件逻辑单元进行配置，从而在FPGA芯片上形成相应的功能模块，譬如所形成的功能模块可以包括如图3所示的明文计算模块、密钥协商模块、解密验签模块、加解密模块等。同时，电路逻辑配置文件还可以用于向FPGA板卡传输需要存储的信息，比如可以将预置证书存储于FPGA芯片上、将认证根密钥存储于密管芯片中(认证根密钥也可以存储于FPGA芯片上)等。

[0091] 基于FPGA芯片上所形成的密钥协商模块，以及部署于FPGA板卡上的认证根密钥，使得FPGA板卡可以与用户实现远程的密钥协商，该密钥协商过程可以采用相关技术中的任意算法或标准来实现，本说明书并不对此进行限制。举例而言，密钥协商过程可以包括：用户可以在本地的客户端生成一密钥Ka-1、密钥协商模块可以在本地生成一密钥Kb-1，且客户端可以基于密钥Ka-1计算得到密钥协商信息Ka-2、密钥协商模块可以基于密钥Kb-1计算得到密钥协商信息Kb-2，然后客户端将密钥协商信息Ka-2发送至密钥协商模块、密钥协商模块将密钥协商信息Kb-2发送至客户端，使得客户端可以基于密钥Ka-1与密钥协商信息Kb-2生成一秘密值，而密钥协商模块可以基于密钥Kb-1与密钥协商信息Ka-2生成相同的秘密值，最后由客户端、密钥协商模块分别基于密钥导出函数从该相同的秘密值导出相同的配置文件部署密钥，该配置文件部署密钥可以存在FPGA芯片或密管芯片。在上述过程中，虽然密钥协商信息Ka-2、密钥协商信息Kb-2是经由区块链节点在客户端与密钥协商模块之间传输，但是由于密钥Ka-1由客户端掌握、密钥Kb-1由密钥协商模块掌握，因而可以确保区块链节点无法获知最终得到的秘密值和配置文件部署密钥，避免可能造成的安全性风险。

[0092] 除了配置文件部署密钥之外，秘密值还用于导出业务秘密部署密钥；例如，秘密值可以导出32位数值，可以将前16位作为配置文件部署密钥、后16位作为业务秘密部署密钥。用户可以通过业务秘密部署密钥向FPGA板卡部署业务密钥，譬如该业务密钥可以包括节点私钥和业务根密钥。例如，用户可以在客户端上采用业务秘密部署密钥对节点私钥或业务根密钥进行签名、加密并发送至FPGA板卡，使得FPGA板卡通过解密验签模块进行解密、验签后，对得到的节点私钥或业务根密钥进行部署。

[0093] 基于部署的节点密钥、业务根密钥和FPGA芯片上的加解密模块、明文计算模块，使得FPGA板卡可以实现为区块链节点上的TEE，以满足隐私需求。例如，当区块链节点收到一笔交易时，如果该交易为明文交易，区块链节点可以直接处理该明文交易，如果该交易为隐私交易，区块链节点将该隐私交易传入FPGA板卡进行处理。

[0094] 明文交易的交易内容为明文形式，并且交易执行后所产生的合约状态等同样采用明文形式进行存储。隐私交易的交易内容为密文形式，由交易发起方对明文交易内容进行加密而得到，且交易执行后产生的合约状态等需要采用密文形式进行存储，从而确保交易隐私保护。例如，交易发起方可以随机或基于其他方式生成一对称密钥，同样上述的业务私钥对应的业务公钥被公开，那么交易发起方可以基于该对称密钥和业务公钥对明文交易内容进行数字信封加密：交易发起方通过对称密钥加密明文交易内容，并通过业务公钥对该对称密钥进行加密，得到的两部分内容均被包含于上述的隐私交易中；换言之，隐私交易中包含两部分内容：采用对称密钥加密的明文交易内容、采用业务公钥加密的对称密钥。

[0095] 因此，FPGA板卡在收到区块链节点传入的隐私交易后，可由加解密模块通过业务私钥对采用业务公钥加密的对称密钥进行解密、得到对称密钥，然后由加解密模块通过对称密钥对采用对称密钥加密的明文交易内容进行解密、得到明文交易内容。隐私交易可以用于部署智能合约，那么明文交易内容的data字段可以包含待部署的智能合约的合约代码；或者，隐私交易可以用于调用智能合约，那么明文交易内容的to字段可以包含被调用的智能合约的合约地址，而FPGA板卡可以基于该合约地址调取相应的合约代码。

[0096] FPGA芯片上形成的明文计算模块用于实现相关技术中的虚拟机逻辑，即明文计算模块相当于FPGA板卡上的“硬件虚拟机”。因此，基于上述明文交易内容确定出合约代码后，可以将该合约代码传入明文计算模块中，以由该明文计算模块执行该合约代码。执行完毕后，合约代码所涉及的合约状态可能发生更新。如果合约状态需要存储至FPGA芯片之外，那么可由加解密模块通过前述的业务根密钥或其衍生密钥对发生更新的合约状态进行加密，并对加密后合约状态进行存储，以确保与隐私交易相关的数据仅在FPGA芯片内处于明文状态、在FPGA芯片之外均处于密文状态，从而保证数据的安全性。

[0097] 明文计算模块可以为本说明书中的片上处理器。针对区块链节点所收到的交易需要部署或调用的智能合约，FPGA板卡可以将该智能合约的代码程序传入片上处理器，以由片上处理器予以执行。

[0098] 本说明书中相当于仍然采用栈式架构，但是通过对相关技术中的操作数栈进行改进，可以显著提升片上处理器的程序执行效率。例如，图4是一示例性实施例提供的一种对操作数栈进行改进的示意图。如图4所示，本说明书中一方面在FPGA芯片的内存(memory)中划分一区域，另一方面配置关联寄存器，譬如关联存储器可以包括FPGA芯片上的寄存器1、寄存器2，而本说明书中的操作数栈同时包括上述内存中的区域和关联存储器。

[0099] 初始时依次向操作数栈内压入了操作数a、b、c、d。假定操作数栈初始时为空，即寄存器1、寄存器2、内存空间均为空，那么片上处理器首先将操作数a存入空闲的寄存器1，然后将操作数b存入空闲的寄存器2，以及依次将操作数c、d压入操作数栈的内存空间，从而由图4所示的状态更新至图5所示的状态。图5是一示例性实施例提供的一种将操作数从栈存入寄存器的示意图。如图5所示，当片上处理器需要执行的操作为“e＝a+b”时，片上处理器将通过2个时钟周期完成下述三个操作：

[0100] 操作①，在第一个时钟周期内，读取寄存器1、寄存器2中存入的操作数a、b，执行ADD操作得到a+b的计算结果；

[0101] 操作②，在第二个时钟周期内，将操作①中的计算结果存入寄存器1、以赋值参数e；

[0102] 操作③，在第二个时钟周期内，将操作数栈的内存空间中位于顶部的操作数d弹出并存入寄存器2。

[0103] 上述的操作①、操作②和操作③可由片上处理器在两个时钟周期内完成，尤其是操作②和操作③由片上处理器在一个时钟周期内完成，且操作完毕后的状态如图6所示。那么，当片上处理器后续执行与操作数d相关的操作时，可以直接使用寄存器2的名称等信息，即可对寄存器2中存储的操作数d进行操作，而省去将操作数d弹出(不论是由内存空间存入寄存器，还是从操作数栈弹出)的步骤，以提升执行相关操作的效率。

[0104] 基于一些原因，用户可能希望对FPGA板卡上部署的电路逻辑配置文件进行版本更新，比如该电路逻辑配置文件所含的认证根密钥可能被风险用户获知、再比如用户希望对FPGA板卡上部署的功能模块进行升级等，本说明书并不对此进行限制。为了便于区分，可以将上述过程中已部署的电路逻辑配置文件称之为旧版电路逻辑配置文件，而将需要部署的电路逻辑配置文件称之为新版电路逻辑配置文件。

[0105] 与旧版电路逻辑配置文件相类似的，用户可以通过编写代码、镜像化等过程生成新版电路逻辑配置文件。进一步的，用户可以通过自身持有的私钥对新版电路逻辑配置文件进行签名，然后通过上文协商出的配置文件部署密钥对签名后的新版电路逻辑配置文件进行加密，得到加密后新版电路逻辑配置文件。在一些情况下，可能同时存在多名用户，那么旧版电路逻辑配置文件需要将这些用户对应的预置证书均部署至FPGA板卡中，且这些用户需要分别采用自身持有的私钥对新版电路逻辑配置文件进行签名。

[0106] 用户可以通过客户端远程将加密后新版电路逻辑配置文件发送至区块链节点，并由区块链节点进一步将其传入FPGA板卡。前述过程中在FPGA芯片上形成的解密验签模块位于PCIE接口与Flash芯片之间的传输通路上，使得加密后新版电路逻辑配置文件必然需要优先经过解密验签模块的成功处理后，才能够被传入Flash芯片以实现可信更新，无法绕过解密验签的过程而直接对Flash芯片进行更新。

[0107] 解密验签模块在收到加密后新版电路逻辑配置文件后，首先通过FPGA板卡上部署的配置文件部署密钥进行解密，如果解密成功则解密验签模块进一步基于FPGA芯片上部署的预置证书，对解密后的新版电路逻辑配置文件进行签名验证。如果解密失败或者签名验证未通过，则说明收到的文件并非来自上述用户或者遭到篡改，解密验签模块将触发终止本次的更新操作；而在解密成功且验签通过的情况下，可以确定得到的新版电路逻辑配置文件来自上述用户且传输过程中未遭到篡改，可以将该新版电路逻辑配置文件进一步传输至Flash芯片，以针对Flash芯片中的旧版电路逻辑配置文件进行更新部署。

[0108] 新版电路逻辑配置文件被加载至FPGA芯片后，同样可以在该FPGA芯片上形成诸如上述的密钥协商模块、解密验签模块，以及向FPGA芯片存入预置证书、向密管芯片存入认证根密钥等信息。其中，所形成的密钥协商模块、解密验签模块等，所实现的功能逻辑可以发生变化和升级，所存入部署的预置证书、认证根密钥等信息也可能区别于更新前的信息。那么，FPGA板卡可以基于更新后的密钥协商模块、认证根密钥等，与用户进行远程协商得到新的配置文件部署密钥，该配置文件部署密钥可以被用于下一次的可新更新过程。类似地，可以据此不断实现针对FPGA板卡的可信更新操作。

[0109] 在完成更新部署后，FPGA板卡可以针对新版电路逻辑配置文件生成认证结果。例如，上述的密钥协商模块可以通过诸如sm3算法或其他算法对新版电路逻辑配置文件的哈希值、基于新版电路逻辑配置文件协商得到的配置文件部署密钥的哈希值进行计算，得到的计算结果可以被作为上述的认证结果，并由密钥协商模块将该认证结果发送至用户。相应地，用户可以在客户端上基于所维护的新版电路逻辑配置文件和据此协商的配置文件部署密钥对认证结果进行验证，如果验证成功则表明新版电路逻辑配置文件在FPGA板卡上成功部署，且用户与FPGA板卡之间据此成功协商得到了一致的配置文件部署密钥，从而确认成功完成了针对电路逻辑配置文件的更新部署。

[0110] 图7是一示例性实施例提供的一种基于FPGA的安全智能合约处理器的高效运算装置的示意结构图。请参考图7，在软件实施方式中，该装置可以包括：

[0111] 加载单元701，使FPGA结构将存储器中已部署的电路逻辑配置文件加载至FPGA芯片上，以在所述FPGA芯片上形成用于实现虚拟机逻辑的片上处理器和操作数栈，所述操作数栈的顶部空间为关联寄存器、剩余空间为内存空间；

[0112] 执行单元702，使所述FPGA结构将智能合约的代码程序传入所述片上处理器，使所述片上处理器将所述代码程序涉及的操作数存入所述操作数栈时，优先存入所述关联寄存器中。

[0113] 可选的，所述关联寄存器的数量为一个或多个。

[0114] 可选的，所述关联寄存器的数量为两个。

[0115] 可选的，在所述关联寄存器的数量为多个且多个关联寄存器中的操作数涉及多元运算的情况下，所述片上处理器在执行所述多元运算后并行实施下述操作：向一指定的关联寄存器写入运算结果，输出位于所述内存空间中的操作数以填充空闲的关联寄存器。

[0116] 可选的，所述代码程序为字节码程序。

[0117] 可选的，所述字节码程序由编译器对高级语言程序进行编译得到。

[0118] 可选的，所述片上处理器采用字节码指令集。

[0119] 可选的，还包括：

[0120] 解密单元703，使所述FPGA结构从所属的区块链节点处获得经过加密的隐私交易，并将所述隐私交易传入所述FPGA芯片上的解密模块以得到明文交易内容；其中，所述解密模块由所述已部署的电路逻辑配置文件在所述FPGA芯片上形成；

[0121] 提取单元704，使在所述隐私交易用于部署智能合约的情况下，所述FPGA结构从所述明文交易内容中提取所述代码程序；

[0122] 获取单元705，使在所述隐私交易用于调用智能合约的情况下，所述FPGA结构从所述明文交易内容中提取合约地址，并基于所述合约地址获取所述代码程序。

[0123] 可选的，所述获取单元705具体用于：

[0124] 使所述FPGA结构向所述区块链节点请求并获得所述合约地址对应的加密后代码程序；

[0125] 使所述FPGA结构将所述加密后代码程序传入所述解密模块，以解密得到所述代码程序。

[0126] 可选的，还包括：

[0127] 明文存储单元706，使所述FPGA结构将所述代码程序运行后更新的合约状态存储于所述FPGA芯片的片上存储空间；或者，

[0128] 密文存储单元707，使所述FPGA结构通过所述FPGA芯片上的加密模块对所述代码程序运行后更新的合约状态进行加密，并将加密后合约状态存储于所述FPGA芯片之外的外部存储空间；其中，所述加密模块由所述已部署的电路逻辑配置文件在所述FPGA芯片上形成。

[0129] 可选的，所述虚拟机逻辑包括：以太坊虚拟机的执行逻辑或者WASM虚拟机的执行逻辑。

[0130] 上述实施例阐明的系统、装置、模块或单元，具体可以由计算机芯片或实体实现，或者由具有某种功能的产品来实现。一种典型的实现设备为计算机，计算机的具体形式可以是个人计算机、膝上型计算机、蜂窝电话、相机电话、智能电话、个人数字助理、媒体播放器、导航设备、电子邮件收发设备、游戏控制台、平板计算机、可穿戴设备或者这些设备中的任意几种设备的组合。

[0131] 在一个典型的配置中，计算机包括一个或多个处理器(CPU)、输入/输出接口、网络接口和内存。

[0132] 内存可能包括计算机可读介质中的非永久性存储器，随机存取存储器(RAM)和/或非易失性内存等形式，如只读存储器(ROM)或闪存(flash RAM)。内存是计算机可读介质的示例。

[0133] 计算机可读介质包括永久性和非永久性、可移动和非可移动媒体可以由任何方法或技术来实现信息存储。信息可以是计算机可读指令、数据结构、程序的模块或其他数据。计算机的存储介质的例子包括，但不限于相变内存(PRAM)、静态随机存取存储器(SRAM)、动态随机存取存储器(DRAM)、其他类型的随机存取存储器(RAM)、只读存储器(ROM)、电可擦除可编程只读存储器(EEPROM)、快闪记忆体或其他内存技术、只读光盘只读存储器(CD-ROM)、数字多功能光盘(DVD)或其他光学存储、磁盒式磁带、磁盘存储、量子存储器、基于石墨烯的存储介质或其他磁性存储设备或任何其他非传输介质，可用于存储可以被计算设备访问的信息。按照本文中的界定，计算机可读介质不包括暂存电脑可读媒体(transitory media)，如调制的数据信号和载波。

[0134] 还需要说明的是，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、商品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、商品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、商品或者设备中还存在另外的相同要素。

[0135] 上述对本说明书特定实施例进行了描述。其它实施例在所附权利要求书的范围内。在一些情况下，在权利要求书中记载的动作或步骤可以按照不同于实施例中的顺序来执行并且仍然可以实现期望的结果。另外，在附图中描绘的过程不一定要求示出的特定顺序或者连续顺序才能实现期望的结果。在某些实施方式中，多任务处理和并行处理也是可以的或者可能是有利的。

[0136] 在本说明书一个或多个实施例使用的术语是仅仅出于描述特定实施例的目的，而非旨在限制本说明书一个或多个实施例。在本说明书一个或多个实施例和所附权利要求书中所使用的单数形式的“一种”、“所述”和“该”也旨在包括多数形式，除非上下文清楚地表示其他含义。还应当理解，本文中使用的术语“和/或”是指并包含一个或多个相关联的列出项目的任何或所有可能组合。

[0137] 应当理解，尽管在本说明书一个或多个实施例可能采用术语第一、第二、第三等来描述各种信息，但这些信息不应限于这些术语。这些术语仅用来将同一类型的信息彼此区分开。例如，在不脱离本说明书一个或多个实施例范围的情况下，第一信息也可以被称为第二信息，类似地，第二信息也可以被称为第一信息。取决于语境，如在此所使用的词语“如果”可以被解释成为“在……时”或“当……时”或“响应于确定”。

[0138] 以上所述仅为本说明书一个或多个实施例的较佳实施例而已，并不用以限制本说明书一个或多个实施例，凡在本说明书一个或多个实施例的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本说明书一个或多个实施例保护的范围之内。