磁性随机存取存储器及基于STT MARM的可重构PUF方法转让专利
申请号 : CN201910938265.9
文献号 : CN110706727B
文献日 : 2021-09-10
发明人 : 胡玉鹏 , 伍麟珺 , 张吉良 , 黄芸 , 黄靖
申请人 : 湖南大学
摘要 :
权利要求 :
1.一种磁性随机存取存储器,其特征在于,包括多行存储单元,每一行包括多个存储单元,每一行的所有存储单元的源选择线相互连接后接地;每一行所有存储单元的字选择线相互连接并接入WL解码器;相邻两行存储单元之间通过交叉结构连接;最后一行存储单元通过最后一个交叉结构接选择器;所述存储单元包括MTJ和CMOS管,所述MTJ与CMOS管的漏极连接;所述CMOS管的源极接源选择线;所述CMOS管控制极接字选择线;以所有存储单元位置及各存储单元对应电流作为输入,初始化时,排列位线上左右可能的MTJ并联配置组合并记录到集合BL,计算BL中各并联配置对应的位线并联电流并记录到集合IBL,计算IBL中任意一对位线并联电流差,并按电流差值从大到小的顺序排列;取差值最大的K组,该K组对应的位线对MTJ并联组合配置作为激励,而将位线对并联电流对比结果作为响应;K为所需要的响应位数。
2.根据权利要求1所述的磁性随机存取存储器,其特征在于,所述解码器与SA连接。
3.根据权利要求1所述的磁性随机存取存储器,其特征在于,所述交叉结构由DEMUXs构成。
4.根据权利要求1所述的磁性随机存取存储器,其特征在于,最后一个交叉结构通过n条位线与所述选择器连接;n为每一行中存储单元的数量。
5.根据权利要求1所述的磁性随机存取存储器,其特征在于,使用1:4 DEMUX实现所述交叉结构。
6.一种基于STT MARM的可重构PUF方法,该可重构PUF包括多行存储单元,每一行包括多个存储单元,每一行的所有存储单元的源选择线相互连接后接地;每一行所有存储单元的字选择线相互连接并接入WL解码器;相邻两行存储单元之间通过交叉结构连接;最后一行存储单元通过最后一个交叉选择接解码器;其特征在于,以所有存储单元位置及各存储单元对应电流作为输入,初始化时,排列位线上左右可能的MTJ并联配置组合并记录到集合BL,计算BL中各并联配置对应的位线并联电流并记录到集合IBL,计算IBL中任意一对位线并联电流差,并按电流差值从大到小的顺序排列;取差值最大的K组,该K组对应的位线对MTJ并联组合配置作为激励,而将位线对并联电流对比结果作为响应;K为所需要的响应位数。
说明书 :
磁性随机存取存储器及基于STT MARM的可重构PUF方法
技术领域
背景技术
制造工厂的成本非常高。2017年,格罗方德公司在成都投资建设12寸的晶圆厂,投资规模累
计超过100亿美元。三星耗资约合75亿美元增加10nm/7nm的生产线。因此,很多公司选择只
进行设计工作,而将制造部分外包给海外的代工厂生产。但是供应链下游的代工厂不是完
全可被信任的。因而, 产生了一系列关于集成电路的硬件安全的问题。其中IP盗版是芯片
安全中常见的一种威胁。攻击者非法占用IP,晶圆厂通过生产多余芯片作为自己产品销售,
以及盗窃版图信息生产仿冒芯片等均属于IP盗版。问题芯片不但会带来经济损失,当它们
被用于医疗或者交通设备上时,甚至会危机生命。
独特的激励响应CRP。从而实现芯片身份认证或秘钥产生,起到防御IP盗版作用。PUF的实现
方案多种多样,按照物理特性大致可分为非电子PUF(光学PUF,纸PUF等),模拟PUF(涂层
PUF,阈值电压PUF以及电阻 PUF)和数字PUF(基于存储的PUF和基于延迟的PUF)。非电子PUF
和模拟 PUF均需要额外转换电路,将非电信号或模拟信号最终转换为方便计算处理的数字
信号。所以这两种PUF应用范围有限。而数字电路PUF因为与CMOS电路兼容性高,所以广泛应
用于密钥产生和身份认证。由于电参数会随着使用环境(温度,电压噪声)和器件老化而变
化,所以产生的响应位输出是不稳定的。传统PUF 利用ECC技术进行误码的检测与纠正的,
以提高PUF的鲁棒性,保持稳定的输出。但该方法计算复杂度高硬件开销大。在普遍追求低
功耗,小体积的要求下,为了突破摩尔定律的限制,许多新型PUF被提出。目前备受关注的新
型PUF包括利用记忆存储功能器件的NVM忆阻PUF,采用碳纳米管材料的碳基PUF,以及利用
量子技术的量子PUF等。
输出的稳定性,新型PUF也提出了一些增强响应位输出可靠性的方案。它们大致可以分为两
类:一类侧重改进主体结构,一类侧重改进读/写机制。
些方法都是利用改进后的结构特点抑制环境因素变化造成的性能波动。这不可避免地对现
有存储器结构进行很大的变动,因此存在电路结构复杂度高的缺点。互补回写方式,将初次
读取结果,通过回写电路,写回原电路。将读取结果固定存储,在后续使用时可以得到稳定
的输出。改进读写机制常用屏蔽不稳定位的方式。或者通过多次读写辨别不稳定位,并在后
续读取时屏蔽不稳定响应位单元,只读取可靠响应单元的值,保证产生更稳定的响应输出。
或者以上方式均需要额外的外围电路,而且灵活性不好。一旦形成CRP是无法进行更改的。
这对于使用权限变更或者初始CRP泄露时,后续使用者非常不利。
发明内容
围内。
后接地;每一行所有存储单元的字选择线相互连接并接入WL编码器;相邻两行存储单元之
间通过交叉结构连接;最后一行存储单元通过最后一个交叉结构接解码器。
上的MTJ重新组合,将阻值大的MTJ归到一条位线上,阻值小的归到另外一条位线上;比较重
组后的位线并联电流,记录其上的存储单元的序列组合,最终将每对相邻位线上存储单元
的序列组合作为激励,对应的并联电流比较结果作为响应位。
电流并记录到集合IBL,计算IBL中任意一对位线并联电流差,并按电流差值从大到小的顺
序排列;取差值最大的K组,该K组对应的位线对MTJ并联组合配置作为激励,而将位线对并
联电流对比结果作为响应;K 为所需要的响应位数。
接地;每一行所有存储单元的字选择线相互连接并接入 WL编码器;相邻两行存储单元之间
通过交叉结构连接;最后一行存储单元通过最后一个交叉结构接解码器;其特征在于,以所
有存储单元位置及各存储单元对应电流作为输入,初始化时,排列位线上左右可能的MTJ并
联配置组合并记录到集合BL,计算BL中各并联配置对应的位线并联电流并记录到集合IBL,
计算IBL中任意一对位线并联电流差,并按电流差值从大到小的顺序排列;取差值最大的K
组,该K组对应的位线对MTJ并联组合配置作为激励,而将位线对并联电流对比结果作为响
应;K为所需要的响应位数。
位线可重构算法和N选1可重构算法,增大对比并联电流的差异,从而获得稳定的响应输出。
在保证可靠性的情况下,将资源开销限制在可接受范围内。
附图说明
具体实施方式
MRAM阵列,字选择线(WL1,WL2,……,WLm ) 与源选择线(SL1,SL2,……,SLm )维持传统连接的
方式。各行之间插入交叉结构。MTJ单元的自由层通过红交叉结构,接至不同的位线。从另一
个角度看,通过交叉结构不同配置,可以形成不同的存储阵列结构。
成图2所示并联结构。则位线上获得的是并联电流。单个单元的读取电流较小,所以容易被
干扰。将多个单元并联,获得的并联电流值与单个单元相比,明显数值更大更稳定。实质上
SA是比较两条位线上的并联电流,由两个电流的大小关系决定响应位的值。各单元物理特
征不可能完全一样,所以对应的MTJ磁阻值(各单元读取电流)必然存在差异。存储单元如果
按原始随机分布,单元间的阻值差异在并联结构中,可能被累加也可能被抵消。位线间并联
电流的差异过小,容易造成因SA分辨率不够而产生误码。
大的并联电流差异。
可重构算法和N选1可重构算法。
的最小分辨σ率决定,如T≥5σ。如果两条位线上的电流差大于阈值T,则比较两个并联电流
的大小,并记录两条位线上存储单元的序列组合。否则将两条位线上的MTJ重新组合。将阻
值大的MTJ归到一条位线上,阻值小的归到另外一条位线上。通过这样的方式扩大两条位线
上的电流差。再比较重组后的位线并联电流记录其上的存储单元的序列组合。最终每对相
邻位线上存储单元的序列组合作为激励,而对应的并联电流比较结果作为响应位。例如,
IBL1>IBL2,则响应位置1,否则置0。
各并联配置对应的位线并联电流并记录到集合IBL。计算IBL中任意一对位线并联电流差,
并按电流差值从大到小的顺序排列。取差值最大的K组,K为所需要的响应位数。该K组对应
的位线对MTJ并联组合配置作为激励,而将位线对并联电流对比结果作为响应。
位线,BLp或BLq以及悬空。用1:4DEMUX即可实现N选1可重构方案中交叉结构,结构与图3类
似。
MRAM PUF方案进行实验分析。
2
度Ms0=1020,极化因子P0=0.69,磁阻尼因子α=0.006,面积阻值乘积因子RA=5Ω/m。所
有单元在初始化以后,以0.7V的写入电压写入逻辑“1”。对于被选中产生PUF响应的单元,字
线接电源电压,MTJ单元通过多路选择开关接至选通位线位线,而选通位线接读取电压(仿
真过程中设置为0.2V),源线接地。读/写电压波动σ/μ=10%。
响应值。
PUF1,PUF3,PUF5,PUF7采用相邻位线可重构算法(用 N表示),PUF2,PUF4,PUF6,PUF8采用N
选1可重构算法(用O表示)。温度设置变化范围(‑20°~90°),每隔10°进行一次数据测试。以
25°产生的响应位为标准值。则式(11)中,K=64,T=12测试可靠性结果如图4 所示。
0.39%,0%,0%。从图中可以看出随着并联单元数目增多,所形成的PUF稳定性越高。而N选
1可重构算法对于PUF稳定性的增强作用要比相邻位线可重构算法更好。对于并联单元数目
少的时候,效果更加显著。从测试数据可以看出在常温附近8个PUF均无误码情况发生。但是
在极端温度条件下,4 单元结构64位响应输出中,最坏有3个比特位发生误码。8单元结构最
多有2 个比特位发生误码。且每次发生误码的比特位位置并不完全一致。并联单元数目大
于16时,两种算法在所有测试温度段都无误码情况发生。
σ 1.90% 0.78% 1.16% O.68% 0.00% 0.00% 0.00% 0.00%
线结构,相邻位线可重构算法。PUF10也是4单元并联位线结构,但采用N选1可重构算法。
PUF11采用最基本的1T1M结构,参考电阻采用阵列中AP态下最大最小磁阻的平均值作为标
准值。PUF12中活性矩阵采用基本1T1M结构,并采用64个MTJ单元串并联构作为参考矩阵。四
组 PUF分别产生128位响应位,温度设置变化范围从(‑20°~90°),每隔10°进行一次采样。
以20°产生的响应位为标准值。
PUF4产生的最大误码数为10位和7位。
出情况,实验结果如图6所示,所测得片外汉明距离均值 50.64%;非常接近理想的50%。
100组结果中,近一半的数据落48.43%~51.56%之间。
PUF结构和相邻位线可重构算法,测量100组64位响应输出中1的占比情况,实验结果如图7
所示,所测得1占比均值约为50.0015%;非常接近理想的50%。100组结果中,有一半的数据
落在48.43~53.13之间。
位线BL,形成不同的并联组合。通过比较两条位线上的并联电流产生1位响应位。
定性。