本发明提供了一种低功耗抗电磁干扰基准电流源，能够在复杂电磁干扰环境下精准输出基准电流。本发明包括基准电流产生电路、前端电磁干扰消除电路和后端电磁干扰消除电路。基准电流产生电路用于产生不受温度变化影响的基准电流。前端电磁干扰消除电路主要用于消除通过辐射耦合途径进入电路中的电磁干扰。后端电磁干扰消除电路主要用于消除传导耦合途径进入电路中的电磁干扰，并一定程度的减小辐射电磁干扰对输出端基准电流的影响。本发明电路结构简单，工作电压低，抗电磁干扰性能好，输出基准电流精准稳定。
1.一种低功耗抗电磁干扰基准电流源，其特征在于，其包括基准电流产生电路、前端电磁干扰消除电路和后端电磁干扰消除电路；
基准电流产生电路用于产生不受温度变化影响的基准电流；
前端电磁干扰消除电路主要用于消除通过辐射耦合途径进入电路中的电磁干扰；
后端电磁干扰消除电路主要用于消除传导耦合途径进入电路中的电磁干扰，并一定程度的减小辐射电磁干扰对输出端基准电流的影响；
基准电流产生电路包括MOS管M4至M15，电容C2，电阻R1；
MOS管M4的源极连接电源VDD，MOS管M4的栅极连接MOS管M5的栅极，MOS管M4的漏极连接MOS管M6的漏极；MOS管M5的源极连接电源VDD，MOS管M5的栅极连接电容C2的上端，MOS管M5的漏极连接电阻R1的上端；电容C2的上端连接MOS管M4的栅极，电容C2的下端连接MOS管M6的漏极；MOS管M6的漏极连接MOS管M3的漏极，MOS管M6的栅极连接MOS管M6的漏极，MOS管M6源极接地；电阻R1的上端连接MOS管M5的漏极，电阻R1的下端接地；MOS管M7的源极连接电源VDD，MOS管M7的栅极连接MOS管M5的栅极，MOS管M7的漏极连接MOS管M8的漏极；MOS管M8的漏极连接MOS管M8的栅极，MOS管M8的栅极连接MOS管M9的栅极，MOS管M8的源极接地；MOS管M9的漏极连接MOS管M10的漏极，MOS管M9的栅极连接MOS管M8的漏极，MOS管M9的源极接地；MOS管M10的源极连接电源VDD，MOS管M10的栅极连接MOS管M11的栅极，MOS管M10的漏极连接MOS管M10的栅极；MOS管M11的源极连接电源VDD，MOS管M11的栅极连接MOS管M10的栅极，MOS管M11的漏极连接MOS管M12的源极；MOS管M12的源极连接MOS管M13的源极，MOS管M12的栅极连接MOS管M5的漏极，MOS管M12的漏极连接MOS管M5的栅极；MOS管M13的源极连接MOS管M11的漏极，MOS管M13的栅极连接MOS管M4的漏极，MOS管M13的漏极连接MOS管M15的漏极；MOS管M14的漏极连接MOS管M12的漏极，MOS管M14的栅极连接MOS管M15的栅极，MOS管M14的源极接地；MOS管M15的漏极连接MOS管M14的栅极，MOS管M15的栅极连接MOS管M15的漏极，MOS管M15的源极接地；
前端电磁干扰消除电路包括MOS管M1至M3，电容C1；
MOS管M1的源极连接电源VDD，MOS管M1的栅极连接MOS管M2的漏极，MOS管M1的漏极连接MOS管M2的栅极；MOS管M2的漏极连接MOS管M1的栅极，MOS管M2的栅极连接MOS管M3的栅极，MOS管M2的源极接地；MOS管M3的源极连接电源VDD，MOS管M3的栅极连接MOS管M1的漏极，MOS管M3的漏极连接电容C1的上端；电容C1的上端连接MOS管M4的漏极，电容C1的下端接地；
后端电磁干扰消除电路包括MOS管M16至M18，电容C3，电容C4，基准电流输出端口IREF；
MOS管M16的源极连接电源VDD，MOS管M16的栅极连接MOS管M7的栅极，MOS管M16的漏极连接MOS管M17的源极；电容C3的上端连接MOS管M5的栅极，电容C3的下端连接MOS管M17的源极；MOS管M17的源极连接M16的栅极，MOS管M17 的栅极连接MOS管M17的漏极，MOS管M17的漏极接地；电容C4的上端连接电源VDD，电容C4的下端连接MOS管M16的漏极；MOS管M18的源极连接电源VDD，MOS管M18的栅极连接MOS管M16的栅极，MOS管M18的漏极连接基准电流输出端口IREF。
一种低功耗抗电磁干扰基准电流源
技术领域
[0001] 本发明涉及基准电流源电路系统的设计，尤其涉及的是，一种低功耗抗电磁干扰基准电流源的设计。
背景技术
[0002] 基准电流源广泛应用于各种电路，主要为电路系统提供稳定精准的基准电流，以使电路系统能够正常工作。随着集成电路技术的发展，对基准电流源的功耗要求越来越高，多数系统需要基准电流源能够在低电压低功耗的情况下，稳定精准的输出基准电流。目前，电路运行环境中的电磁干扰越来越多、越来越复杂，对电路系统的正常工作造成很大的影响，特别是对精准性要求极高的基准电流源电路。因此，有必要在基准电流源电路设计中考虑电磁干扰的消除策略。针对以上问题，本发明提出了一种低功耗抗电磁干扰基准电流源。
发明内容
[0003] 本发明所要解决的技术问题是提供一种低功耗抗电磁干扰基准电流源。
[0004] 本发明的技术方案如下：
[0005] 一种低功耗抗电磁干扰基准电流源包括基准电流产生电路、前端电磁干扰消除电路和后端电磁干扰消除电路。基准电流产生电路用于产生不受温度变化影响的基准电流。并且，通过电路结构及参数设计，基准电流产生电路可消除传导入电路中的共模电磁干扰。
前端电磁干扰消除电路主要用于消除通过辐射耦合途径进入电路中的电磁干扰。后端电磁干扰消除电路主要用于消除传导耦合途径进入电路中的电磁干扰，并一定程度的减小辐射电磁干扰对输出端基准电流的影响。
[0006] 一种低功耗抗电磁干扰基准电流源中，基准电流产生电路包括MOS管M4至M15，电容C2，电阻R1。其中，通过电路结构及电路参数设置，使MOS管M6符合MOS管零温度系数点工作条件，即MOS管M6工作于零温度系数点，MOS管M6的栅源极电压和漏极电流不受温度变化的影响。MOS管M10至M15连接构成的电路结构可消除传导入基准电流产生电路的共模电磁干扰，并使MOS管M6的栅源极电压作用于电阻R1，以产生可输出的基准电流。MOS管M6、M5、M14、M13、M12构成负反馈回路，以提高输出基准电流的电源抑制比。
[0007] 基准电流源产生电路中，MOS管M4的源极连接电源VDD，MOS管M4的栅极连接MOS管M5的栅极，MOS管M4的漏极连接MOS管M6的漏极。MOS管M5的源极连接电源VDD，MOS管M5的栅极连接电容C2的上端，MOS管M5的漏极连接电阻R1的上端。电容C2的上端连接MOS管M4的栅极，电容C2的下端连接MOS管M6的漏极。MOS管M6的漏极连接MOS管M3的漏极，MOS管M6的栅极连接MOS管M6的漏极，MOS管M6源极接地。电阻R1的上端连接MOS管M5的漏极，电阻R1的下端接地。MOS管M7的源极连接电源VDD，MOS管M7的栅极连接MOS管M5的栅极，MOS管M7的漏极连接MOS管M8的漏极。MOS管M8的漏极连接MOS管M8的栅极，MOS管M8的栅极连接MOS管M9的栅极，MOS管M8的源极接地。MOS管M9的漏极连接MOS管M10的漏极，MOS管M9的栅极连接MOS管M8的漏极，MOS管M9的源极接地。MOS管M10的源极连接电源VDD，MOS管M10的栅极连接MOS管M11的栅极，MOS管M10的漏极连接MOS管M10的栅极。MOS管M11的源极连接电源VDD，MOS管M11的栅极连接MOS管M10的栅极，MOS管M11的漏极连接MOS管M12的源极。MOS管M12的源极连接MOS管M13的源极，MOS管M12的栅极连接MOS管M5的漏极，MOS管M12的漏极连接MOS管M5的栅极。MOS管M13的源极连接MOS管M11的漏极，MOS管M13的栅极连接MOS管M4的漏极，MOS管M13的漏极连接MOS管M15的漏极。MOS管M14的漏极连接MOS管M12的漏极，MOS管M14的栅极连接MOS管M15的栅极，MOS管M14的源极接地。MOS管M15的漏极连接MOS管M14的栅极，MOS管M15的栅极连接MOS管M15的漏极，MOS管M15的源极接地。
[0008] 一种低功耗抗电磁干扰基准电流源中，前端电磁干扰消除电路主要用于消除通过辐射耦合途径进入电路中的电磁干扰。前端电磁干扰消除电路包括MOS管M1至M3，电容C1。其中MOS管M1的源极连接电源VDD，MOS管M1的栅极连接MOS管M2的漏极，MOS管M1的漏极连接MOS管M2的栅极。MOS管M2的漏极连接MOS管M1的栅极，MOS管M2的栅极连接MOS管M3的栅极，MOS管M2的源极接地。MOS管M3的源极连接电源VDD，MOS管M3的栅极连接MOS管M1的漏极，MOS管M3的漏极连接电容C1的上端。电容C1的上端连接MOS管M4的漏极，电容C1的下端接地。
[0009] 一种低功耗抗电磁干扰基准电流源中，后端电磁干扰消除电路主要用于消除传导耦合途径进入电路中的电磁干扰，并一定程度的减小辐射电磁干扰对输出端基准电流的影响。后端电磁干扰消除电路包括MOS管M16至M18，电容C3，电容C4，基准电流输出端口IREF。其中，MOS管M16的源极连接电源VDD，MOS管M16的栅极连接MOS管M7的栅极，MOS管M16的漏极连接MOS管M17的源极。电容C3的上端连接MOS管M5的栅极，电容C3的下端连接MOS管M17的源极。MOS管M17的源极连接M16的栅极，MOS管M17的栅极连接MOS管M17的漏极，MOS管M17的漏极接地。电容C4的上端连接电源VDD，电容C4的下端连接MOS管M16的漏极。MOS管M18的源极连接电源VDD，MOS管M18的栅极连接MOS管M16的栅极，MOS管M18的漏极连接基准电流输出端口IREF。
[0010] 本发明提供了一种低功耗抗电磁干扰基准电流源，能够在复杂电磁干扰环境下精准输出基准电流。本发明的基准电流产生电路基于工作于零温度系数点的MOS管产生基准电流，电路结构简单，工作电压低，且能够消除传导入基准电流产生电路的共模电磁干扰。本发明包括前端电磁干扰消除电路和后端电磁干扰消除电路，可分别消除通过辐射耦合途径及传导耦合途径进入电路的电磁干扰，以保证基准电流源电路输出的基准电流不受电磁干扰的影响。
附图说明
[0011] 图1为本发明的电路结构图；
具体实施方式
[0012] 为了便于理解本发明，下面结合附图和具体实施例，对本发明进行更详细的说明。本说明书及其附图中给出了本发明的较佳的实施例，但是，本发明可以以许多不同的形式来实现，并不限于本说明书所描述的实施例。相反地，提供这些实施例的目的是使对本发明的公开内容的理解更加透彻全面。
[0013] 需要说明的是，当某一元件固定于另一个元件，包括将该元件直接固定于该另一个元件，或者将该元件通过至少一个居中的其它元件固定于该另一个元件。当一个元件连接另一个元件，包括将该元件直接连接到该另一个元件，或者将该元件通过至少一个居中的其它元件连接到该另一个元件。
[0014] 如图1所示，本发明包括MOS管M1至M18，电容C1至C4，电阻R1，基准电流输出端口IREF。其中，MOS管M4至M15，电容C2，电阻R1连接构成基准电流产生电路。MOS管M1至M3，电容C1连接构成前端电磁干扰消除电路。MOS管M16至M18，电容C3，电容C4，基准电流输出端口IREF连接构成后端电磁干扰消除电路。基准电流产生电路用于产生不受温度变化影响的基准电流。并且，通过电路结构及参数设计，基准电流产生电路可消除传导入电路中的共模电磁干扰。前端电磁干扰消除电路主要用于消除通过辐射耦合途径进入电路中的电磁干扰。后端电磁干扰消除电路主要用于消除传导耦合途径进入电路中的电磁干扰，并一定程度的减小辐射电磁干扰对输出端基准电流的影响。
[0015] 如图1所示，基准电流产生电路包括MOS管M4至M15，电容C2，电阻R1。其中，通过电路结构及电路参数设置，使MOS管M6符合MOS管零温度系数点工作条件，即MOS管M6工作于零温度系数点，MOS管M6的栅源极电压和漏极电流不受温度变化的影响。MOS管M10至M15连接构成的电路结构可消除传导入基准电流产生电路的共模电磁干扰，并使MOS管M6的栅源极电压作用于电阻R1，以产生可输出的基准电流。MOS管M6、M5、M14、M13、M12构成负反馈回路，以提高输出基准电流的电源抑制比。
[0016] 如图1所示，MOS管M4的源极连接电源VDD，MOS管M4的栅极连接MOS管M5的栅极，MOS管M4的漏极连接MOS管M6的漏极。MOS管M5的源极连接电源VDD，MOS管M5的栅极连接电容C2的上端，MOS管M5的漏极连接电阻R1的上端。电容C2的上端连接MOS管M4的栅极，电容C2的下端连接MOS管M6的漏极。MOS管M6的漏极连接MOS管M3的漏极，MOS管M6的栅极连接MOS管M6的漏极，MOS管M6源极接地。电阻R1的上端连接MOS管M5的漏极，电阻R1的下端接地。MOS管M7的源极连接电源VDD，MOS管M7的栅极连接MOS管M5的栅极，MOS管M7的漏极连接MOS管M8的漏极。MOS管M8的漏极连接MOS管M8的栅极，MOS管M8的栅极连接MOS管M9的栅极，MOS管M8的源极接地。MOS管M9的漏极连接MOS管M10的漏极，MOS管M9的栅极连接MOS管M8的漏极，MOS管M9的源极接地。MOS管M10的源极连接电源VDD，MOS管M10的栅极连接MOS管M11的栅极，MOS管M10的漏极连接MOS管M10的栅极。MOS管M11的源极连接电源VDD，MOS管M11的栅极连接MOS管M10的栅极，MOS管M11的漏极连接MOS管M12的源极。MOS管M12的源极连接MOS管M13的源极，MOS管M12的栅极连接MOS管M5的漏极，MOS管M12的漏极连接MOS管M5的栅极。MOS管M13的源极连接MOS管M11的漏极，MOS管M13的栅极连接MOS管M4的漏极，MOS管M13的漏极连接MOS管M15的漏极。MOS管M14的漏极连接MOS管M12的漏极，MOS管M14的栅极连接MOS管M15的栅极，MOS管M14的源极接地。MOS管M15的漏极连接MOS管M14的栅极，MOS管M15的栅极连接MOS管M15的漏极，MOS管M15的源极接地。
[0017] 如图1所示，前端电磁干扰消除电路主要用于消除通过辐射耦合途径进入电路中的电磁干扰。前端电磁干扰消除电路包括MOS管M1至M3，电容C1。其中MOS管M1的源极连接电源VDD，MOS管M1的栅极连接MOS管M2的漏极，MOS管M1的漏极连接MOS管M2的栅极。MOS管M2的漏极连接MOS管M1的栅极，MOS管M2的栅极连接MOS管M3的栅极，MOS管M2的源极接地。MOS管M3的源极连接电源VDD，MOS管M3的栅极连接MOS管M1的漏极，MOS管M3的漏极连接电容C1的上端。电容C1的上端连接MOS管M4的漏极，电容C1的下端接地。
[0018] 如图1所示，后端电磁干扰消除电路主要用于消除传导耦合途径进入电路中的电磁干扰，并一定程度的减小辐射电磁干扰对输出端基准电流的影响。后端电磁干扰消除电路包括MOS管M16至M18，电容C3，电容C4，基准电流输出端口IREF。其中，MOS管M16的源极连接电源VDD，MOS管M16的栅极连接MOS管M7的栅极，MOS管M16的漏极连接MOS管M17的源极。电容C3的上端连接MOS管M5的栅极，电容C3的下端连接MOS管M17的源极。MOS管M17的源极连接M16的栅极，MOS管M17的栅极连接MOS管M17的漏极，MOS管M17的漏极接地。电容C4的上端连接电源VDD，电容C4的下端连接MOS管M16的漏极。MOS管M18的源极连接电源VDD，MOS管M18的栅极连接MOS管M16的栅极，MOS管M18的漏极连接基准电流输出端口IREF。
[0019] 一种低功耗抗电磁干扰基准电流源中，MOS管的尺寸单位为微米，M1的宽长比为2:2，M2的宽长比为5:5，M3的宽长比为2.5:0.25，M4的宽长比为4:4，M5的宽长比为4:4，M6的宽长比为8:5，M7的宽长比为4:4，M8的宽长比为4:2，M9的宽长比为4:2，M10的宽长比为8:2，M11的宽长比为8:2，M12的宽长比为20:2，M13的宽长比为20:2，M14的宽长比为4:2，M15的宽长比为4:2，M16的宽长比为12:4，M17的宽长比为20:5，M18的宽长比为4:4。电阻R1的阻值为
140kΩ。电容C1的电容值为9μF，电容C2的电容值为500pF，电容C3的电容值为42μF，电容C4的电容值为1.6μF。电路工作电压VDD的电压值为1.3V。电路输出的基准电流Iref的电流值为
6μA。电路功耗为38μW。芯片占用面积为0.011mm2。在10MHz电磁干扰环境下，基准电流误差为0.21％。在1MHz电磁干扰环境下，基准电流误差为0.37％。在-40℃至125℃温度变化范围内，电路输出的基准电流的温度系数为106ppm/K。
[0020] 需要说明的是，上述各技术特征继续相互组合，形成未在上面列举的各种实施例，均视为本发明说明书记载的范围；并且，对本领域普通技术人员来说，可以根据上述说明加以改进或变换，而所有这些改进和变换都应属于本发明其所附权利要求的保护范围。
