一种百兆以太网自适应阈值电路

摘要

本发明公开一种百兆以太网自适应阈值电路，属于通信技术领域。所述百兆以太网自适应阈值电路包括峰值‑谷值检测电路和阈值产生电路，具体的，所述峰值‑谷值检测电路包括峰值检测电路和谷值检测电路，分别测量输入信号MLT‑3波形的峰值和谷值，并输出信号至所述阈值产生电路；所述阈值产生电路包括单位增益负反馈结构和电阻分压电路，将所述峰值‑谷值检测电路的输出信号通过电阻分压，得到数据切片所需的切片阈值Vthp、Vthn和共模电压Vcm。

权利要求

1.一种百兆以太网自适应阈值电路，用于百兆以太网PHY芯片中，其特征在于，包括峰值‑谷值检测电路和阈值产生电路；

所述峰值‑谷值检测电路包括峰值检测电路和谷值检测电路，分别测量输入信号的峰值和谷值，并输出信号至所述阈值产生电路；

所述阈值产生电路包括单位增益负反馈结构和电阻分压电路，将所述峰值‑谷值检测电路的输出信号通过电阻分压，得到数据切片所需的切片阈值Vthp、Vthn和共模电压Vcm，所述切片阈值Vthp、Vthn自动适应输入信号的幅值；

所述峰值检测电路包括比较器CMP1、NMOS管MN1和MN2、PMOS管MP1和MP2、负载电容Cp；

其中，

所述PMOS管MP1的衬底、所述PMOS管MP2的源极和衬底通过金属铝与电源电压VDD相连；

所述PMOS管MP2的栅极通过金属铝与偏置电压VB1相连，所述PMOS管MP1的栅极通过金属铝与所述比较器CMP1输出端相连，所述PMOS管MP2的漏极通过金属铝与所述PMOS管MP1的源极相连；

所述NMOS管MN1的衬底、所述NMOS管MN2的源极和衬底通过金属铝与地GND相连；所述NMOS管MN1的栅极通过金属铝与偏置电压VB2相连，所述NMOS管MN2的栅极通过金属铝与偏置电压VB3相连；所述NMOS管MN1的源极通过金属铝与所述NMOS管MN2的漏极相连；

所述PMOS管MP1的漏极、所述NMOS管MN1的漏极、所述比较器CMP1的正相端和所述负载电容Cp上极板通过金属铝相接，并连接至输出信号Vp‑mid；

所述比较器CMP1反相端通过金属铝接输入信号VIN，所述负载电容Cp下极板接地；

所述谷值检测电路包括比较器CMP2、NMOS管MN3和MN4、PMOS管MP3和MP4、负载电容Cv；

其中，

所述NMOS管MN3的衬底、所述NMOS管MN4的源极和衬底通过金属铝与地GND相连；所述NMOS管MN4的栅极通过金属铝与偏置电压VB3相连，所述NMOS管MN3的栅极通过金属铝与所述比较器CMP2的输出端相连；所述NMOS管MN4的漏极和所述NMOS管MN3的源极通过金属铝相连；

所述PMOS管MP3的衬底、所述PMOS管MP4的源极和衬底通过金属铝连接至电源电压VDD；

所述PMOS管MP4的栅极通过金属铝连接至偏置电压VB1；所述PMOS管MP3的栅极通过金属铝连接至偏置电压VB4；所述PMOS管MP3的源极与所述PMOS管MP4的漏极通过金属铝相连；

所述NMOS管MN3的漏极、所述PMOS管MP3的漏极、所述比较器CMP2的正相端和所述负载电容Cv上极板通过金属铝互连，并连接至输出信号Vv‑mid；

所述比较器CMP2反相端通过金属铝接输入信号VIN，所述负载电容Cv下极板接地；

所述单位增益负反馈结构包括运算放大器AMP1和AMP2、NMOS管MN5、PMOS管MP5；其中，所述PMOS管MP5源极和漏极通过金属铝与电源电压VDD相连，栅极通过金属铝与所述运算放大器AMP1的输出端相连；所述运算放大器AMP1的反相端通过金属铝与输出信号Vp‑mid相连，正相端、所述PMOS管MP5的漏极、所述电阻分压电路一端和滤波电阻Rf通过金属铝互连；

所述NMOS管MN5的源极和漏极通过金属铝与地GND相连，栅极通过金属铝与所述运算放大器AMP2的输出端相连；所述运算放大器AMP2反相端通过金属铝与输出信号Vv‑mid相连，正相端、所述NMOS管MN5的漏极、所述电阻分压电路另一端和滤波电阻Rf通过金属铝互连；

所述电阻分压电路包括阻值均相等的电阻R1 R4；所述电阻R1、所述电阻R2、所述电阻~

R3和所述电阻R4依次串联起分压作用；通过分压分别得到切片阈值Vthp、Vthn和共模电压Vcm，且切片阈值自动适应输入信号的幅值。

2.如权利要求1所述的百兆以太网自适应阈值电路，其特征在于，所述NMOS管MN1和MN2、所述PMOS管MP1和MP2、所述负载电容Cp构成充放电电路，其上拉电流为下拉电流的5~

10倍。

3.如权利要求1所述的百兆以太网自适应阈值电路，其特征在于，所述NMOS管MN3和MN4、所述PMOS管MP3和MP4、所述负载电容Cv构成充放电电路，其上拉电流为下拉电流的5~

10倍。

说明书

一种百兆以太网自适应阈值电路

技术领域

[0001] 本发明涉及通信技术领域，特别涉及一种百兆以太网自适应阈值电路。

背景技术

[0002] 通信领域中，最初的以太网传输速率只有10Mbps，采用基于CSMA/CD(Carrier Sense Multiple Access with Collision Detection，带有冲突检测的载波监听多路访
问)协议的宽带传输方式，称为标准以太网。随着网络不断发展，传统的标准以太网已经难
以满足日益增长的网络速率需求。1995年3月，IEEE正式发布快速以太网(100BASE‑TX)标
准：IEEE802.3u，开启了100M以太网时代。

[0003] 基于100BASE‑TX的100M以太网传输媒介为两对5类非屏蔽双绞线(Unshielded Twisted Pair，UTP)：一对连向集线器，另一对从集线器引出，支持全双工模式。数字域采用
的编码方式为：由MAC层与PHY层的4b数据接口起始，首先经过4b/5b编码，将并行25M 4b数
据转换为并行25M 5b数据，保证线路中所传输的二进制码流中有足够多的跳变；5b数据经
过并串转换模块转为串行125M NRZ(非归零码)编码数据，再经过NRZ转NRZI(非归零反转
码)编码，NRZ和NRZI都是单极性码，只有正电平和零电平，无负电平，包含很多直流成分，依
然不适合作为电接口信号传输；最终经过NRZI转MLT‑3(多电平传输码)编码，得到的MLT‑3
数据经由驱动器电路转换为模拟信号发送至双绞线；其编码过程如图1所示。

[0004] MLT‑3编码是三态编码，包含逻辑“+1”、“0”、“‑1”，其编码特点是逢“1”跳变，逢“0”保持不变。百兆以太网物理层驱动器输出一对差分MLT3波形，IEEE 802.3u协议对MLT3波形
进行了明确的规范：差分输出幅值范围为0.95～1.05V，差分输出电流为38～42mA，上升下
降沿时间为3～5ns，对于接收电路而言，要将从双绞线上接收到的MLT‑3波形进行数据划
分，即准确分辨传输信号是“+1”、“0”还是“‑1”，这个过程称为数据切片，那么切片阈值就显
得尤为重要，切片阈值的准确与否直接影响接收数据的误码率。

[0005] 目前市场上的百兆以太网产品多采用图2所示的接收电路解决方案，采用模数转换器(ADC)对输入的差分MLT‑3波形进行采样和量化，ADC的时钟由时钟恢复电路提供，ADC
输出的多比特数据即为MLT‑3波形幅值的量化信息，ADC的输出数据交由数字电路进行处
理，数据切片过程在数字域完成。该方案可以准确完成数据切片，但是ADC电路规模较大，一
般需要7比特及以上的分辨率，电路结构复杂，功耗较大，需要提供专用的时钟电路。

发明内容

[0006] 本发明的目的在于提供一种百兆以太网自适应阈值电路，以解决现有的现有ADC接收解决方案结构复杂、功耗大的问题。

[0007] 为解决上述技术问题，本发明提供一种百兆以太网自适应阈值电路，用于百兆以太网PHY芯片，包括峰值‑谷值检测电路和阈值产生电路；

[0008] 所述峰值‑谷值检测电路包括峰值检测电路和谷值检测电路，分别测量输入信号的峰值和谷值，并输出信号至所述阈值产生电路；

[0009] 所述阈值产生电路包括单位增益负反馈结构和电阻分压电路，将所述峰值‑谷值检测电路的输出信号通过电阻分压，得到数据切片所需的切片阈值Vthp、Vthn和共模电压
Vcm，所述切片阈值Vthp、Vthn自动适应输入信号的幅值。

[0010] 所述峰值检测电路包括比较器CMP1、NMOS管MN1和MN2、PMOS管MP1和MP2、负载电容Cp；其中，

[0011] 所述PMOS管MP1的衬底、所述PMOS管MP2的源极和衬底通过金属铝与电源电压VDD相连；所述PMOS管MP2的栅极通过金属铝与偏置电压VB1相连，所述PMOS管MP1的栅极通过金
属铝与所述比较器CMP1输出端相连，所述PMOS管MP2的漏极通过金属铝与所述PMOS管MP1的
源极相连；

[0012] 所述NMOS管MN1的衬底、所述NMOS管MN2的源极和衬底通过金属铝与地GND相连；所述NMOS管MN1的栅极通过金属铝与偏置电压VB2相连，所述NMOS管MN2的栅极通过金属铝与
偏置电压VB3相连；所述NMOS管MN1的源极通过金属铝与所述NMOS管MN2的漏极相连；

[0013] 所述PMOS管MP1的漏极、所述NMOS管MN1的漏极、所述比较器CMP1的正相端和所述负载电容Cp上极板通过金属铝相接，并连接至输出信号Vp‑mid；

[0014] 所述比较器CMP1反相端通过金属铝接输入信号VIN，所述负载电容Cp下极板接地。

[0015] 所述NMOS管MN1和MN2、所述PMOS管MP1和MP2、所述负载电容Cp构成充放电电路，其上拉电流为下拉电流的5～10倍。

[0016] 所述谷值检测电路包括比较器CMP2、NMOS管MN3和MN4、PMOS管MP3和MP4、负载电容Cv；其中，

[0017] 所述NMOS管MN3的衬底、所述NMOS管MN4的源极和衬底通过金属铝与地GND相连；所述NMOS管MN4的栅极通过金属铝与偏置电压VB3相连，所述NMOS管MN3的栅极通过金属铝与
所述比较器CMP2的输出端相连；所述NMOS管MN4的漏极和所述NMOS管MN3的源极通过金属铝
相连；

[0018] 所述PMOS管MP3的衬底、所述PMOS管MP4的源极和衬底通过金属铝连接至电源电压VDD；所述PMOS管MP4的栅极通过金属铝连接至偏置电压VB1；所述PMOS管MP3的栅极通过金
属铝连接至偏置电压VB4；所述PMOS管MP3的源极与所述PMOS管MP4的漏极通过金属铝相连；

[0019] 所述NMOS管MN3的漏极、所述PMOS管MP3的漏极、所述比较器CMP2的正相端和所述负载电容Cv上极板通过金属铝互连，并连接至输出信号Vv‑mid；

[0020] 所述比较器CMP2反相端通过金属铝接输入信号VIN，所述负载电容Cv下极板接地。

[0021] 所述NMOS管MN3和MN4、所述PMOS管MP3和MP4、所述负载电容Cv构成充放电电路，其上拉电流为下拉电流的5～10倍。

[0022] 所述单位增益负反馈结构包括运算放大器AMP1和AMP2、NMOS管MN5、PMOS管MP5；其中，所述PMOS管MP5源极和漏极通过金属铝与电源电压VDD相连，栅极通过金属铝与所述运
算放大器AMP1的输出端相连；所述运算放大器AMP1的反相端通过金属铝与输出信号Vp‑mid
相连，正相端、所述PMOS管MP5的漏极、所述电阻分压电路一端和滤波电阻Rf通过金属铝互
连；

[0023] 所述NMOS管MN5的源极和漏极通过金属铝与地GND相连，栅极通过金属铝与所述运算放大器AMP2的输出端相连；所述运算放大器AMP2反相端通过金属铝与输出信号Vv‑mid相
连，正相端、所述NMOS管NMOS管MN5的漏极、所述电阻分压电路另一端和滤波电阻Rf通过金
属铝互连。

[0024] 所述电阻分压电路包括阻值均相等的电阻R1～R4；所述电阻R1、所述电阻R2、所述电阻R3和所述电阻R4依次串联起分压作用；通过分压分别得到切片阈值Vthp、Vthn和共模
电压Vcm。

[0025] 在本发明中提供了一种百兆以太网自适应阈值电路，包括峰值‑谷值检测电路和阈值产生电路，具体的，所述峰值‑谷值检测电路包括峰值检测电路和谷值检测电路，分别
测量输入信号MLT‑3波形的峰值和谷值，并输出信号至所述阈值产生电路；所述阈值产生电
路包括单位增益负反馈结构和电阻分压电路，将所述峰值‑谷值检测电路的输出信号通过
电阻分压，得到数据切片所需的切片阈值Vthp、Vthn和共模电压Vcm。

[0026] 本发明具有以下有益效果：

[0027] (1)该电路通过CMOS工艺中普通的NMOS管和PMOS管就能够实现，结构简单，易于推广；

[0028] (2)相对于现有ADC接收解决方案，具有更低的功耗，更小的面积和更低的成本；

[0029] (3)无需时钟电路配合，电路应用范围广，广泛应用于百兆以太网物理层芯片设计技术领域。

附图说明

[0030] 图1是百兆以太网PHY芯片的编码示意图；

[0031] 图2是采用ADC的数据接收方案示意图；

[0032] 图3为本发明提供的百兆以太网自适应阈值电路图；

[0033] 图4为数据切片示意图。

具体实施方式

[0034] 以下结合附图和具体实施例对本发明提出的一种百兆以太网自适应阈值电路作进一步详细说明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的
是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发
明实施例的目的。

[0035] 实施例一

[0036] 本发明提供了一种百兆以太网自适应阈值电路，包括峰值‑谷值检测电路和阈值产生电路，具体的，所述峰值‑谷值检测电路包括峰值检测电路和谷值检测电路，分别测量
输入信号MLT‑3波形的峰值和谷值，并输出信号至所述阈值产生电路；所述阈值产生电路包
括单位增益负反馈结构和电阻分压电路，将所述峰值‑谷值检测电路的输出信号通过电阻
分压，得到数据切片所需的切片阈值Vthp、Vthn和共模电压Vcm。

[0037] 具体的，如图3所示，所述峰值检测电路包括比较器CMP1、NMOS管MN1和MN2、PMOS管MP1和MP2、负载电容Cp；其中，所述PMOS管MP1的衬底、所述PMOS管MP2的源极和衬底通过金
属铝与电源电压VDD相连；所述PMOS管MP2的栅极通过金属铝与偏置电压VB1相连，所述PMOS
管MP1的栅极通过金属铝与所述比较器CMP1输出端相连，所述PMOS管MP2的漏极通过金属铝
与所述PMOS管MP1的源极相连；所述NMOS管MN1的衬底、所述NMOS管MN2的源极和衬底通过金
属铝与地GND相连；所述NMOS管MN1的栅极通过金属铝与偏置电压VB2相连，所述NMOS管MN2
的栅极通过金属铝与偏置电压VB3相连；所述NMOS管MN1的源极通过金属铝与所述NMOS管
MN2的漏极相连；所述PMOS管MP1的漏极、所述NMOS管MN1的漏极、所述比较器CMP1的正相端
和所述负载电容Cp上极板通过金属铝相接，并连接至输出信号Vp‑mid；所述比较器CMP1反
相端通过金属铝接输入信号VIN，所述负载电容Cp下极板接地。

[0038] 所述谷值检测电路包括比较器CMP2、NMOS管MN3和MN4、PMOS管MP3和MP4、负载电容Cv；其中，所述NMOS管MN3的衬底、所述NMOS管MN4的源极和衬底通过金属铝与地GND相连；所
述NMOS管MN4的栅极通过金属铝与偏置电压VB3相连，所述NMOS管MN3的栅极通过金属铝与
所述比较器CMP2的输出端相连；所述NMOS管MN4的漏极和所述NMOS管MN3的源极通过金属铝
相连；所述PMOS管MP3的衬底、所述PMOS管MP4的源极和衬底通过金属铝连接至电源电压
VDD；所述PMOS管MP4的栅极通过金属铝连接至偏置电压VB1；所述PMOS管MP3的栅极通过金
属铝连接至偏置电压VB4；所述PMOS管MP3的源极与所述PMOS管MP4的漏极通过金属铝相连；
所述NMOS管MN3的漏极、所述PMOS管MP3的漏极、所述比较器CMP2的正相端和所述负载电容
Cv上极板通过金属铝互连，并连接至输出信号Vv‑mid；所述比较器CMP2反相端通过金属铝
接输入信号VIN，所述负载电容Cv下极板接地。

[0039] 请继续参阅图3，所述阈值产生电路包括单位增益负反馈结构和电阻分压电路，所述单位增益负反馈结构包括运算放大器AMP1和AMP2、NMOS管MN5、PMOS管MP5；其中，所述
PMOS管MP5源极和漏极通过金属铝与电源电压VDD相连，栅极通过金属铝与所述运算放大器
AMP1的输出端相连；所述运算放大器AMP1的反相端通过金属铝与输出信号Vp‑mid相连，正
相端、所述PMOS管MP5的漏极、所述电阻分压电路一端和滤波电阻Rf通过金属铝互连；所述
NMOS管MN5的源极和漏极通过金属铝与地GND相连，栅极通过金属铝与所述运算放大器AMP2
的输出端相连；所述运算放大器AMP2反相端通过金属铝与输出信号Vv‑mid相连，正相端、所
述NMOS管NMOS管MN5的漏极、所述电阻分压电路另一端和滤波电阻Rf通过金属铝互连。所述
电阻分压电路包括阻值均相等的电阻R1～R4；所述电阻R1、所述电阻R2、所述电阻R3和所述
电阻R4依次串联起分压作用；通过分压分别得到切片阈值Vthp、Vthn和共模电压Vcm。

[0040] 本发明的工作过程及工作原理如下：

[0041] 所述峰值检测电路工作原理为：在峰值检测电路中，所述NMOS管MN1和MN2、所述PMOS管MP1和MP2、所述负载电容Cp构成充放电电路，其上拉电流远大于下拉电流，一般设置
上拉电流为下拉电流的5～10倍。假设输入信号VIN为一正弦波，在初始时刻，负载电容Cp上
无电荷，输出电压Vp‑mid为0，输入信号大于输出信号，则比较器CMP1输出低电平，将PMOS管
MP1打开，对负载电容Cp充电，由于上拉电流远大于下拉电流，所以输出电压Vp‑mid被迅速
上拉至输入信号VIN峰值附近；当输入信号VIN低于输出电压Vp‑mid时，比较器CMP1输出高
电平，负载电容Cp通过NMOS管MN1、MN2放电，但是由于下拉电流远小于上拉电流，所以输出
电压Vp‑mid下降非常缓慢，等到输入信号VIN再次大于输出电压Vp‑mid时，输出电压Vp‑mid
又迅速被上拉至峰值，最终得到的输出电压Vp‑mid为在输入信号VIN峰值附近波动的周期
信号，且纹波电压很小。

[0042] 谷值检测电路原理与峰值检测电路类似，所述NMOS管MN3和MN4、所述PMOS管MP3和MP4、所述负载电容Cv构成谷值检测电路中的充放电电路，相应设置下拉电流为上拉电流的
5～10倍，最终得到谷值电压Vv‑mid。

[0043] 阈值产生电路工作原理为：阈值产生电路包括单位增益负反馈结构和电阻分压电路；所述单位增益负反馈结构包括运算放大器AMP1和AMP2、NMOS管MN5、PMOS管MP5；所述电
阻分压电路包括阻值均相等的电阻R1～R4。所述峰值‑谷值检测电路的输出电压Vp‑mid、
Vv‑mid分别连接在运算放大器AMP1和AMP2的反相端，所述单位增益负反馈结构将所述电阻
分压电路两端的电压钳位至Vp‑mid和Vv‑mid，由于电容充放电的缘故，检测得到的峰值‑谷
值电压上存在纹波，为了降低电路噪声，通过增加低通滤波电路(滤波电阻Rf和滤波电容
Cf)滤除信号中的纹波电压。通过电阻分压分别得到切片阈值Vthp、Vthn和共模电压Vcm，其
电压值分别为：

[0044]

[0045]

[0046]

[0047] 最终将MLT‑3波形等分为四个区间：Vv～Vthn、Vthn～Vcm、Vcm～Vthp、Vthp～Vp，如图4所示，这些阈值提供给比较器电路，对输入的差分信号进行数据切片；同时通过单位
增益负反馈结构，增加了其输出信号的驱动能力。

[0048] 上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护
范围。