一种背面电容结构及制作方法

摘要

本发明公开一种背面电容结构及制作方法，其中方法包括如下：在半导体衬底的正面设有氮化物层，在半导体衬底的背面正对氮化物层设置有孔，所述孔底为氮化物层：在孔内壁和半导体衬底的背面上设置有第一金属层；在孔内壁和半导体衬底的背面上设置有介质层，介质层覆盖第一金属层；在半导体衬底的第一金属层上的介质层设置有通孔；在半导体衬底的背面上制作孔，制作孔内的电容结构可以大大提高电容面积，提高了外延结构的面积利用率；占用的平面空间更小，有利于缩小器件尺寸；不改变原有的制程工艺上，制作出背面电容，节省工艺成本。

权利要求

1.一种背面电容结构的制作方法，其特征在于，包括如下步骤：在半导体衬底的正面沉积氮化物层，氮化物层紧贴在半导体衬底正面，在半导体衬底的背面正对氮化物层处制作孔，所述孔底为所述氮化物层；

在半导体器件的表面通过离子植入的方式制作绝缘区域，所述绝缘区域处在半导体衬底内；

在半导体衬底的背面上沉积金属，在孔内壁和半导体衬底的背面上制作第一金属层；

沉积氮化物层，在孔内壁和半导体衬底的背面上形成覆盖第一金属层的介质层；

涂布第一光阻层，在半导体衬底的第一金属层上显影出通孔，蚀刻去除通孔内的氮化物层；

涂布第二光阻层，显影保留通孔处的第二光阻层；

沉积金属，制作覆盖介质层的第二金属层，形成电容结构，电容结构处在绝缘区域内部。

2.根据权利要求1所述的一种背面电容结构的制作方法，其特征在于，在正面沉积氮化物层时，还包括如下步骤：

正面上蜡，再上一层蓝宝石，翻转到背面。

3.根据权利要求1所述的一种背面电容结构的制作方法，其特征在于，还包括如下步骤；

制作与通孔内的第一金属层连接的金属连线。

4.根据权利要求1到3任意一项所述的一种背面电容结构的制作方法，其特征在于，所述半导体衬底为砷化镓衬底。

5.一种背面电容结构，其特征在于，包括：所述电容结构处在通过离子植入的方式制作的绝缘区域内部，所述绝缘区域处在半导体衬底内；

在半导体衬底的正面设有氮化物层，氮化物层紧贴在半导体衬底正面，在半导体衬底的背面正对氮化物层设置有孔，所述孔底为氮化物层：在孔内壁和半导体衬底的背面上设置有第一金属层；

在孔内壁和半导体衬底的背面上设置有介质层，介质层覆盖第一金属层；

在半导体衬底的第一金属层上的介质层设置有通孔；

第二金属层覆盖在介质层上并暴露出通孔。

6.根据权利要求5所述的一种电容结构，其特征在于，所述通孔内设置有连接第一金属层的金属连线。

7.根据权利要求5到6任意一项所述的一种电容结构，其特征在于，所述半导体衬底为砷化镓衬底。

说明书

一种背面电容结构及制作方法

技术领域

[0001] 本发明涉及半导体器件上电容制作领域，尤其涉及一种背面电容结构及制作方法。

背景技术

[0002] 电容的制作是由第一金属层和第二金属层及其之间的介质所形成的，结构如图1所示。一般在半导体器件的正面制作被动元件电容，为了节省半导体器件面积，传统的平面
电容结构面积S较低，电容值较低。一般情况下介质层材料一确定，最小间距即被确定，要增
大电容一般是增大极板的面积，但这大大占用了芯片面积，不利于集成化。

发明内容

[0003] 为此，需要提供一种背面电容结构及制作方法，解决传统平面电容占用半导体器件面积大的问题。

[0004] 为实现上述目的，发明人提供了一种背面电容结构的制作方法，包括如下步骤：

[0005] 在半导体衬底的正面沉积氮化物层，在半导体衬底的背面正对氮化物层处制作孔，所述孔底为所述氮化物层；

[0006] 在半导体衬底的背面上沉积金属，在孔内壁和半导体衬底的背面上制作第一金属层；

[0007] 沉积氮化物层，在孔内壁和半导体衬底的背面上形成覆盖第一金属层的介质层；

[0008] 涂布第一光阻层，在半导体衬底的第一金属层上显影出通孔，蚀刻去除通孔内的氮化物层。

[0009] 涂布第二光阻层，显影保留通孔处的第二光阻层；

[0010] 沉积金属，制作覆盖介质层的第二金属层。

[0011] 进一步地，在正面沉积氮化物层时，还包括如下步骤：

[0012] 正面上蜡，再上一层蓝宝石，翻转到背面。

[0013] 进一步地，还包括如下步骤；

[0014] 制作与通孔内的第一金属层连接的金属连线。

[0015] 进一步地，还包括如下步骤：

[0016] 在半导体衬底上制作绝缘区域。

[0017] 进一步地，所述半导体衬底为砷化镓衬底。

[0018] 本发明提供了一种背面电容结构，包括：

[0019] 在半导体衬底的正面设有氮化物层，在半导体衬底的背面正对氮化物层设置有孔，所述孔底为氮化物层：

[0020] 在孔内壁和半导体衬底的背面上设置有第一金属层；

[0021] 在孔内壁和半导体衬底的背面上设置有介质层，介质层覆盖第一金属层；

[0022] 在半导体衬底的第一金属层上的介质层设置有通孔；

[0023] 第二金属层覆盖在介质层上并暴露出通孔。

[0024] 进一步地，所述通孔内设置有连接第一金属层的金属连线。

[0025] 进一步地，所述半导体衬底上设置有绝缘区域。

[0026] 进一步地，所述半导体衬底为砷化镓衬底。

[0027] 区别于现有技术，上述技术方案在半导体衬底的背面上制作孔，制作孔内的电容结构可以大大提高电容面积，提高了外延结构的面积利用率；占用的平面空间更小，有利于
缩小器件尺寸；不改变原有的制程工艺上，制作出背面电容，节省工艺成本。

附图说明

[0028] 图1为背景技术所述电容的结构示意图。

[0029] 图2为本发明在半导体器件上制作绝缘区域的结构示意图；

[0030] 图3为本发明在衬底正面保护元器件的结构示意图；

[0031] 图4为本发明在绝缘区域上制作孔的结构示意图；

[0032] 图5为本发明在绝缘区域孔内制作第一金属层的剖面结构示意图；

[0033] 图6为本发明在绝缘区域孔内制作介质层的剖面结构示意图；

[0034] 图7为本发明在介质层上制作通孔的剖面结构示意图；

[0035] 图8为本发明在绝缘区域上显影光阻的剖面结构示意图；

[0036] 图9为本发明在绝缘区域上制作第二金属层的剖面结构示意图；

[0037] 附图标记说明：

[0038] 1、衬底；

[0039] A、衬底的正面；

[0040] B、衬底的背面；

[0041] 11、孔；

[0042] 2、氮化物层；

[0043] 3、第一金属层；

[0044] 4、介质层；

[0045] 41、通孔；

[0046] 5、第一光阻层；

[0047] 6、第二光阻层；

[0048] 7、第二金属层。

具体实施方式

[0049] 为详细说明技术方案的技术内容、构造特征、所实现目的及效果，以下结合具体实施例并配合附图详予说明。

[0050] 请参阅图2至图9，本实施例提供了一种背面电容的制作方法，本制作方法可以在半导体衬底上进行，半导体如晶圆或者芯片等，半导体衬底为砷化镓衬底或者硅衬底。半导
体器件衬底1的正面A上制作了许多元器件，为了减少电容结构在正面A的占用，在完成衬底
1的正面A器件保护之后，翻至衬底1的背面B，在半导体器件衬底的背面B进行孔11的制作。
包括如下步骤：在衬底正面A沉积氮化物层2，可以是氮化硅材料，在正面A继续上蜡及粘合
蓝宝石来保护正面A的元器件，结构如图2所示。在后续的制孔工艺中，氮化物层2作为孔11
的孔底。

[0051] 在某些实施例中，可能还涉及到在半导体器件的表面制作绝缘区域；绝缘区域的制作方式可以通过离子植入的方式，首先在半导体衬底上涂布光阻，而后曝光显影在要绝
缘的区域开口，最后采用离子植入的方式隔离出无缘区，形成绝缘区域。

[0052] 在衬底1的背面B上正对氮化物层2的区域制作孔11；在衬底1上涂抹光阻，图形化光阻，曝光显影使得衬底1的背面B上正对氮化物层2的光阻部位开口，以光阻为掩模蚀刻衬
底1形成孔11，蚀刻的方式可以是ICP离子束刻蚀，孔11制作完成后清除光阻，得到的结构如
图3所示。

[0053] 孔11制作完毕后，在半导体衬底1的背面B和孔11内壁上制作第一金属层3；第一金属层3形成电容极板一，具体的工艺可以通过在衬底1上涂抹一层光阻，图形化光阻，即对衬
底1的背面B和孔11内壁的区域进行曝光显影，使得要沉积金属的部位开口，然后沉积金属，
金属举离和去胶清洗得到第一金属层3，即电容极板一，得到的结构如图4所示。这里的图形
化要保留孔11内的第一金属层3和衬底的背面B上的第一金属层3。

[0054] 之后在孔11内壁制作介质层4；介质层4的作用是为了避免第一金属层3与第二金属层7的电连接，则在制作介质层4时，要在衬底1的背面B和孔11内壁上制作覆盖第一金属
层3的介质层4，从而实现第一金属层3与第二金属层7的隔离。介质层4可以是绝缘的材料，
如氮化物(氮化硅等)或者其它介质材料，在衬底1上采用化学气相沉积法镀上介质材料，然
后进行光刻图形化，以光阻为掩模进行蚀刻得到所需要介质层4，得到的结构如图5所示。

[0055] 在介质层4上制作连接第一金属层3的通孔41；具体步骤为在介质层4上涂布第一光阻层5，对半导体衬底1的第一金属层上3的区域进行曝光显影，曝光显影后第一光阻层5
的结构如图6所示，之后以光阻为掩模蚀刻介质层4至第一金属层3，清洗光阻后得到通孔41
的结构如图7所示，外部电路可以通过通孔41和第一金属层3进行连接。

[0056] 然后制作第二金属层7，即电容极板二；在衬底1的背面的介质层4上涂布第二光阻层6，对通孔41的区域进行曝光显影，显影后保留通孔41处的第二光阻层6，使得通孔31不在
后续金属的沉积范围内，此时显影后的第二光阻层6的结构如图8所示，然后沉积金属，形成
覆盖介质层4的第二金属层7，金属举离并去胶清洗后得到的结构如图9所示。

[0057] 在某些实施例中，为了实现对电容结构的连接，在通孔41处制作与通孔41内的第一金属层3连接的金属连线。具体的工艺：在衬底1上涂布光阻，图形化光阻，对通孔41上的
部位进行开口，然后沉积金属，金属举离和去胶清洗得到金属连线。

[0058] 在半导体器件衬底1的背面B制作孔，孔11内的第一金属层3(极板一)和第二金属层7(极板二)作为电容器的两个极板，介质层4在两极板的中间，即为电容结构的介电层，从
而在孔11内形成电容结构。孔11中内壁的结构可以大大提高电容极板面积，提高电容容值，
减少了正面的面积占用。将正面电容移动至背面制作，提高了外延结构的面积利用率。电容
结构处在绝缘区域内部，降低了对半导体器件的寄生电容影响。并且在不改变原有的制程
工艺上，制作出背面电容，节省工艺成本。

[0059] 本发明提供了一种背面电容结构，如图2至图9所示，本实施例的电容结构可以根据上面的方法制得。背面电容结构包括：半导体衬底1的正面A上设置有氮化物层2，氮化物
层2用来保护正面元器件，半导体衬底1的背面B正对氮化物层2的区域设置有孔11，孔11的
底部为氮化物层2；在孔11内壁和衬底1的背面B上设置有第一金属层3；孔11内壁和半导体
衬底1的背面B上设置有介质层4，介质层4覆盖第一金属层3；在半导体衬底1的第一金属层3
上的介质层4设置有通孔41，第二金属层7覆盖介质层4并暴露出通孔41。

[0060] 在某些实施例中，半导体衬底1上设置有绝缘区域，方便制作电容结构。在某些实施例中，半导体衬底1为砷化镓衬底。在某些实施例中，通孔41内设置有与第一金属层3连接
的金属连线，金属连线的引出可以实现外部连接到孔内电容的一个极板，从而方便外部电
路结构的连接。

[0061] 在半导体器件衬底1的背面B设置有孔，孔11内的第一金属层3(极板一)和第二金属层7(极板二)作为电容器的两个极板，介质层4作为介电层隔离第一金属层3和第二金属
层7，起到避免第一金属层3与第二金属层7的电连接的作用，从而在孔11内形成电容结构。
孔11中内壁的结构可以大大提高电容极板面积，提高电容容值，减少了正面的面积占用。将
正面电容移动至背面制作，提高了外延结构的面积利用率。电容结构处在绝缘区域内部，降
低了对半导体器件的寄生电容影响。并且在不改变原有的制程工艺上，制作出背面电容，节
省工艺成本。

[0062] 需要说明的是，尽管在本文中已经对上述各实施例进行了描述，但并非因此限制本发明的专利保护范围。因此，基于本发明的创新理念，对本文所述实施例进行的变更和修
改，或利用本发明说明书及附图内容所作的等效结构或等效流程变换，直接或间接地将以
上技术方案运用在其他相关的技术领域，均包括在本发明的专利保护范围之内。