多耦合腔超导量子比特的版图结构及量子芯片

摘要

本发明提供了一种多耦合腔超导量子比特的版图结构及量子芯片，包括：量子比特运算模块和量子比特耦合模块；每两个所述量子比特运算模块相互连接构成一个量子比特运算模块组，所述量子比特耦合模块的一端连接在一个量子比特运算模块组的两个所述量子比特运算模块之间，另一端连接在另一个量子比特运算模块组的两个所述量子比特运算模块之间。本发明采用多个耦合腔实现两组量子比特之间耦合，同时在相连的耦合腔之间采用电容隔离，防止谐振腔之间相互串扰，结合电容耦合和腔耦合可以在相同的空间上实现更多量子位耦合。

权利要求

1.一种多耦合腔超导量子比特的版图结构，其特征在于，包括：量子比特运算模块和量子比特耦合模块；

每两个所述量子比特运算模块相互连接构成一个量子比特运算模块组，所述量子比特耦合模块的一端连接在一个量子比特运算模块组的两个所述量子比特运算模块之间，另一端连接在另一个量子比特运算模块组的两个所述量子比特运算模块之间；

所述量子比特耦合模块包括耦合腔；

不同所述量子比特耦合模块之间依次相连呈线状和/或环状。

2.根据权利要求1所述的多耦合腔超导量子比特的版图结构，其特征在于，相连的两个所述耦合腔之间设置有电容。

3.根据权利要求1所述的多耦合腔超导量子比特的版图结构，其特征在于，所述量子比特运算模块包括：十字电容；

所述十字电容包括四个端部：第一端、第二端、第三端和第四端；

所述第一端与量子信号读取谐振腔连接，所述第二端和所述第三端分别与量子信号控制线连接，每个所述量子比特运算模块组的两个十字电容的所述第四端相连。

4.根据权利要求3所述的多耦合腔超导量子比特的版图结构，其特征在于，所述的多耦合腔超导量子比特的版图结构还包括馈线，所述馈线包括馈线输入端和馈线输出端，所述馈线环绕所有的所述量子信号读取谐振腔作为读取总线。

5.根据权利要求3所述的多耦合腔超导量子比特的版图结构，其特征在于，每个所述量子比特运算模块组中的两个所述量子信号读取谐振腔的频率不同。

6.根据权利要求1所述的多耦合腔超导量子比特的版图结构，其特征在于，所述耦合腔包括半波长耦合腔。

7.根据权利要求2所述的多耦合腔超导量子比特的版图结构，其特征在于，所述电容包括交指电容。

8.一种量子芯片，其特征在于，包括权利要求1至7任意一项所述的多耦合腔超导量子比特的版图结构。

说明书

多耦合腔超导量子比特的版图结构及量子芯片

技术领域

[0001] 本发明涉及量子比特设计领域，具体地，涉及一种多耦合腔超导量子比特的版图结构及量子芯片。

背景技术

[0002] 超导量子比特是量子化的能级，其频率范围为4‑10GHZ。采取谐振腔色散读取方案。主体线路由传输线，读取谐振腔，微波控制线，脉冲控制线，跨导，及包含电容和约瑟夫
森结的量子比特组成。通过调整超导量子比特各电路参数的相对大小，设计不同的哈密顿
量，从而形成不同的能级结构。选择在微波频段能量范围内，利用现有成熟的微波技术对量
子态进行操控和读出。

[0003] 超导量子芯片目前大部分采用单层布线。超导量子比特的核心部件是约瑟夫森结，外围电路用射频电路仿真软件进行仿真，因此对版图面积有一定的限制。同时量子位之
间的相互耦合也是芯片设计中要考虑的难点。

[0004] 专利文献CN 105957832A公开了一种用于表面编码方案超导量子比特系统的布线方法及布线板，属于量子系统领域。所述布线板包括量子芯片基片、若干个绝缘层、布线层
和若干个接地层，所述量子芯片基片上设置有若干个量子比特和若干个耦合器，所述绝缘
层覆盖设置在所述量子芯片基片的下表面；所述布线层设置于所述若干个绝缘层中的绝缘
层内，所述布线层与所述量子比特和/或所述耦合器连接；所述若干个接地层对应设置于所
述若干个绝缘层的上表面和下表面。

发明内容

[0005] 针对现有技术中的缺陷，本发明的目的是提供一种多耦合腔超导量子比特的版图结构及量子芯片。

[0006] 根据本发明提供的一种多耦合腔超导量子比特的版图结构，包括：量子比特运算模块和量子比特耦合模块；

[0007] 每两个所述量子比特运算模块相互连接构成一个量子比特运算模块组，所述量子比特耦合模块的一端连接在一个量子比特运算模块组的两个所述量子比特运算模块之间，
另一端连接在另一个量子比特运算模块组的两个所述量子比特运算模块之间。

[0008] 优选地，所述量子比特耦合模块包括耦合腔。

[0009] 优选地，不同所述量子比特耦合模块之间依次相连呈线状和/或环状。

[0010] 优选地，相连的两个所述耦合腔之间设置有电容。

[0011] 优选地，所述量子比特运算模块包括：十字电容；

[0012] 所述十字电容包括四个端部：第一端、第二端、第三端和第四端；

[0013] 所述第一端与量子信号读取谐振腔连接，所述第二端和所述第三端分别与量子信号控制线连接，每个所述量子比特运算模块组的两个十字电容的所述第四端相连。

[0014] 优选地，所述的多耦合腔超导量子比特的版图结构还包括馈线，所述馈线包括馈线输入端和馈线输出端，所述馈线环绕所有的所述量子信号读取谐振腔作为读取总线。

[0015] 优选地，每个所述量子比特运算模块组中的两个所述量子信号读取谐振腔的频率不同。

[0016] 优选地，所述耦合腔包括半波长耦合腔。

[0017] 优选地，所述电容包括交指电容。

[0018] 根据本发明提供的一种量子芯片，包括上述的多耦合腔超导量子比特的版图结构。

[0019] 与现有技术相比，本发明具有如下的有益效果：

[0020] 本发明采用多个耦合腔实现两组量子比特之间耦合，同时在相连的耦合腔之间采用电容隔离，防止谐振腔之间相互串扰，结合电容耦合和腔耦合可以在相同的空间上实现
更多量子位耦合。

附图说明

[0021] 通过阅读参照以下附图对非限制性实施例所作的详细描述，本发明的其它特征、目的和优点将会变得更明显：

[0022] 图1为本发明实施例一的版图结构；

[0023] 图2为本发明实施例二的版图结构。

具体实施方式

[0024] 下面结合具体实施例对本发明进行详细说明。以下实施例将有助于本领域的技术人员进一步理解本发明，但不以任何形式限制本发明。应当指出的是，对本领域的普通技术
人员来说，在不脱离本发明构思的前提下，还可以做出若干变化和改进。这些都属于本发明
的保护范围。

[0025] 本发明提供的一种多耦合腔超导量子比特的版图结构，包括：量子比特运算模块和量子比特耦合模块；

[0026] 每两个量子比特运算模块相互连接构成一个量子比特运算模块组，量子比特耦合模块的一端连接在一个量子比特运算模块组的两个量子比特运算模块之间，另一端连接在
另一个量子比特运算模块组的两个量子比特运算模块之间。量子比特运算模块包括十字电
容，量子比特耦合模块包括耦合腔。相连的两个耦合腔之间设置有电容。所述耦合腔可采用
半波长耦合腔，所述电容可采用交指电容。

[0027] 量子比特运算模块包括十字电容；十字电容包括四个端部：第一端、第二端、第三端和第四端；第一端与量子信号读取谐振腔连接，第二端和第三端分别与量子信号控制线
连接，每个量子比特运算模块组的两个十字电容的第四端相连。

[0028] 不同量子比特耦合模块之间依次相连呈线状和/或环状。以下分别给出了不同量子比特耦合模块之间依次相连呈线状和环状的两种实施例：

[0029] 实施例一，6比特超导量子比特直列式设计：

[0030] 如图1所示，所述超导量子比特版图设计包含6个量子比特，分别位于十字电容10、十字电容11、十字电容12、十字电容17、十字电容18和十字电容19中。

[0031] 量子比特运算模块100由十字电容10、量子信号读取谐振腔2、量子信号控制线1以及量子信号控制线3。十字电容10包括四个端部，一个端部连接量子信号读取谐振腔2，一个
端部连接量子信号控制线1，一个端部连接量子信号控制线3，最后一个端部与另一个量子
比特运算模块的十字电容17的一端连接，两个量子比特运算模块构成一个量子比特运算模
块组。量子信号X输入量子信号控制线3、量子信号控制线22，量子信号Y输入量子信号控制
线1、量子信号控制线20，量子信号X、量子信号Y分别对量子比特脉冲激发，进行信号输入。
量子信号读取谐振腔2与量子信号读取谐振腔21的频率不同，分别对应相应的量子比特数
据读取。

[0032] 十字电容11包括四个端部，一个端部连接量子信号读取谐振腔5，一个端部连接量子信号控制线4，一个端部连接量子信号控制线6，最后一个端部与另一个量子比特运算模
块的十字电容18的一端连接，两个量子比特运算模块构成一个量子比特运算模块组。量子
信号X输入量子信号控制线6、量子信号控制线25，量子信号Y输入量子信号控制线4、量子信
号控制线23，量子信号X、量子信号Y分别对量子比特脉冲激发，进行信号输入。量子信号读
取谐振腔5与量子信号读取谐振腔24的频率不同，分别对应相应的量子比特数据读取。

[0033] 十字电容12包括四个端部，一个端部连接量子信号读取谐振腔8，一个端部连接量子信号控制线7，一个端部连接量子信号控制线9，最后一个端部与另一个量子比特运算模
块的十字电容19的一端连接，两个量子比特运算模块构成一个量子比特运算模块组。量子
信号X输入量子信号控制线9、量子信号控制线28，量子信号Y输入量子信号控制线7、量子信
号控制线26，量子信号X、量子信号Y分别对量子比特脉冲激发，进行信号输入。量子信号读
取谐振腔8与量子信号读取谐振腔27的频率不同，分别对应相应的量子比特数据读取。

[0034] 耦合腔13的一端连接在十字电容10和十字电容17之间，另一端连接在十字电容11和十字电容18之间，对两组不同量子比特信号耦合。耦合腔16的一端连接在十字电容11和
十字电容18之间，另一端连接在十字电容12和十字电容19之间，对两组不同量子比特信号
耦合。

[0035] 由于实施例中采用三个量子比特运算模块组，因此在耦合腔13和耦合腔16之间设置有电容14、电容15(也可以只有一个电容，本发明对此不作限制)，隔离耦合腔13和耦合腔
16，避免耦合腔之间的信号串扰，从而实现多个量子比特信号耦合。

[0036] 馈线包括馈线输入端29和馈线输出端30，馈线环绕所有的量子信号读取谐振腔作为读取总线。

[0037] 本实施例中的耦合腔之间相互连接在同一条线上，因此构成所述直列式。

[0038] 实施例二，8比特超导量子比特环绕式设计：

[0039] 如图2所示，所述超导量子比特版图设计包含8个量子比特，分别位于十字电容211、十字电容212、十字电容213、十字电容214、十字电容227、十字电容228、十字电容229和
十字电容230中。

[0040] 十字电容211、十字电容212所在的两个量子比特运算模块构成一个量子比特运算模块组。

[0041] 十字电容211包括四个端部，一个端部连接量子信号读取谐振腔201，一个端部连接量子信号控制线209，一个端部连接量子信号控制线210，最后一个端部与另一个量子比
特运算模块的十字电容212的一端连接，两个量子比特运算模块构成一个量子比特运算模
块组。量子信号X输入量子信号控制线209、量子信号控制线203，量子信号Y输入量子信号控
制线210、量子信号控制线204，量子信号X、量子信号Y分别对量子比特脉冲激发，进行信号
输入。量子信号读取谐振腔201与量子信号读取谐振腔202的频率不同，分别对应相应的量
子比特数据读取。

[0042] 十字电容213包括四个端部，一个端部连接量子信号读取谐振腔207，一个端部连接量子信号控制线205，一个端部连接量子信号控制线206，最后一个端部与另一个量子比
特运算模块的十字电容214的一端连接，两个量子比特运算模块构成一个量子比特运算模
块组。量子信号X输入量子信号控制线206、量子信号控制线215，量子信号Y输入量子信号控
制线205、量子信号控制线216，量子信号X、量子信号Y分别对量子比特脉冲激发，进行信号
输入。量子信号读取谐振腔207与量子信号读取谐振腔208的频率不同，分别对应相应的量
子比特数据读取。

[0043] 十字电容227包括四个端部，一个端部连接量子信号读取谐振腔233，一个端部连接量子信号控制线225，一个端部连接量子信号控制线226，最后一个端部与另一个量子比
特运算模块的十字电容228的一端连接，两个量子比特运算模块构成一个量子比特运算模
块组。量子信号X输入量子信号控制线226、量子信号控制线235，量子信号Y输入量子信号控
制线225、量子信号控制线236，量子信号X、量子信号Y分别对量子比特脉冲激发，进行信号
输入。量子信号读取谐振腔233与量子信号读取谐振腔234的频率不同，分别对应相应的量
子比特数据读取。

[0044] 十字电容229包括四个端部，一个端部连接量子信号读取谐振腔239，一个端部连接量子信号控制线237，一个端部连接量子信号控制线238，最后一个端部与另一个量子比
特运算模块的十字电容230的一端连接，两个量子比特运算模块构成一个量子比特运算模
块组。量子信号X输入量子信号控制线238、量子信号控制线232，量子信号Y输入量子信号控
制线237、量子信号控制线231，量子信号X、量子信号Y分别对量子比特脉冲激发，进行信号
输入。量子信号读取谐振腔239与量子信号读取谐振腔240的频率不同，分别对应相应的量
子比特数据读取。

[0045] 耦合腔218的一端连接在十字电容211和十字电容212之间，另一端连接在十字电容213和十字电容214之间，对两组不同量子比特信号耦合。耦合腔223的一端连接在十字电
容227和十字电容228之间，另一端连接在十字电容229和十字电容230之间，对两组不同量
子比特信号耦合。

[0046] 耦合腔220的一端连接在十字电容211和十字电容212之间，另一端连接在十字电容227和十字电容228之间，对两组不同量子比特信号耦合。耦合腔221的一端连接在十字电
容213和十字电容214之间，另一端连接在十字电容229和十字电容230之间，对两组不同量
子比特信号耦合。

[0047] 由于实施例中采用四个量子比特运算模块组，因此在耦合腔220和耦合腔218之间设置有电容217，隔离耦合腔220和耦合腔218；在耦合腔218和耦合腔221之间设置有电容
219，隔离耦合腔218和耦合腔221；在耦合腔221和耦合腔223之间设置有电容224，隔离耦合
腔221和耦合腔223；在耦合腔223和耦合腔220之间设置有电容222，隔离耦合腔223和耦合
腔220。避免耦合腔之间的信号串扰，从而实现多个量子比特信号耦合。

[0048] 馈线包括馈线输入端241和馈线输出端242，馈线环绕所有的量子信号读取谐振腔作为读取总线。

[0049] 本实施例中的耦合腔之间相互连接呈一个环，因此构成所述环绕式。

[0050] 本发明还提供的一种量子芯片，包括上述的多耦合腔超导量子比特的版图结构。

[0051] 在本申请的描述中，需要理解的是，术语“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位
置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须
具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。

[0052] 以上对本发明的具体实施例进行了描述。需要理解的是，本发明并不局限于上述特定实施方式，本领域技术人员可以在权利要求的范围内做出各种变化或修改，这并不影
响本发明的实质内容。在不冲突的情况下，本申请的实施例和实施例中的特征可以任意相
互组合。