多层陶瓷电子组件及其制造方法

摘要

本公开提供了一种多层陶瓷电子组件及其制造方法。所述制造多层陶瓷电子组件的方法包括：制备包含陶瓷粉末的陶瓷生片；使用包含导电金属颗粒和添加剂的导电膏在所述陶瓷生片上形成内电极图案；通过堆叠其上形成有所述内电极图案的所述陶瓷生片来形成陶瓷层压件；以及通过烧结所述陶瓷层压件形成包括介电层和内电极的陶瓷主体。所述内电极图案中的导电金属颗粒在厚度方向上的平均数量是大于2且小于或等于5。

权利要求

1.一种制造多层陶瓷电子组件的方法，所述方法包括：

制备包含陶瓷粉末的陶瓷生片；

使用包含导电金属颗粒和添加剂的导电膏在所述陶瓷生片上形成内电极图案；

通过堆叠其上形成有所述内电极图案的所述陶瓷生片来形成陶瓷层压件；以及通过烧结所述陶瓷层压件形成包括介电层和内电极的陶瓷主体，其中，所述内电极图案中的导电金属颗粒在所述陶瓷生片堆叠所沿的厚度方向上的平均数量大于3且小于或等于5，并且其中，设置在所述陶瓷生片中的陶瓷粉末颗粒在所述厚度方向上的平均数量为2至10。

2.如权利要求1所述的方法，其中，所述添加剂为贱金属和金属氧化物中的一种或更多种。

3.如权利要求1所述的方法，其中，所述内电极图案具有0.5μm或更小的厚度。

4.如权利要求1所述的方法，其中，所述陶瓷生片具有0.6μm或更小的厚度。

5.如权利要求1所述的方法，其中，被定义为实际内电极的长度与所述内电极的总长度的比的所述内电极的连通性为80％或更大。

6.如权利要求1所述的方法，其中，在所述烧结之后，所述内电极具有0.4μm或更小的厚度。

7.如权利要求1所述的方法，其中，在所述烧结之后，所述介电层具有0.4μm或更小的厚度。

8.如权利要求1所述的方法，所述方法还包括在所述陶瓷主体的表面上形成外电极以分别电连接到从所述陶瓷主体的所述表面暴露的所述内电极。

9.一种多层陶瓷电子组件，包括：

陶瓷主体，包括介电层以及第一内电极和第二内电极，所述介电层在所述陶瓷主体的厚度方向上堆叠，所述第一内电极和所述第二内电极交替地设置且所述介电层设置在所述第一内电极和所述第二内电极之间，并且所述第一内电极和所述第二内电极从所述陶瓷主体的至少一个表面暴露；以及第一外电极和第二外电极，分别电连接到所述第一内电极和所述第二内电极，其中，所述第一内电极和所述第二内电极中的一者中的导电金属颗粒在所述厚度方向上的平均数量大于3且小于或等于5，并且其中，所述介电层通过烧结陶瓷生片形成，并且设置在所述陶瓷生片中的陶瓷粉末颗粒在所述厚度方向上的平均数量为2至10。

10.如权利要求9所述的多层陶瓷电子组件，其中，所述第一内电极和所述第二内电极的数量之和为200个或更多个。

11.如权利要求9所述的多层陶瓷电子组件，其中，形成所述介电层的陶瓷生片具有0.6μm或更小的厚度。

12.如权利要求9所述的多层陶瓷电子组件，其中，被定义为实际内电极的长度与所述第一内电极和所述第二内电极中的所述一者的总长度的比的所述第一内电极和所述第二内电极中的所述一者的连通性为80％或更大。

13.如权利要求9所述的多层陶瓷电子组件，其中，所述第一内电极和所述第二内电极中的每个具有0.4μm或更小的厚度。

14.如权利要求9或13所述的多层陶瓷电子组件，其中，所述介电层中的每个具有0.4μm或更小的厚度。

说明书

多层陶瓷电子组件及其制造方法

[0001] 本申请要求于2018年8月6日在韩国知识产权局提交的第10‑2018‑0091192号韩国专利申请的优先权的权益，所述韩国专利申请的公开内容通过引用被全部包含于此。

技术领域

[0002] 本公开涉及一种多层陶瓷电子组件及其制造方法，更具体地，涉及一种具有优异的可靠性的多层陶瓷电子组件及其制造方法。

背景技术

[0003] 通常，使用陶瓷材料的电子组件(诸如，电容器、电感器、压电元件、压敏电阻、热敏电阻等)包括利用陶瓷材料形成的陶瓷主体、形成在陶瓷主体中的内电极以及设置在陶瓷主体的表面上以连接到内电极的外电极。

[0004] 在多层陶瓷电子组件中，多层陶瓷电容器包括多个堆叠的介电层、设置为彼此面对并且介电层中的每个介于其之间的内电极以及电连接到内电极的外电极。

[0005] 多层陶瓷电容器由于诸如小尺寸、高电容、易于安装特征等的优点已被广泛地用作诸如计算机、个人数字助理(PDA)、蜂窝电话等的移动通信装置的组件。

[0006] 近来，随着电气装置或电子装置的性能以及电气装置或电子装置的薄度和轻度的改善，已经需要小尺寸、高性能且超级电容的电子组件。

[0007] 具体地，随着多层陶瓷电容器的高电容和小型化，已经需要使每个单位体积的电容显著增大的技术。

[0008] 因此，需要通过显著减小内电极的体积，同时显著增大内电极的面积来增加堆叠的内电极的数量以实现高电容。

[0009] 然而，由于内电极越薄，厚度与面积的比越低，所以烧结驱动力增大，因此，诸如电极断开和电极聚集的问题可能显著增加。

[0010] 因此，为了实现高电容多层陶瓷电容器，需要开发能够通过抑制与在形成薄内电极时的问题相对应的电极断开现象和电极聚集现象来实现具有高可靠性、小尺寸和高电容的多层陶瓷电容器的方法。

发明内容

[0011] 本公开的一方面可提供一种制造多层陶瓷电子组件的方法，并且更具体地，提供一种制造具有优异的可靠性的多层陶瓷电子组件的方法。

[0012] 根据本公开的一方面，一种制造多层陶瓷电子组件的方法可包括：制备包含陶瓷粉末的陶瓷生片；使用包含导电金属颗粒和添加剂的导电膏在所述陶瓷生片上形成内电极图案；通过堆叠其上形成有所述内电极图案的所述陶瓷生片来形成陶瓷层压件；以及通过烧结所述陶瓷层压件形成包括介电层和内电极的陶瓷主体。所述内电极图案中的导电金属颗粒在厚度方向上的平均数量可大于2且小于或等于5。

[0013] 根据本公开的一方面，一种多层陶瓷电子组件可包括：陶瓷主体，包括介电层以及第一内电极和第二内电极，所述介电层在所述陶瓷主体的厚度方向上堆叠，所述第一内电极和所述第二内电极交替地设置且所述介电层设置在所述第一内电极和所述第二内电极之间，并且所述第一内电极和所述第二内电极从所述陶瓷主体的至少一个表面暴露；以及第一外电极和第二外电极，分别电连接到所述第一内电极和所述第二内电极。所述第一内电极和所述第二内电极中的一者中的导电金属颗粒在所述厚度方向上的平均数量可大于2且小于或等于5。

附图说明

[0014] 通过以下结合附图的详细描述，将更加清楚地理解本公开的以上和其他方面、特征和优点，其中：

[0015] 图1是示出根据本公开中的示例性实施例的多层陶瓷电容器的示意性透视图；

[0016] 图2是示出沿图1的I‑I'线截取的多层陶瓷电容器的示意性截面图；

[0017] 图3是图2的B部分的放大图；

[0018] 图4是示出内电极的连通性的模拟图；

[0019] 图5是示出根据在烧结之前内电极图案中的导电金属颗粒在厚度方向上的数量为2或更小的比较示例1的情况的模拟图和示出在烧结之后的内电极的连通性的模拟图；

[0020] 图6是示出根据在烧结之前内电极图案中的导电金属颗粒在厚度方向上的数量是3和5的发明示例的情况的模拟图和示出在烧结之后的内电极的连通性的模拟图；

[0021] 图7是示出根据在烧结之前内电极图案中的导电金属颗粒在厚度方向上的数量大于5的比较示例2的情况的模拟图和示出在烧结之后的内电极的连通性的模拟图；以及[0022] 图8是示出根据本公开中的示例性实施例的制造多层陶瓷电容器的方法的工艺步骤的流程图。

具体实施方式

[0023] 在下文中，现将参照附图详细地描述本公开的示例性实施例。

[0024] 本公开中的示例性实施例涉及陶瓷电子组件，并且使用陶瓷材料的电子组件的示例包括电容器、电感器、压电元件、压敏电阻、热敏电阻等。在下文中，将描述作为陶瓷电子组件的示例的多层陶瓷电容器。

[0025] 图1是示出根据本公开中的示例性实施例的多层陶瓷电容器的示意性透视图。

[0026] 图2是示出沿图1的I‑I'线截取的多层陶瓷电容器的示意性截面图。

[0027] 图3是图2的B部分的放大图。

[0028] 参照图1至图3，根据本公开中的示例性实施例的多层陶瓷电容器100可包括陶瓷主体110、形成在陶瓷主体110中的内电极121和122以及形成在陶瓷主体110的外部上的外电极131和132。

[0029] 根据本公开中的示例性实施例，多层陶瓷电容器的“长度”方向是指图1的“L”方向，多层陶瓷电容器的“宽度”方向是指图1的“W”方向，多层陶瓷电容器的“厚度”方向是指图1的“T”方向。“厚度方向”与介电层堆叠的方向相同，即，“堆叠方向”。

[0030] 陶瓷主体110的形状不受具体限制，但是根据本公开中的示例性实施例，陶瓷主体110可具有六面体形状。

[0031] 陶瓷主体110可通过堆叠多个介电层111而形成。

[0032] 构成陶瓷主体110的多个介电层111可处于烧结状态，并且相邻的介电层可彼此成为一体，使得相邻的介电层之间的边界不是显而易见的。

[0033] 介电层111可通过烧结包含陶瓷粉末的陶瓷生片而形成。

[0034] 陶瓷粉末不受具体限制，只要其是本领域通常使用的即可。

[0035] 尽管不限于此，但陶瓷粉末的示例可包括BaTiO3基陶瓷粉末。

[0036] BaTiO3基陶瓷粉末的示例可包括将Ca、Zr等部分地固溶到BaTiO3中的(Ba1‑xCax)TiO3、Ba(Ti1‑yCay)O3、(Ba1‑xCax)(Ti1‑yZry)O3或Ba(Ti1‑yZry)O3等，但不限于此。

[0037] 此外，除了陶瓷粉末以外，陶瓷生片还可包含过渡金属、稀土元素、Mg、Al等。

[0038] 可根据多层陶瓷电容器的电容设计适当地改变一个介电层111的厚度。

[0039] 尽管不限于此，但在烧结之后，形成在彼此相邻的两个内电极层之间的介电层111的厚度可以是例如0.4μm或更小。

[0040] 在本公开中的示例性实施例中，介电层111的厚度可指平均厚度。

[0041] 介电层111的平均厚度可如图2所示从通过使用扫描电子显微镜(SEM)对陶瓷主体110在长度方向上的截面进行扫描而获得的图像中测量。

[0042] 例如，如图2所示，对于从通过使用扫描电子显微镜(SEM)对沿陶瓷主体110在宽度(W)方向上的中心部截取的陶瓷主体110在长度‑厚度(L‑T)方向上的截面进行扫描获得的图像中随机采样的介电层，可测量在长度方向上彼此等距的预定数量的点(例如，三十个点)处的厚度，从而通过将预定数量的点处测量到的厚度的总和除以预定数量来确定一个介电层的平均厚度。

[0043] 可在电容形成部分中测量彼此等距的三十个点，所述电容形成部分指内电极121和122彼此叠置的区域。

[0044] 此外，当通过上述方法测量十个或更多个介电层的平均厚度时，介电层的平均厚度可被进一步一般化。

[0045] 内电极121和122可设置在陶瓷主体110中。

[0046] 内电极121和122可形成在陶瓷生片上，被堆叠并烧结，从而形成在陶瓷主体110中并且介电层中的每个介于内电极121和122之间。

[0047] 内电极可利用彼此具有不同极性的成对的第一内电极121和第二内电极122组成，并且被设置为沿介电层的堆叠方向彼此面对。

[0048] 如图2所示，第一内电极121的末端和第二内电极122的末端可交替地暴露于陶瓷主体110在长度方向上的表面。

[0049] 此外，尽管未示出，但根据本公开中的示例性实施例，第一内电极和第二内电极可具有引线部，并且可通过引线部暴露于陶瓷主体的同一表面。可选地，第一内电极和第二内电极可具有引线部，并且可通过引线部暴露于陶瓷主体的至少一个表面。

[0050] 单个内电极121或122的厚度不受具体限制，但可以是例如0.4μm或更小。

[0051] 根据本公开中的示例性实施例，可堆叠其上形成有内电极的200个或更多个介电层。

[0052] 根据本公开中的示例性实施例，提出了用于抑制当单个内电极121或122的厚度是0.4μm或更小时由薄的内电极导致的电极断开现象和电极聚集现象的典型构造。当单个内电极121或122的厚度大于0.4μm时，即使不应用根据本公开的典型构造，也可能不出现诸如电容问题和可靠性劣化的问题。

[0053] 也就是说，当单个内电极121或122的厚度是0.4μm或更小时，可应用下面描述的根据本公开的典型构造以确保高电容并且改善可靠性。

[0054] 根据本公开中的示例性实施例，外电极131和132可形成在陶瓷主体110的外部上，并且电连接到内电极121和122。

[0055] 更具体地，外电极可包括第一外电极131和第二外电极132，第一外电极131电连接到暴露于陶瓷主体110的一个表面的第一内电极121，第二外电极132电连接到暴露于陶瓷主体110的另一表面的第二内电极122。

[0056] 此外，尽管未示出，但可形成多个外电极，以连接到暴露于陶瓷主体的第一内电极和第二内电极。

[0057] 外电极131和132可利用包含金属粉末的导电膏形成。

[0058] 包含在导电膏中的金属粉末不受具体限制。例如，可使用Ni、Cu或它们的合金。

[0059] 可根据用途等适当地确定外电极131和132的厚度。例如，厚度可以是大约10μm至50μm。

[0060] 参照图3，在陶瓷主体的长度‑厚度方向上的截面(L‑T截面)中，内电极121和122中的添加剂和其他烧结助剂被束缚的区域可被称作非电极区N，并且内电极121和122中的除了非电极区N之外的其他区域可被称为电极区E。

[0061] 诸如镍的导电金属、添加剂、其他烧结助剂等可被添加到用于内电极的导电膏，并且内电极中的添加剂和烧结助剂可被束缚的区域可以是非电极区N。

[0062] 非电极区N可包含除了用作内电极的导电金属之外的材料(诸如，陶瓷粉末、粘合剂、溶剂等)，并且可以是空的空间(诸如，空隙)。

[0063] 在添加剂被导电金属(更具体地，镍粉末颗粒)包围的情况下，在烧结期间，添加剂不被释放到内电极的外部而是可被束缚在内电极中，这可形成非电极区N。

[0064] 非电极区N的面积可被认为是构成非电极区N的材料的含量的指示计(barometer)。具体地，可估计在内电极121和122中添加的添加剂的含量。

[0065] 非电极区N可包含添加到内电极121和122的陶瓷添加剂。在烧结期间，陶瓷添加剂粉末可从内电极移动到介电层，并且为了防止介电层的特性劣化，可使用与形成介电层的陶瓷粉末相同的种类。尽管不限于此，但陶瓷添加剂粉末的示例可包括钛酸钡粉末。

[0066] 一些陶瓷添加剂粉末可被推出到内电极121和122的表面，从而与形成介电层的陶瓷粉末一起烧结，但是一些陶瓷添加剂粉末在金属粉末颗粒之间不被释放，而是可被束缚在晶粒边界中直到烧结完成为止。因此，陶瓷添加剂粉末可在内电极121和122中形成非电极区。

[0067] 根据本公开中的示例性实施例的多层陶瓷电容器100可以是微小尺寸和高电容的产品，其中，介电层111的厚度Td是0.4μm或更小，并且第一内电极121的厚度Te和第二内电极122的厚度是0.4μm或更小，但不必限于此。

[0068] 也就是说，由于根据本公开中的示例性实施例的多层陶瓷电容器100是微小尺寸和高电容的产品，因此介电层111以及第一内电极121和第二内电极122可利用与根据现有技术的产品相比具有薄的厚度的薄层形成。在如上所述使用薄的介电层和薄的内电极的产品中，由于在内电极的烧结期间出现的沿厚度方向的收缩导致的诸如电容的减小和可靠性的劣化的问题是重要问题。

[0069] 也就是说，由于在根据现有技术的多层陶瓷电容器中，介电层和内电极的厚度比在根据本公开中的示例性实施例的多层陶瓷电容器中包括的介电层和内电极的厚度相对厚，因此由于在内电极的烧结期间出现的沿厚度方向的收缩导致的电容的减小和可靠性的劣化不被认为是大问题。

[0070] 然而，在如本公开中的示例性实施例中的使用薄的介电层和薄的内电极的薄层的产品中，为了确保高电容并改善可靠性，需要对在烧结期间内电极沿厚度方向的收缩进行控制。

[0071] 通常，内电极沿厚度方向的收缩增大，有利于实现内电极的连通性。

[0072] 因此，可通过将在内电极的厚度方向上的内电极膏中的导电金属颗粒的数量保持为预定数量或更多来诱导沿厚度方向的收缩。

[0073] 然而，由于内电极图案涂层变薄，所以增加在厚度方向上的导电金属颗粒的数量存在限制。

[0074] 为了在内电极图案涂层是薄的状态下增加导电金属颗粒的数量，需要使用精细导电金属颗粒，但在使用精细颗粒的情况下，可能出现诸如由于导电金属颗粒的比表面积增大而出现裂纹以及由于烧结起始温度降低导致内电极的连通性降低的副作用。

[0075] 因此，在使用烧结之后介电层111的厚度是0.4μm或更小并且第一内电极121的厚度和第二内电极122的厚度是0.4μm或更小的薄层的产品中，需要对设置在内电极图案涂层中的导电金属颗粒在厚度方向上的平均数量进行调整。

[0076] 也就是说，在本公开中的实施例中，导电金属颗粒可被设置为使得在内电极图案中的导电金属颗粒在厚度方向上的平均数量大于2且小于或等于5，使得即使在介电层111的厚度以及内电极121和122的厚度是0.4μm或更小的薄层中，也可解决诸如电极断开和电极聚集的问题。

[0077] 因此，电极的连通性可不被劣化，使得可实现具有高电容和优异的可靠性的多层陶瓷电子组件。

[0078] 然而，术语“薄层”不是指介电层111的厚度以及第一内电极121的厚度和第二内电极122的厚度是0.4μm或更小，而是可被理解为包括相比于根据现有技术的产品具有薄的厚度的介电层和内电极的概念。

[0079] 图4是示出内电极的连通性的模拟图。

[0080] 参照图4，被定义为实际电极的长度与内电极121或122的总长度的比的内电极的连通性可以为80％或更大。

[0081] 根据本公开中的示例性实施例，内电极的连通性可被定义为实际形成内电极的部分的长度与内电极的总长度的比(实际形成内电极的部分的长度/内电极的总长度)。

[0082] 参照图4，可使用通过对如上所述的多层陶瓷电容器的截面进行扫描而获得的光学图像测量内电极的总长度和实际形成内电极的部分的长度。

[0083] 更具体地，可从通过对沿陶瓷主体在宽度方向上的中心部截取的陶瓷主体在长度方向上的截面进行扫描而获得的图像中测量实际形成内电极的部分的长度与内电极的整个长度的比。

[0084] 更详细地，当在内电极121的特定区域处包括空隙的内电极121的总长度被定义为T并且实际形成内电极121的部分的长度被定义为t1、t2、t3……tn时，内电极121的连通性可表示为(t1+t2+t3+……+tn)/T。尽管在图4中实际形成内电极121的部分由t1、t2、t3和t4表示，但是实际形成电极的部分的数量不受具体限制。

[0085] 可通过从内电极121的总长度T减去间隙G的长度来测量内电极121的实际长度。

[0086] 根据本公开中的实施例，即使在介电层111的厚度以及内电极121和122的厚度是0.4μm或更小的薄层的情况下，也可通过使定义为实际内电极的长度与内电极121或122的总长度的比的内电极的连通性为80％或更大来使电极的连通性不劣化，使得可实现具有高电容和优异的可靠性的多层陶瓷电子组件。

[0087] 在下文中，将更详细地描述用于实现本公开的特征部分的制造多层陶瓷电容器的方法。

[0088] 根据本公开中的示例性实施例的制造多层陶瓷电子组件的方法可包括：制备包含陶瓷粉末的陶瓷生片；使用导电膏在陶瓷生片上形成内电极图案，所述导电膏包含导电金属颗粒和添加剂；通过堆叠其上形成有内电极图案的陶瓷生片来形成陶瓷层压件；以及通过烧结陶瓷层压件来形成包括介电层和内电极的陶瓷主体，其中，导电金属颗粒被设置为使得内电极图案中的导电金属颗粒在厚度方向上的平均数量大于2且小于或等于5。

[0089] 用于形成内电极的导电膏可包含导电金属和添加剂，以抑制内电极在烧结时的收缩。

[0090] 添加剂不受具体限制，只要其可抑制内电极在烧结时的收缩即可。例如，添加剂可以是贱金属和金属氧化物中的一种或更多种。

[0091] 贱金属和金属氧化物的具体示例可包括钛酸钡(BaTiO3)、ZrO2、Al2O3、TiN、SiN、AlN、TiC、SiC和WC，但不必限于此。

[0092] 根据现有技术，导电膏包含贱金属、金属氧化物等，使得可抑制内电极的收缩。

[0093] 然而，根据本公开中的示例性实施例，可通过控制导电金属颗粒的数量使得内电极图案中的导电金属颗粒在厚度方向上的平均数量大于2且小于或等于5来防止电极聚集现象和电极断开现象，使得电极的连通性不会劣化，并且因此，可实现具有高电容和优异的可靠性的多层陶瓷电子组件。

[0094] 更具体地，根据本公开中的示例性实施例，导电金属颗粒可被设置为使得内电极图案中的导电金属颗粒在厚度方向上的平均数量为3至5。

[0095] 与现有技术不同，导电金属颗粒可被设置为使得内电极图案中的导电金属颗粒在厚度方向上的数量大于2且小于或等于5，使得可控制在内电极的烧结期间内电极的晶粒边界的生长速率和移动。因此，相比于现有技术，可更有效地减少电极断开现象和电极聚集现象。

[0096] 更优选地，导电金属颗粒可设置在内电极图案中，使得内电极图案中的导电金属颗粒在厚度方向上的数量大于3且小于或等于5。

[0097] 当设置在内电极图案中的导电金属颗粒在厚度方向上的数量是3时，电极断开现象和电极聚集现象可减少，但是当设置在内电极图案中的导电金属颗粒在厚度方向上的数量大于3时，电极断开现象和电极聚集现象可更有效地减少。

[0098] 当设置在内电极图案中的导电金属颗粒在厚度方向上的数量为2或更小时，由于内电极图案中的导电金属颗粒在厚度方向上的数量不足，最初，可在电极中形成空的空间，因此，电极的连通性可能劣化。

[0099] 在这种情况下，内电极的连通性可能小于80％，使得可能不能实现高电容的多层陶瓷电容器。

[0100] 当设置在内电极图案中的导电金属颗粒在内电极的厚度方向上的数量大于5时，可能需要使用精细的导电金属粉末。在这种情况下，由于初始烧结性能提高，因此电极可能在相对低的温度下收缩，使得在烧结之后电极的连通性降低，并且可能由于导电金属颗粒的比表面积的增大而出现多层陶瓷电容器的裂纹。

[0101] 在下文中，将参照图8描述根据本公开中的示例性实施例的制造多层陶瓷电容器的方法。

[0102] 图8是示出根据本公开中的示例性实施例的制造多层陶瓷电容器的方法的工艺步骤的流程图。

[0103] 根据本公开中的示例性实施例，可制备多个陶瓷生片(S81)。

[0104] 可通过将陶瓷粉末、粘合剂、溶剂等混合以制备浆料并且使用刮刀法涂敷浆料来制造具有若干μm的厚度呈片形式的陶瓷生片。然后，可对陶瓷生片进行烧结，以形成如图2所示的介电层111。

[0105] 陶瓷生片的厚度可以是0.6μm或更小，并且因此，在烧结之后介电层的厚度可以是0.4μm或更小。

[0106] 陶瓷粉末颗粒可设置在陶瓷生片中，使得陶瓷粉末颗粒在厚度方向上的平均数量是2至10。

[0107] 陶瓷粉末颗粒可设置在陶瓷生片中，使得陶瓷粉末颗粒在厚度方向上的平均数量为2或更大，使得可实现具有优异的耐压特性、小尺寸和高电容的多层陶瓷电容器。

[0108] 当陶瓷生片中的陶瓷粉末颗粒在厚度方向上的平均数量小于2时，耐压特性可能劣化。

[0109] 当陶瓷生片中的陶瓷粉末颗粒在厚度方向上的平均数量大于10时，因为由于陶瓷粉末颗粒的雾化可能难以分散陶瓷粉末颗粒，所以可能难以形成均匀的介电层。

[0110] 接着，可通过将用于内电极的导电膏涂敷到陶瓷生片上来形成内电极图案(S82)。可通过丝网印刷法或凹版印刷法形成内电极图案。

[0111] 用于内电极的导电膏可包含导电金属和添加剂，添加剂可以是贱金属和金属氧化物中的一种或更多种。

[0112] 导电金属可包括镍。添加剂可包括作为金属氧化物的钛酸钡或钛酸锶。

[0113] 内电极图案的厚度可以是0.5μm或更小，并且因此，在烧结之后内电极的厚度可以是0.4μm或更小。

[0114] 然后，可堆叠、沿堆叠方向压制并且压缩其上形成有内电极图案的陶瓷生片(S83)。因此，可制造在其中形成有内电极图案的陶瓷层压件。

[0115] 接着，可按照与一个电容器相对应的区域切割陶瓷层压件，从而形成为片形式。

[0116] 这里，可对陶瓷层压件进行切割，使得内电极图案的一端交替地暴露于被切割的陶瓷层压件的端表面。

[0117] 接着，可通过烧结呈片形式的层压件来制造陶瓷主体(S84)。

[0118] 可在还原气氛下执行烧结。此外，可在调节加热速率的同时执行烧结，并且在700℃或更低的温度下，加热速率可以是30℃/60s至50℃/60s，但不限于此。

[0119] 根据本公开中的示例性实施例，导电金属颗粒可被设置为使得内电极图案中的导电金属颗粒在厚度方向上的平均数量为3至5。

[0120] 与现有技术不同，导电金属颗粒可被设置为使得内电极图案中的导电金属颗粒在厚度方向上的数量为大于2且小于或等于5，使得可控制在内电极的烧结期间内电极的晶粒边界的生长速率和移动。因此，相比于现有技术，可更有效地减少电极断开现象和电极聚集现象。

[0121] 更优选地，导电金属颗粒可设置在内电极图案中，使得内电极图案中的导电金属颗粒在厚度方向上的数量大于3且小于或等于5。

[0122] 当设置在内电极图案中的导电金属颗粒在厚度方向上的数量是3时，可减少电极断开现象和电极聚集现象，而当设置在内电极图案中的导电金属颗粒在厚度方向上的数量大于3时，可更有效地减少电极断开现象和电极聚集现象。

[0123] 此后，可形成外电极以在覆盖陶瓷主体的端表面的同时电连接到暴露于陶瓷主体的端表面的内电极(S85)。此后，可在外电极的表面上形成利用镍、锡等形成的镀层。

[0124] 在下文中，将参照发明示例和比较示例详细地描述本发明。

[0125] 根据发明示例的多层陶瓷电容器和根据比较示例的多层陶瓷电容器按如下制备。

[0126] 将钛酸钡粉末、作为有机溶剂的乙醇以及作为粘合剂的聚丁醛混合并球磨以制备陶瓷浆料，并且使用陶瓷浆料制造陶瓷生片。

[0127] 通过将用于内电极的包含镍的导电膏印刷在陶瓷生片上形成内电极，并且在85℃2
下以1,000kgf/cm的压力均衡地压制通过堆叠这些生片形成的生片层压件。

[0128] 通过对压缩的生片层压件进行切割来形成生片体(green chip)，并且使切割的生片体经受在空气气氛下在230℃下保持60小时的去粘合剂处理。此后，将生片体在1000℃下进行烧结，从而制造烧结的片体。在还原气氛下执行烧结，从而防止内电极的氧化，并且在‑11 ‑10还原气氛中，压力为比Ni/NiO平衡氧分压低的10 atm至10 atm。

[0129] 使用用于外电极的包含铜粉末和玻璃粉末的膏在烧结的片体的外部上形成外电极，并且通过电镀在外电极上形成镍镀层和锡镀层。

[0130] 通过上述方法制造具有0603尺寸的多层陶瓷电容器。0603尺寸可以指0.6μm±0.1μm的长度和0.3μm±0.1μm的宽度。多层陶瓷电容器的特性评估如下。

[0131] 下面的表1示出了测量和确定根据本公开中的示例性实施例的基于内电极图案中的导电金属颗粒在厚度方向上的平均数量的电极的连通性的比较结果。

[0132] [表1]

[0133]

[0134] [评估]

[0135] ×：差，○：良好，◎：优异

[0136] *：比较示例

[0137] 参照表1，可以理解的是，在与内电极图案中的导电金属颗粒在厚度方向上的平均数量为2或更小的情况相对应的样品1和样品2中，内电极的连通性小于80％，并且因此不能够实现高电容的多层陶瓷电容器。

[0138] 此外，可理解的是，在与内电极图案中的导电金属颗粒在厚度方向上的平均数量大于5的情况相对应的样品7和样品8中，内电极的连通性小于80％，并且因此不能够实现高电容的多层陶瓷电容器。

[0139] 相反，可理解的是，在与满足本公开的数值范围的情况相对应的样品3至样品6中，由于内电极的连通性为80％或更大，因此可实现具有优异的可靠性的高电容的多层陶瓷电容器。

[0140] 图5是示出根据在烧结之前内电极图案中的导电金属颗粒在厚度方向上的数量为2或更小的比较示例1的情况的模拟图和示出烧结之后的内电极的连通性的模拟图。

[0141] 参照图5，附图标记11表示生片，并且附图标记21表示导电金属颗粒。在与内电极图案中的导电金属颗粒在厚度方向上的平均数量是1和2的情况相对应的比较示例1中，在烧结之前处于初始阶段中的电极中可能产生空的空间，使得可能发生电极连通性的劣化，并且因此电极的连通性可能劣化。在图5的模拟图中示出在烧结之后电极的连通性劣化的状态。

[0142] 图6是示出根据在烧结之前内电极图案中的导电金属颗粒在厚度方向上的数量是3和5的发明示例的情况的模拟图和示出烧结之后的内电极的连通性的模拟图。

[0143] 参照图6，附图标记11表示生片，并且附图标记21表示导电金属颗粒。在与内电极图案中的导电金属颗粒在厚度方向上的平均数量是3和5的情况相对应的发明示例中，与比较示例不同，在烧结期间内电极的晶粒边界的生长速率和移动可被控制，并且因此，相比于比较示例，可更有效地改善电极断开现象和电极聚集现象。因此，图6的模拟图中示出在烧结之后电极的连通性是优异的(80％或更大)的状态。

[0144] 图7是示出根据在烧结之前内电极图案中的导电金属颗粒在厚度方向上的数量大于5的比较示例2的情况的模拟图以及示出在烧结之后内电极的连通性的模拟图。附图标记11表示生片，并且附图标记21表示导电金属颗粒。

[0145] 参照图7，在与内电极图案中的导电金属颗粒在厚度方向上的平均数量是6的情况相对应的比较示例2中，需要增大以0.5μm或更小的厚度涂覆的内电极图案中的导电金属颗粒在厚度方向上的平均数量。为此，可使用精细粉末，但是内电极可能由于精细粉末的初始烧结性能提高而在相对低的温度下收缩，使得在烧结之后电极的连通性可能劣化，并且可能由于粉末的比表面积的增大而出现裂纹。在图7的模拟图中示出了在烧结之后电极的连通性劣化的状态。

[0146] 如以上所阐述的，根据本公开中的示例性实施例，可通过在陶瓷生片上形成内电极图案时将导电金属颗粒设置为使得内电极图案中的导电金属颗粒在厚度方向上的平均数量大于2且小于或等于5，来防止电极聚集现象和电极断开现象，使得电极的连通性不会劣化，并且因此，可实现具有高电容和优异的可靠性的多层陶瓷电子组件。

[0147] 虽然以上已示出并描述了示例性实施例，但对本领域的技术人员将显而易见的是，在不脱离本发明的由所附权利要求限定的范围的情况下，可做出修改和变型。