一种测量纳米器件输运性质的系统和方法

摘要

本申请公开了一种测量纳米器件输运性质的系统和方法，利用FPGA性能高、I/O接口多和可重复配置的优点，控制数据转换单元输出信号并采集信号，对纳米器件进行控制和读出，以测量和表征纳米器件的输运性质，其是一种集成度高、多通道、具有高精度和低噪声优点的系统。

权利要求

1.一种测量纳米器件输运性质的系统，其特征在于，所述系统包括：计算机、基于FPGA的数据处理单元、数据转换单元和待测系统；

其中，所述计算机用于向所述数据处理单元发送工作指令和数据；

所述数据处理单元用于解析并处理所述工作指令和数据，以在不同的工作模式下生成不同的第一输出波形数据；

所述数据转换单元用于将所述第一输出波形数据转换为模拟信号；

所述待测系统依据所述模拟信号生成待测信号；

所述数据转换单元还用于将所述待测信号量化转换为测量波形数据；

所述数据处理单元还用于依据所述测量波形数据生成测量数据，并将所述测量数据传输至所述计算机。

2.根据权利要求1所述的系统，其特征在于，所述数据转换单元包括：数模转换模块和模数转换模块；

其中，所述数模转换模块包括多个结构相同的数模转换通道，用于将第一待测波形数据转换为模拟信号，并输出至所述待测系统；

所述模数转换模块包括多个结构相同的模数转换通道，用于将所述待测信号量化转换为第二待测波形数据，并输出至所述数据处理单元。

3.根据权利要求2所述的系统，其特征在于，任意一个所述数模转换通道包括：主要DAC、辅助DAC、参考电压源、可调衰减器、可调低通滤波器、低通滤波器和加法器；

其中，所述主要DAC用于接收波形数据、采样时钟和第一参考电压，转换输出原始电压信号依次进入所述可调衰减器和可调低通滤波器，调整输出幅度范围和频率成分输出至所述加法器；

所述辅助DAC用于接收波形数据，采样时钟和第二参考电压，经过所述低通滤波器后输入至所述加法器；

所述加法器用于将两个输入信号合成后输出所述模拟信号；

所述参考电压源用于产生所述第一参考电压和所述第二参考电压，所述第一参考电压小于所述第二参考电压。

4.根据权利要求3所述的系统，其特征在于，任意一个所述模数转换通道包括：可调衰减器和ADC；

其中，所述可调衰减器用于改变所述待测信号的幅度大小；

所述ADC用于将所述可调衰减器处理后的待测信号进行模数转换，输出所述测量波形数据。

5.根据权利要求4所述的系统，其特征在于，所述数据处理单元包括：FPGA模块、时钟管理模块、传输总线控制模块和随机存储器；

所述FPGA模块包括：管理模块、信号生成模块和信号采集数据处理模块；

其中，所述管理模块分别与所述时钟管理模块、所述传输总线控制模块、所述随机存储器、所述信号生成模块和所述信号采集数据处理模块进行通信，用于控制所述时钟管理模块、所述传输总线控制模块、所述随机存储器、所述信号生成模块和所述信号采集数据处理模块的工作状态；

所述时钟管理模块用于产生时钟信号，并调节时钟延时；

所述传输总线控制模块用于控制所述管理模块和所述计算机之间的通信模式；

所述随机存储器用于存储数据；

所述信号生成模块用于在不同的工作模式下，生成相应的第一待测波形数据；

所述信号采集数据处理模块用于生成测量数据，并通过所述管理模块发送至所述计算机。

6.根据权利要求5所述的系统，其特征在于，在第一种工作模式下，所述信号生成模块包括：非线性修正子模块、参考信号生成子模块、第一乘法器和加法器；

所述信号采集数据处理模块包括：数学运算子模块、第一低通滤波器、第二低通滤波器、第二乘法器和第三乘法器；

其中，所述非线性修正子模块用于接收偏置参数，并将所述偏置参数分解为第一偏置参数和第二偏置参数，且将所述第一偏置参数输出至所述辅助DAC；

所述参考信号生成子模块用于接收频率参数和相位参数，生成第一波形数据和第二波形数据；

所述第一乘法器用于将所述第一波形数据和幅度参数相乘得到第三波形数据；

所述加法器用于将所述第三波形数据和所述第二偏置参数求和得到第四波形数据，并输出至所述主要DAC；

所述第二乘法器用于将所述测量波形数据和所述第一波形数据相乘得到第五波形数据，并输出至所述第一低通滤波器；

所述第三乘法器用于将所述测量波形数据和所述第二波形数据相乘得到第六波形数据，并输出至所述第二低通滤波器；

所述第一低通滤波器用于输出两路参数，其中一路输出至所述管理模块，另一路输出至所述数学运算子模块；

所述第二低通滤波器用于输出两路参数，其中一路输出至所述管理模块，另一路输出至所述数学运算子模块；

所述数学运算子模块用于输出幅度参数和相位参数。

7.根据权利要求6所述的系统，其特征在于，在第二种工作模式下，所述信号生成模块包括：非线性修正子模块、参考信号生成子模块、乘法器和加法器；

所述信号采集数据处理模块包括：低通滤波器和数据重组模块；

其中，所述非线性修正子模块用于接收偏置参数，并将所述偏置参数分解为第一偏置参数和第二偏置参数，且将所述第一偏置参数输出至所述辅助DAC；

所述参考信号生成子模块用于接收频率参数和波形形状参数，依据不同的波形形状参数，输出不同形状的周期波形；

所述乘法器用于将所述周期波形和幅度参数相乘得到第一波形数据；

所述加法器用于将所述第一波形数据和所述第二偏置参数求和得到第二波形数据，并输出至所述主要DAC；

所述低通滤波器用于将所述测量波形数据进行处理得到第三波形数据，并输出至所述数据重组模块；

所述数据重组模块用于将所述第三波形数据和所述第二波形数据进行重组，输出二元向量参数。

8.根据权利要求6或7所述的系统，其特征在于，所述非线性修正子模块包括：标定矩阵单元和减法单元；

其中，所述标定矩阵单元用于接收偏置参数，并将所述偏置参数分解为第一偏置参数和第二预偏置参数，且将所述第一偏置参数输出至所述辅助DAC；

所述减法单元用于接收所述偏置参数和所述第二预偏置参数，将所述偏置参数与所述第二预偏置参数相减，获得所述第二偏置参数。

9.一种测量纳米器件输运性质的方法，其特征在于，所述方法包括：接收计算机输出的工作指令和数据，并存储至随机存储器中；

采用先入先出的方式从所述随机存储器中读取工作指令和数据；

依据读取的工作指令和数据，判断FPGA模块的工作模式；

当满足第一种工作模式的条件时，FPGA模块进入第一种工作模式，并输出第一种测量参数；

当满足第二种工作模式的条件时，FPGA模块进入第二种工作模式，并输出第二种测量参数；

将所述第一种测量参数或所述第二种测量参数存储至随机存储器中；

判断计算机输出的工作指令和数据是否执行完成；

若是，则将随机存储器中的所述第一种测量参数或所述第二种测量参数上传至计算机；

若否，则返回采用先入先出的方式从所述随机存储器中读取工作指令和数据，这一步骤。

10.根据权利要求9所述的方法，其特征在于，当所述FPGA模块进入所述第一种工作模式或所述第二种工作模式时，

非线性修正子模块从所述计算机下载标定矩阵，生成标定矩阵单元；

所述标定矩阵单元接收偏置参数；

依据所述标定矩阵，将所述偏置参数与所述标定矩阵中的元素进行比较，将所述偏置参数分解为第一偏置参数和第二预偏置参数，且将所述第一偏置参数输出至辅助DAC；

将所述偏置参数与所述第二预偏置参数相减，获得第二偏置参数。

说明书

一种测量纳米器件输运性质的系统和方法

技术领域

[0001] 本发明涉及数据处理技术领域，更具体地说，涉及一种测量纳米器件输运性质的系统和方法。

背景技术

[0002] 近些年对于物质微观性质的操控和测量技术和方法不断发展，微观领域产生了很多新的研究方向，其中，对于纳米尺度下物质的输运性质的研究是近期热门的研究方向之
一。

[0003] 在研究纳米器件的输运性质时，通过表征其电流响应、电压响应、频率响应、霍尔效应和磁场响应等物理性质，来研究深层次的物理原理。表征这些物理性质所用到的测量
方法一般包括两个部分：在器件上施加激励源，激励源可以是电压源、电流源和磁场等可以
受控制变化的物理量；测量器件受激励源影响的物理量，例如电流和电压等。

[0004] 在传统的实验系统中，测量装置的搭建方式是采购不同功能的商业仪器，通过编写计算机软件通过总线和各仪器连接，实现数据处理的功能。

[0005] 然而，随着研究的不断深入，实验体系对于测量系统的性能要求越来越高，现有的商业产品往往不能很好的契合需求。例如，对于超导体系的纳米器件研究，实验系统需要在
极低温度(30mK)下运行，这就要求测量系统的噪声水平非常低(1μVRMS)，而市面上现有的能
满足噪声需求的商业仪器型号很少，并且难以和其它设备组合成一套协同工作的实验系
统。同时，由于软件实现的数据处理功能需要消耗大量的计算机运算资源，计算机性能瓶颈
也会限制实验系统规模的扩展。

发明内容

[0006] 有鉴于此，为解决上述问题，本发明提供一种测量纳米器件输运性质的系统和方法，技术方案如下：

[0007] 一种测量纳米器件输运性质的系统，所述系统包括：计算机、基于FPGA的数据处理单元、数据转换单元和待测系统；

[0008] 其中，所述计算机用于向所述数据处理单元发送工作指令和数据；

[0009] 所述数据处理单元用于解析并处理所述工作指令和数据，以在不同的工作模式下生成不同的第一输出波形数据；

[0010] 所述数据转换单元用于将所述第一输出波形数据转换为模拟信号；

[0011] 所述待测系统依据所述模拟信号生成待测信号；

[0012] 所述数据转换单元还用于将所述待测信号量化转换为测量波形数据；

[0013] 所述数据处理单元还用于依据所述测量波形数据生成测量数据，并将所述测量数据传输至所述计算机。

[0014] 优选的，在上述系统中，所述数据转换单元包括：数模转换模块和模数转换模块；

[0015] 其中，所述数模转换模块包括多个结构相同的数模转换通道，用于将所述第一待测波形数据转换为模拟信号，并输出至所述待测系统；

[0016] 所述模数转换模块包括多个结构相同的模数转换通道，用于将所述待测信号量化转换为第二待测波形数据，并输出至所述数据处理单元。

[0017] 优选的，在上述系统中，任意一个所述数模转换通道包括：主要DAC、辅助DAC、参考电压源、可调衰减器、可调低通滤波器、低通滤波器和加法器；

[0018] 其中，所述主要DAC用于接收波形数据、采样时钟和第一参考电压，转换输出原始电压信号依次进入所述可调衰减器和可调低通滤波器，调整输出幅度范围和频率成分输出
至所述加法器；

[0019] 所述辅助DAC用于接收波形数据，采样时钟和第二参考电压，经过所述低通滤波器后输入至所述加法器；

[0020] 所述加法器用于将两个输入信号合成后输出所述模拟信号；

[0021] 所述参考电压源用于产生所述第一参考电压和所述第二参考电压，所述第一参考电压小于所述第二参考电压。

[0022] 优选的，在上述系统中，任意一个所述模数转换通道包括：可调衰减器和ADC；

[0023] 其中，所述可调衰减器用于改变所述待测信号的幅度大小；

[0024] 所述ADC用于将所述可调衰减器处理后的待测信号进行模数转换，输出所述测量波形数据。

[0025] 优选的，在上述系统中，所述数据处理单元包括：FPGA模块、时钟管理模块、传输总线控制模块和随机存储器；

[0026] 所述FPGA模块包括：管理模块、信号生成模块和信号采集数据处理模块；

[0027] 其中，所述管理模块分别与所述时钟管理模块、所述传输总线控制模块、所述随机存储器、所述信号生成模块和所述信号采集数据处理模块进行通信，用于控制所述时钟管
理模块、所述传输总线控制模块、所述随机存储器、所述信号生成模块和所述信号采集数据
处理模块的工作状态；

[0028] 所述时钟管理模块用于产生时钟信号，并调节时钟延时；

[0029] 所述传输总线控制模块用于控制所述管理模块和所述计算机之间的通信模式；

[0030] 所述随机存储器用于存储数据；

[0031] 所述信号生成模块用于在不同的工作模式下，生成相应的第一待测波形数据；

[0032] 所述信号采集数据处理模块用于生成测量数据，并通过所述管理模块发送至所述计算机。

[0033] 优选的，在上述系统中，在第一种工作模式下，所述信号生成模块包括：非线性修正子模块、参考信号生成子模块、第一乘法器和加法器；

[0034] 所述信号采集数据处理模块包括：数学运算子模块、第一低通滤波器、第二低通滤波器、第二乘法器和第三乘法器；

[0035] 其中，所述非线性修正子模块用于接收偏置参数，并将所述偏置参数分解为第一偏置参数和第二偏置参数，且将所述第一偏置参数输出至所述辅助DAC；

[0036] 所述参考信号生成子模块用于接收频率参数和相位参数，生成第一波形数据和第二波形数据；

[0037] 所述第一乘法器用于将所述第一波形数据和幅度参数相乘得到第三波形数据；

[0038] 所述加法器用于将所述第三波形数据和所述第二偏置参数求和得到第四波形数据，并输出至所述主要DAC；

[0039] 所述第二乘法器用于将所述测量波形数据和所述第一波形数据相乘得到第五波形数据，并输出至所述第一低通滤波器；

[0040] 所述第三乘法器用于将所述测量波形数据和所述第二波形数据相乘得到第六波形数据，并输出至所述第二低通滤波器；

[0041] 所述第一低通滤波器用于输出两路参数，其中一路输出至所述管理模块，另一路输出至所述数字运算子模块；

[0042] 所述第二低通滤波器用于输出两路参数，其中一路输出至所述管理模块，另一路输出至所述数字运算子模块；

[0043] 所述数字运算子模块用于输出幅度参数和相位参数。

[0044] 优选的，在上述系统中，在第二种工作模式下，所述信号生成模块包括：非线性修正子模块、参考信号生成子模块、乘法器和加法器；

[0045] 所述信号采集数据处理模块包括：低通滤波器和数据重组模块；

[0046] 其中，所述非线性修正子模块用于接收偏置参数，并将所述偏置参数分解为第一偏置参数和第二偏置参数，且将所述第一偏置参数输出至所述辅助DAC；

[0047] 所述参考信号生成子模块用于接收频率参数和波形形状参数，依据不同的波形形状参数，输出不同形状的周期波形；

[0048] 所述乘法器用于将所述周期波形和幅度参数相乘得到第一波形数据；

[0049] 所述加法器用于将所述第一波形数据和所述第二偏置参数求和得到第二波形数据，并输出至所述主要DAC；

[0050] 所述低通滤波器用于将所述测量波形数据进行处理得到第三波形数据，并输出至所述数据重组模块；

[0051] 所述数据重组模块用于将所述第三波形数据和所述第二波形数据进行重组，输出二元向量参数。

[0052] 优选的，在上述系统中，所述非线性修正子模块包括：标定矩阵单元和减法单元；

[0053] 其中，所述标定矩阵单元用于接收偏置参数，并将所述偏置参数分解为第一偏置参数和第二预偏置参数，且将所述第一偏置参数输出至所述辅助DAC；

[0054] 所述减法单元用于接收所述偏置参数和所述第二预偏置参数，将所述偏置参数与所述第二预偏置参数相减，获得所述第二偏置参数。

[0055] 一种测量纳米器件输运性质的方法，所述方法包括：

[0056] 接收计算机输出的工作指令和数据，并存储至随机存储器中；

[0057] 采用先入先出的方式从所述随机存储器中读取工作指令和数据；

[0058] 依据读取的工作指令和数据，判断FPGA模块的工作模式；

[0059] 当满足第一种工作模式的条件时，FPGA模块进入第一种工作模式，并输出第一种测量参数；

[0060] 当满足第二种工作模式的条件时，FPGA模块进入第二种工作模式，并输出第二种测量参数；

[0061] 将所述第一种测量参数或所述第二种测量参数存储至随机存储器中；

[0062] 判断计算机输出的工作指令和数据是否执行完成；

[0063] 若是，则将随机存储器中的所述第一种测量参数或所述第二种测量参数上传至计算机；

[0064] 若否，则返回采用先入先出的方式从所述随机存储器中读取工作指令和数据，这一步骤。

[0065] 优选的，在上述方法中，当所述FPGA模块进入所述第一种工作模式或所述第二种工作模式时，

[0066] 非线性修正子模块从所述计算机下载标定矩阵，生成标定矩阵单元；

[0067] 所述标定矩阵单元接收偏置参数；

[0068] 依据所述标定矩阵，将所述偏置参数与所述标定矩阵中的元素进行比较，将所述偏置参数分解为第一偏置参数和第二预偏置参数，且将所述第一偏置参数输出至所述辅助
DAC；

[0069] 将所述偏置参数与所述第二预偏置参数相减，获得所述第二偏置参数。

[0070] 相较于现有技术，本发明实现的有益效果为：

[0071] 本发明提供的一种测量纳米器件输运性质的系统，利用FPGA性能高、I/O接口多和可重复配置的优点，控制数据转换单元输出信号并采集信号，对纳米器件进行控制和读出，
以测量和表征纳米器件的输运性质，其是一种集成度高、多通道、具有高精度和低噪声优点
的系统。

附图说明

[0072] 为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本
发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据
提供的附图获得其他的附图。

[0073] 图1为本发明实施例提供的一种测量纳米器件输运性质的系统的结构示意图；

[0074] 图2为本发明实施例提供的一种单个数模转换通道的结构示意图；

[0075] 图3为本发明实施例提供的一种单个模数转换通道的结构示意图；

[0076] 图4为本发明实施例提供的一种数据处理单元的结构示意图；

[0077] 图5为本发明实施例提供的一种数据处理单元在第一种工作模式下的结构示意图；

[0078] 图6为本发明实施例提供的一种数据处理单元在第二种工作模式下的结构示意图；

[0079] 图7为本发明实施例提供的一种非线性修正子模块的结构示意图；

[0080] 图8为本发明实施例提供的一种测量纳米器件输运性质的方法的流程示意图；

[0081] 图9为本发明实施例提供的一种非线性修正子模块的工作方法的流程示意图。

具体实施方式

[0082] 下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于
本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他
实施例，都属于本发明保护的范围。

[0083] 基于背景技术而言，在现有技术中，使用National Instruments公司生产的数据控制采集板卡、机箱和数据转换卡，配合计算机上运行的Labview软件构建能够实现纳米器
件输运性质测量的系统。其信号数据生成和数据处理工作在计算机软件中完成，生成的控
制信号数据流由计算机通过数据转换卡和机箱发送到数据控制采集板卡输出控制信号，同
时采集待测信号传回计算机进行数据处理。

[0084] 采用National Instruments公司的产品搭建实验系统，对于实验人员来说具有简单易用和缩短平台搭建周期的优点。

[0085] 但是，由于商业产品不能完全覆盖不同实验场景，其性能指标往往不能很好的满足实验需求。由于数据处理需要进行大量运算，使用软件处理需要占用大量CPU和内存资
源，运算瓶颈限制了实验系统的测量通道的扩展，计算机长期高负载工作容易崩溃，导致实
验中断。

[0086] 另外，在现有技术中，还采用SPECS Zurich GmbH公司制造的Nannonis Tramea测量系统，以NationalInstruments制造的Real-time系统为基础，设计了信号发生和采集模
块，开发出一套适应于纳米器件输运性质测量的装置。该技术手段中用户通过以太网接口
与Real-time系统进行交互，配置实验参数以及读取实验结果。Real-time系统包含微型计
算机和FPGA卡两部分，计算机的作用是实现装置的主要工作逻辑，控制FPGA卡与外部数据
转换器交换数据，并使用FPGA加速数据处理运算。

[0087] SPECS Zurich GmbH公司在Nannonis Tramea测量系统中设计了低噪声和高精度的信号发生和采集模块，满足在低温系统下的实验需求。

[0088] 但是，其系统的运行基础仍是基于现有的商用产品，数据处理逻辑在商用平台上开发，数据处理的能力受商用平台限制，难以在底层逻辑上进一步优化数据处理的速度和
性能。对于未来更多通道和更快数据处理速度的实验需求，这种方法会受到商用平台逻辑
模块的限制，无法满足未来的实验需求。

[0089] 基于上述现有技术中存在的缺点，本申请提供了一种测量纳米器件输运性质的系统。

[0090] 为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图和具体实施方式对本发明作进一步详细的说明。

[0091] 参考图1，图1为本发明实施例提供的一种测量纳米器件输运性质的系统的结构示意图。

[0092] 所述系统包括：计算机11、基于FPGA的数据处理单元12、数据转换单元13和待测系统14；

[0093] 其中，所述计算机11用于向所述数据处理单元12发送工作指令和数据；

[0094] 所述数据处理单元12用于解析并处理所述工作指令和数据，以在不同的工作模式下生成不同的第一输出波形数据；

[0095] 所述数据转换单元13用于将所述第一输出波形数据转换为模拟信号；

[0096] 所述待测系统14依据所述模拟信号生成待测信号；

[0097] 所述数据转换单元13还用于将所述待测信号量化转换为测量波形数据；

[0098] 所述数据处理单元12还用于依据所述测量波形数据生成测量数据，并将所述测量数据传输至所述计算机11。

[0099] 需要说明的是，连接计算机和数据处理单元的传输总线基于USB总线或以太网总线，连接数据处理单元和数据转换单元的传输总线基于SPI总线或并行LVDS数据总线。

[0100] 在该实施例中，基于FPGA芯片，利用FPGA性能高、I/O接口多和可重复配置等优点，控制数据转换单元输出信号并采集信号，对纳米器件进行控制和读出，用以测量和表征纳
米器件的输运性质，主要数据处理单元在FPGA内部编程实现，能够实时处理原始实验数据
并与计算机交换数据。

[0101] 并且，使用USB总线和以太网接口作为控制指令和数据的传输总线，由于传输总线发送的信号可以配置装置的工作状态，FPGA作为数据处理核心，由内部数据逻辑产生输出
电压信号的数据，传输至各数字模拟转换器转换成电压信号，各模拟数据转换器将待测信
号转换为数据流，传输至FPGA经内部数字处理得到实验数据，通过传输总线传回计算机。

[0102] 进一步的，基于本发明上述实施例，如图1所示，所述数据转换单元13包括：数模转换模块和模数转换模块；

[0103] 其中，所述数模转换模块包括多个结构相同的数模转换通道，用于将所述第一待测波形数据转换为模拟信号，并输出至所述待测系统；

[0104] 所述模数转换模块包括多个结构相同的模数转换通道，用于将所述待测信号量化转换为第二待测波形数据，并输出至所述数据处理单元。

[0105] 在该实施例中，所述数模转换模块由结构相同的多个单通道组成，所述模数转换模块由结构相同的多个单通道组成。

[0106] 进一步的，基于本发明上述实施例，参考图2，图2为本发明实施例提供的一种单个数模转换通道的结构示意图。

[0107] 任意一个所述数模转换通道包括：主要DAC21、辅助DAC22、参考电压源23、可调衰减器24、可调低通滤波器25、低通滤波器26和加法器27；

[0108] 其中，所述主要DAC21用于接收波形数据、采样时钟和第一参考电压，转换输出原始电压信号依次进入所述可调衰减器24和可调低通滤波器25，调整输出幅度范围和频率成
分输出至所述加法器；

[0109] 所述辅助DAC22用于接收波形数据，采样时钟和第二参考电压，经过所述低通滤波器26后输入至所述加法器27；

[0110] 所述加法器27用于将两个输入信号合成后输出所述模拟信号；

[0111] 所述参考电压源23用于产生所述第一参考电压和所述第二参考电压，所述第一参考电压小于所述第二参考电压。

[0112] 在该实施例中，所述主要DAC型号为AD5791，分辨率为20bit，采样率最大为1Msps；辅助DAC型号为AD5760，分辨率为16bit，采样率最大为1Msps。

[0113] 所述参考电压源用于决定主要DAC和辅助DAC输出电压的最大范围。

[0114] 在该结构中，主要DAC的第一参考电压一般低于辅助DAC的第二参考电压，即主要DAC的输出范围小于辅助DAC的输出范围，主要DAC的输出电压精度高于辅助DAC的输出电压
精度，目的是扩展输出信号的电压范围。

[0115] 并且，为了提高输出电压的准确度，辅助DAC的输出电压需要进行标定，通过修改波形数据实现电压校正。

[0116] 进一步的，基于本发明上述实施例，参考图3，图3为本发明实施例提供的一种单个模数转换通道的结构示意图。

[0117] 任意一个所述模数转换通道包括：可调衰减器31和ADC32；

[0118] 其中，所述可调衰减器31用于改变所述待测信号的幅度大小；

[0119] 所述ADC32用于将所述可调衰减器31处理后的待测信号进行模数转换，输出所述测量波形数据。

[0120] 在该实施例中，可调衰减器的参数由控制信号调节，ADC根据采样时钟对模拟电压进行量化，以输出测量波形数据。

[0121] 工作时，可调衰减器将待测信号幅度减小至小于ADC输入量程，避免丢失数据和电路损毁，一般也不能将幅度衰减的太小，以免降低信噪比，而影响数据精度。

[0122] 进一步的，基于本发明上述实施例，参考图4，图4为本发明实施例提供的一种数据处理单元的结构示意图。

[0123] 所述数据处理单元包括：FPGA模块41、时钟管理模块42、传输总线控制模块43和随机存储器44；

[0124] 所述FPGA模块41包括：管理模块45、信号生成模块46和信号采集数据处理模块47；

[0125] 其中，所述管理模块分别与所述时钟管理模块、所述传输总线控制模块、所述随机存储器、所述信号生成模块和所述信号采集数据处理模块进行通信，用于控制所述时钟管
理模块、所述传输总线控制模块、所述随机存储器、所述信号生成模块和所述信号采集数据
处理模块的工作状态；

[0126] 所述时钟管理模块用于产生时钟信号，并调节时钟延时；

[0127] 所述传输总线控制模块用于控制所述管理模块和所述计算机之间的通信模式；

[0128] 所述随机存储器用于存储数据；

[0129] 所述信号生成模块用于在不同的工作模式下，生成相应的第一待测波形数据；

[0130] 所述信号采集数据处理模块用于生成测量数据，并通过所述管理模块发送至所述计算机。

[0131] 在该实施例中，所述数据处理单元是本申请的核心技术，其中实现核心功能的管理模块、信号生成模块和信号采集数据处理模块都由FPGA的内部逻辑实现，形成闭环控制
结构。

[0132] 具体的，管理模块如图4所示与其它模块连接，进行控制和协调各模块的功能，实现装置的正常工作，主要包括接收并解析控制指令和波形数据；操控并读写随机存储器；配
置时钟管理模块产生系统时钟并调节时钟延时；配置信号采集数据处理模块的工作模式，
将处理后输出的数据存储并发送给传输总线控制模块；传输波形生成参数给信号生成模
块。

[0133] 时钟管理模块接收外部输入时钟或内部晶振产生的时钟信号，通过分频器、锁相环和压控振荡器等结构产生不同频率的工作时钟，提供给数据处理单元下的各个模块，协
调各模块的工作频率处于同步状态。

[0134] 传输总线控制模块与计算机通过传输总线连接，负载接收传输总线上的电信号，转换为具有特点格式的数据码，输入至管理模块处理，并将管理模块输出的数据码转换成
电信号，通过传输总线传送给计算机。

[0135] 随机存储器负载存储预设播放模式数据、波形采集数据、数据处理模块输出的数据、标定和修正参数数据等。

[0136] 进一步的，基于本发明上述实施例，本申请中所述数据处理单元有两种工作模式，两种工作模式的主要逻辑都是在FPGA内部实现，FPGA外部电路结构可以重复利用，进而降
低了电路设计的复杂性。

[0137] 进一步的，基于本发明上述实施例，参考图5，图5为本发明实施例提供的一种数据处理单元在第一种工作模式下的结构示意图。

[0138] 在第一种工作模式下，所述信号生成模块包括：非线性修正子模块51、参考信号生成子模块52、第一乘法器53和加法器54；

[0139] 所述信号采集数据处理模块包括：数学运算子模块55、第一低通滤波器56、第二低通滤波器57、第二乘法器58和第三乘法器59；

[0140] 其中，所述非线性修正子模块用于接收偏置参数Vo，并将所述偏置参数Vo分解为第一偏置参数Vo1和第二偏置参数Vca，且将所述第一偏置参数Vo1输出至所述辅助DAC；

[0141] 所述参考信号生成子模块用于接收频率参数F和相位参数φ，生成第一波形数据X1和第二波形数据X2；

[0142] 所述第一乘法器用于将所述第一波形数据X1和幅度参数A相乘得到第三波形数据X3；

[0143] 所述加法器用于将所述第三波形数据X3和所述第二偏置参数Vca求和得到第四波形数据X4，并输出至所述主要DAC；

[0144] 所述第二乘法器用于将所述测量波形数据X5和所述第一波形数据X1相乘得到第五波形数据X6，并输出至所述第一低通滤波器；

[0145] 所述第三乘法器用于将所述测量波形数据X5和所述第二波形数据X2相乘得到第六波形数据X7，并输出至所述第二低通滤波器；

[0146] 所述第一低通滤波器用于输出两路参数，其中一路输出至所述管理模块，另一路输出至所述数字运算子模块；

[0147] 所述第二低通滤波器用于输出两路参数，其中一路输出至所述管理模块，另一路输出至所述数字运算子模块；

[0148] 所述数字运算子模块用于输出幅度参数R和相位参数θ。

[0149] 在该实施例中，第一种工作模式主要实现的功能是产生特点频率和电压的正弦信号，并从测量信号中提取该频率信号的信息，作为实现结果输出。

[0150] 第一种工作模式的输入参数包括频率F、相位φ、幅度A、偏置Vo，这些参数通过管理模块发送至信号生成模块，参数所表示的输出信号S解析形式为：

[0151] S(t)＝Asin(2*π*F*t+φ)+Vo

[0152] 信号生成模块用于生成波形数据发送给数据转换单元，并将参数信号波形数据发送给信号采集数据处理模块。

[0153] 参考信号生成子模块需要配置的参数为频率F和相位φ，连续输出第一波形数据X1和第二波形数据X2，解析形式为：

[0154] X1＝sin(2*π*F*t+φ)；

[0155]

[0156] 非线性修正子模块依据辅助DAC的标定数据，将所述偏置参数Vo分解为第一偏置参数Vo1和第二偏置参数Vca，分别由两个DAC输出。由于辅助DAC输出范围大，导致其电压步
进比较大，直接将偏置电压由辅助DAC输出，会导致实际电压和预设相差较大。而通过标定
辅助DAC的输出电压，配合主要DAC对输出电压进行内插，可以得到较好的偏置电压准确度。

[0157] 第一波形数据X1和幅度A相乘得到第三波形数据X3，第三波形数据X3和第二偏置参数Vca求和得到第四波形数据X4，并输出至所述主要DAC，其解析形式为：

[0158] X4＝A*sin(2*π*F*t+φ)+Vca

[0159] 信号采集数据处理模块接收采集测量波形数据X5，经过数学处理提取出特定频率的信号信息。

[0160] 测量波形数据X5输入第二乘法器与X1相乘得到第五波形数据X6，输入第三乘法器与X2相乘得到第六波形数据X7，解析形式为：

[0161] X5＝R*sin(2*π*F*t+θ)+N(t)

[0162]

[0163]

[0164] 其中，N(t)为除目标信号之外的噪声信号。

[0165] 将X6和X7分别经过第一低通滤波器和第二低通滤波器滤除高频信号，只保留与幅度和相位相关的量，即 和 分别作为X和Y信号输出。

[0166] X和Y信号同时输入数字运算子模块，通过平方平均值运算和反正切运算等，输出幅度参数和相位参数。

[0167] 进一步的，基于本发明上述实施例，参考图6，图6为本发明实施例提供的一种数据处理单元在第二种工作模式下的结构示意图。

[0168] 在第二种工作模式下，所述信号生成模块包括：非线性修正子模块51、参考信号生成子模块52、乘法器53和加法器54；

[0169] 所述信号采集数据处理模块包括：低通滤波器61和数据重组模块62；

[0170] 其中，所述非线性修正子模块用于接收偏置参数Vo，并将所述偏置参数Vo分解为第一偏置参数Vo1和第二偏置参数Vca，且将所述第一偏置参数Vo1输出至所述辅助DAC；

[0171] 所述参考信号生成子模块用于接收频率参数F和波形形状参数，依据不同的波形形状参数，输出不同形状的周期波形X1；

[0172] 所述乘法器用于将所述周期波形X1和幅度A参数相乘得到第一波形数据X3；

[0173] 所述加法器用于将所述第一波形数据X3和所述第二偏置参数Vca求和得到第二波形数据X4，并输出至所述主要DAC；

[0174] 所述低通滤波器用于将所述测量波形数据X5进行处理得到第三波形数据Y，并输出至所述数据重组模块；

[0175] 所述数据重组模块用于将所述第三波形数据Y和所述第二波形数据X4进行重组，输出二元向量参数。

[0176] 在该实施例中，第二种工作模式主要实现的功能是产生特定频率、电压和形状的激励信号，将采集到的信号数据和生产的数据在时间上一一对应，形成一组向量作为实验
结果输出。

[0177] 第二种工作模式的输入参数包括频率F、波形形状参数、幅度A和偏置Vo，这些参数通过管理模块发送至信号生成模块。

[0178] 信号生成模块包括非线性修正子模块、参考信号生成子模块、乘法器和加法器，用于生成波形数据发送给数据转换单元，并将参考信号波形数据发送给信号采集数据处理模
块。

[0179] 参考信号生成子模块需要配置的参数有频率F和波形形状参数，根据不同的波形形状参数，参考信号生成子模块输出频率为F的正弦波、三角波或锯齿波等形状的周期波形
X1。

[0180] 非线性修正子模块依据辅助DAC的标定数据，将偏置参数Vo分解为第一偏置参数Vo1和第二偏置参数Vca，分别由两个DAC输出。由于辅助DAC输出范围大，导致其电压步进比
较大，直降将偏置电压由辅助DAC输出，会导致实际电压和预设相差较大。而通过标定辅助
DAC的输出电压，配合主要DAC对输出电压进行内插，可以得到较好的偏置电压准确度。

[0181] 周期波形X1和幅度A相乘得到第一波形数据X3，X3与第二偏置参数Vca求和得到第二波形数据X4，并输出至所述主要DAC和信号采集数据处理模块。

[0182] 信号采集数据处理模块包括低通滤波器和数据重组模块，用于接收采集测量波形数据X5，经过数据处理得到的第三波形数据Y和第二波形数据X4的对应关系。

[0183] 测量波形数据X5输入低通滤波器，得到第三波形数据Y与输入的第二波形数据X4进行重组，得到二元向量(X4，Y)输出。

[0184] 实验中，一般把频率参数F设置的很小，典型值是0.1Hz，对于待测系统来说近似缓慢变化的直流信号，避免由于信号变化太快引入的非线性效应影响实验精度。

[0185] 进一步的，基于本发明上述实施例，参考图7，图7为本发明实施例提供的一种非线性修正子模块的结构示意图。

[0186] 所述非线性修正子模块包括：标定矩阵单元71和减法单元72；

[0187] 其中，所述标定矩阵单元71用于接收偏置参数Vo，并将所述偏置参数分解为第一偏置参数Vo1和第二预偏置参数Vo2，且将所述第一偏置参数Vo1输出至所述辅助DAC；

[0188] 所述减法单元72用于接收所述偏置参数Vo和所述第二预偏置参数Vo2，将所述偏置参数Vo与所述第二预偏置参数Vo2相减，获得所述第二偏置参数Vca。

[0189] 在该实施例中，非线性修正子模块从计算机中下载标定矩阵，标定矩阵的内容是将辅助DAC的理想输出电压和实际输出电压一一对应，这个矩阵不宜过大，以节省存储资
源。

[0190] 基于本发明上述全部实施例，在本发明另一实施例中还提供了一种测量纳米器件输运性质的方法，参考图8，图8为本发明实施例提供的一种测量纳米器件输运性质的方法
的流程示意图。

[0191] 所述方法包括：

[0192] S101：接收计算机输出的工作指令和数据，并存储至随机存储器中；

[0193] S102：采用先入先出的方式从所述随机存储器中读取工作指令和数据；

[0194] S103：依据读取的工作指令和数据，判断FPGA模块的工作模式；

[0195] S104：当满足第一种工作模式的条件时，FPGA模块进入第一种工作模式，并输出第一种测量参数；

[0196] S105：当满足第二种工作模式的条件时，FPGA模块进入第二种工作模式，并输出第二种测量参数；

[0197] S106：将所述第一种测量参数或所述第二种测量参数存储至随机存储器中；

[0198] S107：判断计算机输出的工作指令和数据是否执行完成；

[0199] S108：若是，则将随机存储器中的所述第一种测量参数或所述第二种测量参数上传至计算机；

[0200] 若否，则返回采用先入先出的方式从所述随机存储器中读取工作指令和数据，这一步骤。

[0201] 进一步的，基于本发明上述实施例，参考图9，图9为本发明实施例提供的一种非线性修正子模块的工作方法的流程示意图。

[0202] S201：从所述计算机下载标定矩阵，生成标定矩阵单元；

[0203] S202：所述标定矩阵单元接收偏置参数；

[0204] S203：依据所述标定矩阵，将所述偏置参数与所述标定矩阵中的元素进行比较，将所述偏置参数分解为第一偏置参数和第二预偏置参数，且将所述第一偏置参数输出至所述
辅助DAC；

[0205] S204：将所述偏置参数与所述第二预偏置参数相减，获得所述第二偏置参数。

[0206] 基于本发明上述全部实施例，可知，本发明基于FPGA芯片和周围电路实现了一种测量纳米器件输运性质的系统和方法，可以应用于量子输运实验等实验场合。本发明利用
FPGA的高性能、并行化、资源丰富的优势，在FPGA内部实现了核心的数据处理逻辑，简化了
外部电路结构，提高系统的集成度和性能。

[0207] 本发明中利用了FPGA的高性能、并行化、资源丰富的优点，在FPGA片内实现了多种工作模式，实时生成输出信号和采集输入信号，并对采集到的输入信号进行实时数据处理，
数据处理的逻辑通过并行优化提高处理速度。相比较采用软件控制工作模式和处理数据的
方式，本发明具有更强的数据处理性能和更高的集成度。

[0208] 并且，本发明中主要工作模式的逻辑均在FPGA内部实现，计算机不需要进行繁重的运算，而通过软件方式实现的系统，需要高性能计算机进行数据处理，而高性能计算机的
价格一般在1万元以上，且数据处理能力弱于基于FPGA的实现。本发明中全部电路自主设
计，集成度高、外围电路简单，最终成本低于购买相同功能的商业仪器和配套软件的费用。

[0209] 进一步的，本发明中的数模转换模块采用了两块DAC，将高精度低电压范围的DAC对低精度大输出电压范围DAC组合输出，在实验中兼具输出信号电压范围大和精度高两个
优点。

[0210] 以上对本发明所提供的一种测量纳米器件输运性质的系统和方法进行了详细介绍，本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只
是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的一般技术人员，依据本发
明的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理
解为对本发明的限制。

[0211] 需要说明的是，本说明书中的各个实施例均采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似的部分互相参见即可。
对于实施例公开的装置而言，由于其与实施例公开的方法相对应，所以描述的比较简单，相
关之处参见方法部分说明即可。

[0212] 还需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间
存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵
盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备所固有的要素，
或者是还包括为这些过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，
由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备
中还存在另外的相同要素。

[0213] 对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的
一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明
将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一
致的最宽的范围。