一种硅基氮化镓外延结构及其制作方法

摘要

本发明公开了一种硅基氮化镓外延结构及其制作方法，所述外延结构包括硅衬底，依次设于硅衬底上的Al层、含氮缓冲层、剥离层、N-GaN层、有源层和P-GaN层；所述含氮缓冲层包括AlN层、Aly1Ga1-y1N层和GaN层，所述AlN层设置在Al层和Aly1Ga1-y1N层之间，所述GaN层设置在Aly1Ga1-y1N层和剥离层之间；所述剥离层由SiO2、SiNx、Al2O3、AlN中的一种或几种制成。本发明的剥离层不仅可以减少后续形成GaN的缺陷，也可以采用简单的湿法腐蚀工艺来腐蚀剥离层，从而去除硅衬底。

权利要求

1.一种硅基氮化镓外延结构，其特征在于，包括硅衬底，依次设于硅衬底上的Al层、含氮缓冲层、剥离层、N-GaN层、有源层和P-GaN层；

所述含氮缓冲层包括AlN层、Aly1Ga1-y1N层和GaN层，所述AlN层设置在Al层和Aly1Ga1-y1N层之间，所述GaN层设置在Aly1Ga1-y1N层和剥离层之间；

所述剥离层由SiO2、SiNx、Al2O3、AlN中的一种或几种制成。

2.如权利要求1所述的硅基氮化镓外延结构，其特征在于，所述剥离层设有若干个孔洞，所述孔洞贯穿所述剥离层，设置在剥离层上的N-GaN层填充在孔洞内。

3.如权利要求2所述的硅基氮化镓外延结构，其特征在于，所述剥离层的厚度为10～

300nm。

4.如权利要求2所述的硅基氮化镓外延结构，其特征在于，所述孔洞的形状为漏斗形，所述孔洞的顶端开口的宽度为a，底端开口的宽度为b，其中，b＝(0.4～0.6)*a。

5.如权利要求3所述的硅基氮化镓外延结构，其特征在于，a＝6～50μm。

6.如权利要求2所述的硅基氮化镓外延结构，其特征在于，孔洞与孔洞之间的距离为c，c＝5～20μm。

7.如权利要求1所述的硅基氮化镓外延结构，其特征在于，所述Al层的厚度为一层Al原子的厚度；

所述AlN层的厚度为100～500nm，Aly1Ga1-y1N层的厚度为200～300nm，GaN层的厚度为1～2μm。

8.一种如权利要求1～7所述的硅基氮化镓外延结构的制作方法，其特征在于，包括：在衬底上形成Al层；

在Al层上形成含氮缓冲层，所述含氮缓冲层包括依次形的AlN层、Aly1Ga1-y1N层和GaN层；

在GaN层上形成剥离层，所述剥离层由SiO2、SiNx、Al2O3、AlN中的一种或几种制成；

在剥离层上形成外延层。

9.如权利要求8所述的硅基氮化镓外延结构的制作方法，其特征在于，所述Al层和含氮缓冲层的制作方法包括：维持MOCVD反应腔温度为1000～1100℃，压力为50～200torr，在氢气气氛中处理硅衬底1～5分钟；

维持反应腔温度为1100～1100℃，压力为50～200torr，在MOCVD反应腔中通入三甲基铝，在硅衬底上形成Al层；

维持反应腔温度为960～1060℃，压力为50～200torr，在MOCVD设备中通入NH3和TMA，在Al层上形成AlN层；

维持反应腔温度为960～1060℃，压力为50～200torr，在MOCVD反应腔中通入NH3、TMA和三甲基镓(TMGa)，在AlN层上形成Aly1Ga1-y1N层；

维持反应腔温度为1000～1100℃，压力为100～300torr，通入气体NH3和TMGa，在Aly1Ga1-y1N层上形成GaN层。

10.如权利要求8所述的硅基氮化镓外延结构的制作方法，其特征在于，所述剥离层的制作方法包括：维持反应腔温度为200～300℃，压力为450～550torr，在PECVD设备中通入SiH4和N2O，在GaN层上形成剥离层；或者，维持反应腔温度为200～300℃，压力为450～550torr，在PECVD设备中通入SiNx、SiH4和N2O，在GaN层上形成剥离层；或者，维持反应腔温度为200～300℃，压力为450～550torr，在PECVD设备中通入Al2O3、TEMA和N2O，在GaN层上形成剥离层。

说明书

一种硅基氮化镓外延结构及其制作方法

技术领域

[0001] 本发明涉及发光二极管技术领域，尤其涉及一种硅基氮化镓外延结构及其制作方法。

背景技术

[0002] 第三代半导体材料主要包括碳化硅(SiC)、氮化镓(GaN)、金刚石等，与第二代半导体硅(Si)、砷化镓(GaAs)等材料相比，第三代半导体材料氮化镓(GaN)具有更大的禁带宽度(>3eV)，一般也被称为宽禁带半导体材料。

[0003] 得益于禁带宽度的优势，GaN材料在击穿电场、本征载流子浓度、抗辐照能力方面都明显优于Si、GaAs等传统半导体材料。

[0004] 此外，GaN材料在载流子迁移率、饱和载流子浓度等方面也较Si更为优异，因此特别适用于制作具有高功率密度、高速度、高效率的功率与微波电子器件，在5G通讯、云计算、快充电源、无线充电等领域具有广泛的应用前景。

[0005] 与此同时，将GaN外延生长在硅衬底之上，可以有效地结合GaN材料的高性能以及成熟Si晶圆的大尺寸、低成本优势。但是，镓与硅之间的晶格失配很大，由于很高的缺陷密度，54％的热膨胀系数，外延膜在降温过程中产生裂纹，金属架直接与硅衬底结束时会有化学回融反应。

[0006] 在硅衬底上形成高质量的氮化镓材料，同时便于将硅衬底去除，是现有的一个技术难题。

发明内容

[0007] 本发明所要解决的技术问题在于，提供一种硅基氮化镓外延结构及其制作方法，在硅衬底上形成高质量的氮化镓材料，同时便于将硅衬底去除。

[0008] 为了解决上述技术问题，本发明提供了一种硅基氮化镓外延结构，包括硅衬底，依次设于硅衬底上的Al层、含氮缓冲层、剥离层、N-GaN层、有源层和P-GaN层；

[0009] 所述含氮缓冲层包括AlN层、Aly1Ga1-y1N层和GaN层，所述AlN层设置在Al层和Aly1Ga1-y1N层之间，所述GaN层设置在Aly1Ga1-y1N层和剥离层之间；

[0010] 所述剥离层由SiO2、SiNx、Al2O3、AlN中的一种或几种制成。

[0011] 作为上述方案的改进，所述剥离层设有若干个孔洞，所述孔洞贯穿所述剥离层，设置在剥离层上的N-GaN层填充在孔洞内。

[0012] 作为上述方案的改进，所述剥离层的厚度为10～300nm。

[0013] 作为上述方案的改进，所述孔洞的形状为漏斗形，所述孔洞的顶端开口的宽度为a，底端开口的宽度为b，其中，

[0014] b＝(0.4～0.6)*a。

[0015] 作为上述方案的改进，a＝6～50μm。

[0016] 作为上述方案的改进，孔洞与孔洞之间的距离为c，c＝5～20μm。

[0017] 作为上述方案的改进，所述Al层的厚度为一层Al原子的厚度；

[0018] 所述AlN层的厚度为100～500nm，Aly1Ga1-y1N层的厚度为200～300nm，GaN层的厚度为1～2μm。

[0019] 相应地，本发明还提供了一种硅基氮化镓外延结构的制作方法，包括：

[0020] 在衬底上形成Al层；

[0021] 在Al层上形成含氮缓冲层，所述含氮缓冲层包括依次形的AlN层、Aly1Ga1-y1N层和GaN层；

[0022] 在GaN层上形成剥离层，所述剥离层由SiO2、SiNx、Al2O3、AlN中的一种或几种制成；

[0023] 在剥离层上形成外延层。

[0024] 作为上述方案的改进，所述Al层和含氮缓冲层的制作方法包括：

[0025] 维持MOCVD反应腔温度为1000～1100℃，压力为50～200torr，在氢气气氛中处理硅衬底1～5分钟；

[0026] 维持反应腔温度为1100～1100℃，压力为50～200torr，在MOCVD反应腔中通入三甲基铝，在硅衬底上形成Al层；

[0027] 维持反应腔温度为960～1060℃，压力为50～200torr，在MOCVD设备中通入NH3和TMA，在Al层上形成AlN层；

[0028] 维持反应腔温度为960～1060℃，压力为50～200torr，在MOCVD反应腔中通入NH3、TMA和三甲基镓(TMGa)，在AlN层上形成Aly1Ga1-y1N层；

[0029] 维持反应腔温度为1000～1100℃，压力为100～300torr，通入气体NH3和TMGa，在Aly1Ga1-y1N层上形成GaN层。

[0030] 作为上述方案的改进，所述剥离层的制作方法包括：

[0031] 维持反应腔温度为200～300℃，压力为450～550torr，在PECVD设备中通入SiH4和N2O，在GaN层上形成剥离层；或者，

[0032] 维持反应腔温度为200～300℃，压力为450～550torr，在PECVD设备中通入SiNx、SiH4和N2O，在GaN层上形成剥离层；或者，

[0033] 维持反应腔温度为200～300℃，压力为450～550torr，在PECVD设备中通入Al2O3、TEMA和N2O，在GaN层上形成剥离层。

[0034] 实施本发明，具有如下有益效果：

[0035] 本发明提供的一种硅基氮化镓外延结构，包括硅衬底，依次设于硅衬底上的Al层、含氮缓冲层、剥离层和氮化镓外延层，所述氮化镓外延层包括依次设置在剥离层上的N-GaN层、有源层和P-GaN层。

[0036] 本发明的Al层和含氮缓冲层用于减少硅衬底和氮化镓外延层之间的晶格失配，提高外延结构的晶体质量。本发明的剥离层不仅可以减少后续形成GaN的缺陷，也可以采用简单的湿法腐蚀工艺来腐蚀剥离层，从而去除硅衬底。

[0037] 本发明的剥离层由SiO2、SiNx、Al2O3、AlN中的一种或几种制成。上述材料为氧化物或是氮化物，不仅与氮化镓具有良好的黏附性，还容易被氢氟酸蚀刻。

[0038] 本发明在剥离层中形成漏斗形的孔洞，可以让腐蚀液轻易地进入到剥离层的内部将剥离层腐蚀掉，从而使硅衬底与氮化镓外延层分离。

附图说明

[0039] 图1是本发明外延结构的结构示意图；

[0040] 图2是本发明孔洞的结构示意图；

[0041] 图3是本发明孔洞的排布示意图。

具体实施方式

[0042] 为使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明作进一步地详细描述。

[0043] 参见图1，本发明提供的一种硅基氮化镓外延结构，包括硅衬底10，依次设于硅衬底10上的Al层20、含氮缓冲层30、剥离层40和氮化镓外延层50，所述氮化镓外延层50包括依次设置在剥离层40上的N-GaN层51、有源层52和P-GaN层53。

[0044] 本发明的Al层20和含氮缓冲层30用于减少硅衬底10和氮化镓外延层50之间的晶格失配，提高外延结构的晶体质量。

[0045] 具体的，本发明的含氮缓冲层30包括AlN层31、Aly1Ga1-y1N层32和GaN层33，所述AlN层31设置在Al层20和Aly1Ga1-y1N层32之间，所述GaN层33设置在Aly1Ga1-y1N层32和剥离层40之间。

[0046] 本发明含氮缓冲层30中的AlN层31、Aly1Ga1-y1N层32和GaN层33都是三五族元素，晶格都很接近，且与N元素结合，能有效降低硅衬底10和氮化镓之间的晶格失配，提高外延结构的晶体质量。

[0047] 具体的，AlN层31的厚度为100～500nm，Aly1Ga1-y1N层32的厚度为200～300nm，GaN层33的厚度为1～2μm。

[0048] 由于AlN的晶格常数为0.3112nm小于Si(111)衬底10的有效晶格常数0.3840nm，因此AlN层中会积累张应力，使得位错得以弯曲、湮灭。若AlN层的厚度小于100nm，则厚度太薄，无法遮挡；若AlN层的厚度大于500nm，则厚度太大，AlN层容易裂开。

[0049] 由于Si与Ga反应会形成回融刻蚀坑，造成LED芯片漏电、抗静电能力差，故在生长GaN之前，先生长一定厚度的AlN作为屏障，可以阻止Si与Ga发生化学反应。

[0050] 本发明的Aly1Ga1-y1N层32作为中间层，起到缓冲AlN与GaN的晶格作用。

[0051] 当GaN层33的厚度达到1μm时，GaN层33才整个长平；若GaN层33的厚度大于2μm时，则厚度太厚，后面形成的氮化镓外延层50会应力失配，裂开。

[0052] 本发明的剥离层40用于分离硅衬底10和氮化镓外延层50。需要说明的是，本发明的外延结构在制作成芯片的过程中，需要去除硅衬底10来提高芯片的发光效率。剥离出来的硅衬底10可以重复使用，以降低生产成本。

[0053] 本发明的剥离层40不仅可以减少后续形成GaN的缺陷，也可以采用简单的湿法腐蚀工艺来腐蚀剥离层40，从而去除硅衬底10。

[0054] 本发明的剥离层40由SiO2、SiNx、Al2O3、AlN中的一种或几种制成。上述材料为氧化物或是氮化物，不仅与氮化镓具有良好的黏附性，还容易被氢氟酸蚀刻。

[0055] 本发明的剥离层40可以为单层结构，也可以为双层结构。剥离层40的厚度不仅影响硅衬底10的分离，也影响氮化镓外延层50的晶体质量。

[0056] 优选的，所述剥离层40的厚度为10～300nm。若剥离层40的厚度小于10nm，则厚度太薄，无法成膜；若剥离层40的厚度大于300nm，则厚度太厚，剥离层40会形成块状，块状与氮化镓之间的内应力大太，会造成SiO2断裂崩离。

[0057] 为了便于腐蚀液蚀刻剥离层40，所述剥离层40设有若干个孔洞41，所述孔洞41贯穿所述剥离层40，其中，设置在剥离层40上的N-GaN层填充在孔洞41内。

[0058] 优选的，所述孔洞41的形状为漏斗形。本发明在剥离层40中形成漏斗形的孔洞，可以让腐蚀液轻易地进入到剥离层40的内部将剥离层40腐蚀掉，从而使硅衬底10与氮化镓外延层50分离。需要说明的是，填充在孔洞内的氮化镓外延层50在腐蚀的过程中会发生断裂，与缓冲层分离，但不影响氮化镓外延层50整体的质量。

[0059] 参见图2，所述孔洞41的顶端开口的直径为a，底端开口的直径为b，为了便于腐蚀液进入到剥离层40的内部，优选的，b＝(0.4～0.6)*a。

[0060] 更优的，a＝6～50μm。若孔洞的顶端开口的直径a小于6μm，则开口太小，外延层难以在孔洞内形成；若a大于50μm，则开口太大，孔洞内的外延层难以断裂分离。

[0061] 参见图3，所述孔洞41呈阵列排布，孔洞41与孔洞41之间的距离为c，优选的，c＝5～20μm。若c小于5μm，则距离太小，外延层缺陷密度会增加；若c大于20μm，则距离太大，也会影响外延层质量。

[0062] 需要说明的是，为了进一步提高外延结构的晶体质量，所述剥离层40和N-GaN层51之间还设有一层U-GaN层54，所述P-GaN层53和有源层52之间还设有一层P型AlGaN层55。

[0063] 相应地，本发明还提供了一种硅基氮化镓外延结构的制作方法，包括以下步骤：

[0064] 一、在硅衬底上形成Al层和含氮缓冲层；

[0065] 具体的，包括：

[0066] 1、维持MOCVD反应腔温度为1000～1100℃，压力为50～200torr，在氢气气氛中处理硅衬底1～5分钟；

[0067] 由于硅衬底表面有一层薄薄的SiO2，在高温下用氢气可以去除衬底表面的氧原子及其他杂质，为后期形成性能良好的外延层打下良好的基础。

[0068] 2、维持反应腔温度为1100～1100℃，压力为50～200torr，在MOCVD反应腔中通入三甲基铝(TMAl)，在硅衬底上形成Al层；

[0069] 需要说明的是，Al层的厚度为一层Al原子的厚度。

[0070] 本发明的Al层可有效钝化硅衬底，防止硅衬底与后期的反应气体NH3反应形成非晶的SiNx，SiNx会严重影响后期GaN晶体的生长质量；同时，Al层也可作为后期AlN的生长种子，使得AlN层均匀覆盖于基体表面。

[0071] 3、维持反应腔温度为960～1060℃，压力为50～200torr，在MOCVD设备中通入NH3和TMA，在Al层上形成AlN层；

[0072] 4、维持反应腔温度为960～1060℃，压力为50～200torr，在MOCVD反应腔中通入NH3、TMA和三甲基镓(TMGa)，在AlN层上形成Aly1Ga1-y1N层。

[0073] 其中，y1的取值范围为0.35～1，且y1随着所述Aly1Ga1-y1N层厚度的增加呈递减变化；或y1为0.1～1；且y1随着Aly1Ga1-y1N层厚度的增加呈递减变化。具体的，所述递减变化为连续变化、梯度变化或混合梯度变化。连续变化是指y1随着缓冲层厚度的增加均匀地减小；梯度变化是指在某一厚度范围内，y1值维持恒定，当到厚度增加到另一厚度范围后，y1减小到某一特定的值，并维持恒定；混合梯度变化是指上述两种变化的结合。优选的，递减变化为梯度变化。

[0074] 其中，Aly1Ga1-y1N层的厚度为200～300nm，优选的，其厚度为250～300nm。

[0075] 需要说明的是，如果直接在AlN层上生长GaN，那么来自AlN层的大量位错会向上延伸至GaN层，积累在GaN层中的压应力导致位错密度大幅提升。因此，制备了Aly1Ga1-y1N层，并且在其生长的过程中，通过控制TMA流量，使Al组分从y1＝1梯度降低至y1＝0.35或y1＝0.1。随着Al组分的减少，Aly1Ga1-y1N晶格不断增大，压应力不断积累，在压应力作用下，来自AlN层的大量位错会在Aly1Ga1-y1N界面处发生弯曲、合并、湮灭，使得延伸至GaN的位错密度就会随之大幅减少，GaN的晶体质量得到提高。

[0076] 5、维持反应腔温度为1000～1100℃，压力为100～300torr，通入气体NH3和TMGa，在Aly1Ga1-y1N层上形成GaN层。

[0077] 二、在缓冲层上形成剥离层，

[0078] 采用蒸镀、溅镀、PECVD或MOCVD工艺，在GaN层上形成剥离层。

[0079] 具体的，所述剥离层有多种实施方式，包括：

[0080] 实施案例一：维持反应腔温度为200～300℃，压力为450～550torr，在PECVD设备中通入SiH4和N2O，在GaN层上形成剥离层。

[0081] 实施案例二：维持反应腔温度为200～300℃，压力为450～550torr，在PECVD设备中通入SiNx、SiH4和N2O，在GaN层上形成剥离层。

[0082] 实施案例三：维持反应腔温度为200～300℃，压力为450～550torr，在PECVD设备中通入Al2O3、TEMA和N2O，在GaN层上形成剥离层。

[0083] 三、对所述剥离层进行刻蚀，形成若干个孔洞；

[0084] 采用光刻工艺，对所述剥离层进行刻蚀，刻蚀至GaN层的表面形成漏若干个漏斗形的孔洞。

[0085] 具体的，在剥离层上涂覆一层光刻胶，并对光刻胶进行软考，软烤温度90～100℃，在光刻胶上面覆盖光罩，在波长为365nm的光照下曝光10～15秒，用显影剂显影，显出图型，再对光刻胶进行硬烤，硬烤温度为110～130℃，时间为3～65min；然后采用氢氟酸来蚀刻剥离层，蚀刻时间为30～60min。

[0086] 本发明在剥离层中形成漏斗形的孔洞，可以让腐蚀液轻易地进入到剥离层的内部将剥离层腐蚀掉，从而使硅衬底与氮化镓外延层分离。需要说明的是，填充在孔洞内的氮化镓外延层在腐蚀的过程中会发生断裂，与缓冲层分离，但不影响氮化镓外延层整体的质量。

[0087] 参见图2，所述孔洞的顶端开口的直径为a，底端开口的直径为b，为了便于腐蚀液进入到剥离层的内部，优选的，b＝(0.4～0.6)*a。

[0088] 更优的，a＝6～50μm。若孔洞的顶端开口的直径a小于6μm，则开口太小，外延层难以在孔洞内形成；若a大于50μm，则开口太大，孔洞内的外延层难以断裂分离。

[0089] 需要说明的是，所述孔洞呈阵列排布，孔洞与孔洞之间的距离为c，优选的，c＝5～20μm。若c小于5μm，则距离太小，外延层缺陷密度会增加；若c大于20μm，则距离太大，也会影响外延层质量。

[0090] 四、在所述剥离层和孔洞内形成外延层。

[0091] 采用MOCVD工艺，在剥离层和孔洞内依次形成N-GaN层、有源层和P-GaN层。

[0092] 以上所揭露的仅为本发明一种较佳实施例而已，当然不能以此来限定本发明之权利范围，因此依本发明权利要求所作的等同变化，仍属本发明所涵盖的范围。