集成电路（IC）器件

摘要

提供了一种集成电路(IC)器件，该集成电路(IC)器件包括逻辑单元，该逻辑单元具有由单元边界限定的区域。逻辑单元包括第一器件区域、器件隔离区域和第二器件区域。第一器件区域和第二器件区域布置为在第一方向上彼此间隔开，第一方向垂直于第二方向。器件隔离区域在第一器件区域和第二器件区域之间。第一器件区域在第二方向上的第一最大长度小于单元边界在第二方向上的宽度，并且第二器件区域在第二方向上的第二最大长度基本上等于单元边界在第二方向上的宽度。

权利要求

1.一种集成电路器件，包括：

逻辑单元，具有由单元边界限定的区域，

所述逻辑单元包括第一器件区域、器件隔离区域和第二器件区域，所述第一器件区域和所述第二器件区域布置为在第一方向上彼此间隔开，所述第一方向垂直于第二方向，所述器件隔离区域在所述第一器件区域和所述第二器件区域之间，所述第一器件区域在所述第二方向上的第一最大长度小于所述单元边界在所述第二方向上的宽度，并且所述第二器件区域在所述第二方向上的第二最大长度等于所述单元边界在所述第二方向上的宽度。

2.如权利要求1所述的集成电路器件，其中

所述逻辑单元还包括在所述第二方向上以第一节距布置的多个栅极结构，所述多个栅极结构中的每个在至少所述第一器件区域之上在所述单元边界内在所述第一方向上延伸，并且所述第二最大长度和所述第一最大长度之间的差异等于所述第一节距。

3.如权利要求1所述的集成电路器件，其中

所述单元边界包括一对竖直边界线，

所述一对竖直边界线的每个在所述逻辑单元的高度方向上延伸并彼此平行，并且所述一对竖直边界线限定所述逻辑单元的宽度，所述第一器件区域与所述一对竖直边界线中的一个竖直边界线间隔开，并且所述第二器件区域的在所述第二方向上彼此相反的一对侧面分别与所述一对竖直边界线相接。

4.如权利要求1所述的集成电路器件，其中

所述逻辑单元包括一个或更多个第一鳍型有源区域和第一鳍分隔绝缘部分，所述一个或更多个第一鳍型有源区域位于所述第一器件区域上并在所述第二方向上延伸，所述第一鳍分隔绝缘部分在所述一个或更多个第一鳍型有源区域和所述单元边界之间，所述第一鳍分隔绝缘部分面对所述第二器件区域，所述器件隔离区域在所述第一鳍分隔绝缘部分和所述第二器件区域之间，所述一个或更多个第一鳍型有源区域与所述单元边界间隔开第一距离，并且所述第一鳍分隔绝缘部分在所述一个或更多个第一鳍型有源区域和所述单元边界之间。

5.如权利要求4所述的集成电路器件，其中

所述逻辑单元还包括一个或更多个第二鳍型有源区域和第二鳍分隔绝缘部分，所述一个或更多个第二鳍型有源区域在所述第二器件区域上并在所述第二方向上延伸，所述第二鳍分隔绝缘部分包括面对所述一个或更多个第二鳍型有源区域的端部的侧壁，所述第二鳍分隔绝缘部分在所述第一方向上沿着所述单元边界在与所述单元边界重叠的位置延伸，在所述第二方向上，所述一个或更多个第二鳍型有源区域与所述单元边界间隔开第二距离，所述第二鳍分隔绝缘部分在所述一个或更多个第二鳍型有源区域和所述单元边界之间，并且所述第二距离小于所述第一距离。

6.如权利要求1所述的集成电路器件，其中

所述逻辑单元包括第一鳍分隔绝缘部分和第二鳍分隔绝缘部分，所述第一鳍分隔绝缘部分在所述单元边界的竖直边界线和所述第一器件区域之间，所述第一鳍分隔绝缘部分具有在所述第二方向上的第一宽度，所述竖直边界线在所述第一方向上延伸，所述第二鳍分隔绝缘部分在所述第二器件区域中沿着所述竖直边界线延伸，所述第二鳍分隔绝缘部分具有在所述第二方向上的第二宽度，并且所述第二宽度小于所述第一宽度。

7.如权利要求6所述的集成电路器件，其中

所述逻辑单元还包括多个第一鳍型有源区域和多个第二鳍型有源区域，所述多个第一鳍型有源区域的每个在所述第一器件区域中在所述第二方向上延伸并且每个具有面对所述第一鳍分隔绝缘部分的第一端，所述多个第二鳍型有源区域的每个在所述第二器件区域中在所述第二方向上延伸并且每个具有面对所述第二鳍分隔绝缘部分的第二端，所述竖直边界线和所述多个第一鳍型有源区域中的每个的所述第一端之间在所述第二方向上的第一距离大于所述竖直边界线和所述多个第二鳍型有源区域中的每个的所述第二端之间在所述第二方向上的第二距离。

8.如权利要求6所述的集成电路器件，其中

所述逻辑单元还包括多个栅极结构和虚设栅极结构，

所述多个栅极结构的每个在所述第一器件区域和所述第二器件区域上在与所述竖直边界线间隔开的位置在所述第一方向上延伸，所述虚设栅极结构在所述第一鳍分隔绝缘部分上，所述虚设栅极结构在所述第一方向上延伸，并且所述虚设栅极结构与所述第二鳍分隔绝缘部分一起在所述第一方向上形成直线。

9.如权利要求8所述的集成电路器件，其中所述虚设栅极结构的一端面对所述第二鳍分隔绝缘部分的侧壁。

10.如权利要求8所述的集成电路器件，其中所述虚设栅极结构沿着所述竖直边界线在所述第二鳍分隔绝缘部分上延伸。

11.一种集成电路器件，包括：

基板，包括在由单元边界限定的逻辑单元中的第一器件区域和第二器件区域，所述第一器件区域和所述第二器件区域由所述基板中的沟槽限定并在第一方向上彼此间隔开，所述第一器件区域在第二方向上的长度与所述第二器件区域在所述第二方向上的长度不同，所述第二方向垂直于所述第一方向，所述第一器件区域包括在所述第二方向上延伸的第一鳍型有源区域，所述第二器件区域包括在所述第二方向上延伸的第二鳍型有源区域；

器件隔离区域，在所述第一器件区域和所述第二器件区域之间且在所述基板中的所述沟槽中；

第一鳍分隔绝缘部分，在所述基板上且在所述第一器件区域和所述单元边界之间，所述第一鳍分隔绝缘部分在所述第一方向上沿着所述单元边界延伸，所述第一鳍分隔绝缘部分具有在所述第二方向上的第一宽度，并且所述第一鳍分隔绝缘部分面对所述第一鳍型有源区域的一端；以及第二鳍分隔绝缘部分，在所述第二器件区域上，所述第二鳍分隔绝缘部分与所述第一鳍分隔绝缘部分间隔开，所述第二鳍分隔绝缘部分在所述第一方向上沿着所述单元边界延伸，所述第二鳍分隔绝缘部分具有在所述第二方向上的第二宽度，所述第二宽度小于在所述第二方向上的所述第一宽度，所述第二鳍分隔绝缘部分面对所述第二鳍型有源区域的一端。

12.如权利要求11所述的集成电路器件，其中所述第一器件区域在所述第二方向上的第一最大长度小于所述第二器件区域在所述第二方向上的第二最大长度。

13.如权利要求11所述的集成电路器件，其中

所述第一鳍分隔绝缘部分面对所述第二器件区域，并且所述器件隔离区域插设在所述第一鳍分隔绝缘部分和所述第二器件区域之间。

14.如权利要求11所述的集成电路器件，其中所述第一鳍型有源区域在所述第二方向上的长度小于所述第二鳍型有源区域在所述第二方向上的长度。

15.如权利要求11所述的集成电路器件，还包括：虚设栅极结构，在所述第一鳍分隔绝缘部分上，其中

所述虚设栅极结构在所述第一方向上延伸，并且

所述虚设栅极结构与所述第二鳍分隔绝缘部分一起在所述第一方向上形成直线。

16.一种集成电路器件，包括：

单元边界接触部分，在彼此相邻的第一逻辑单元和第二逻辑单元之间，其中限定所述第一逻辑单元的第一单元边界和限定所述第二逻辑单元的第二单元边界在所述单元边界接触部分处彼此相接，所述第一逻辑单元包括第一器件区域、第二器件区域、第一鳍分隔绝缘部分以及第二鳍分隔绝缘部分的一部分，所述第一器件区域和所述第二器件区域在第一方向上彼此间隔开，所述第一器件区域包括在垂直于所述第一方向的第二方向上延伸的第一鳍型有源区域，所述第一鳍分隔绝缘部分具有第一内侧壁和第一外侧壁，所述第一内侧壁面对所述第一鳍型有源区域，所述第一外侧壁与所述单元边界接触部分对准，所述第二器件区域包括在所述第二方向上延伸的第二鳍型有源区域，所述第二鳍分隔绝缘部分在与所述单元边界接触部分重叠的位置在所述第一方向上沿着所述单元边界接触部分延伸，所述第二鳍分隔绝缘部分具有第二内侧壁和第二外侧壁，所述第二内侧壁面对所述第二鳍型有源区域，所述第二外侧壁位于所述第二逻辑单元内。

17.如权利要求16所述的集成电路器件，其中

所述第一逻辑单元包括在所述第一方向上延伸并以第一节距布置在所述第二方向上的多个栅极结构，所述第一器件区域在所述第二方向上的长度比所述第二器件区域在所述第二方向上的长度小所述第一节距。

18.如权利要求16所述的集成电路器件，其中

所述第一器件区域具有第一侧面和第二侧面，

所述第二侧面与所述第一侧面相反，

所述第一侧面与限定所述第一逻辑单元的区域的所述第一单元边界对准，所述第二侧面与所述单元边界接触部分间隔开，使所述第一鳍分隔绝缘部分在所述第二侧面和所述单元边界接触部分之间，并且所述第二器件区域包括在所述第二方向上的分别与所述第一单元边界和所述单元边界接触部分对准并限定所述第一逻辑单元的区域的两个侧面。

19.如权利要求16所述的集成电路器件，其中

所述第二逻辑单元包括在所述第一方向上彼此间隔开的相邻的第一器件区域和相邻的第二器件区域，所述相邻的第一器件区域包括第一侧面以及与所述第一侧面相反的第二侧面，所述第一侧面与所述单元边界接触部分对准，并且所述第二侧面与限定所述第二逻辑单元的所述第二单元边界间隔开。

20.如权利要求19所述的集成电路器件，其中

所述第一器件区域和所述相邻的第一器件区域在所述第二方向上的直线上彼此对准，并彼此间隔开而使所述第一鳍分隔绝缘部分在所述第一器件区域和所述相邻的第一器件区域之间，并且所述第二器件区域和所述相邻的第二器件区域在所述第二方向上的直线上彼此对准，并彼此邻接。

说明书

集成电路(IC)器件

技术领域

[0001] 发明构思涉及集成电路(IC)器件，更具体地，涉及包括鳍式场效应晶体管的IC器件。

背景技术

[0002] 近来，随着IC器件的按比例缩小快速地进展，不仅获得IC器件的高操作速度而且获得IC器件的操作准确性的兴趣已经增加。因此，需要发展一种具有这样的结构的IC器件，该结构能够根据晶体管的沟道类型提供改善的性能而且能够有效地利用有限的逻辑单元区域内的给定区域。

发明内容

[0003] 发明构思提供一种集成电路(IC)器件，其具有即使器件区域的面积根据IC器件的按比例缩小而减小也可以根据晶体管中的每个沟道类型提供优良性能的结构，并且还具有提高的性能可通过提高有源区域的利用来提供的结构。

[0004] 根据发明构思的一个方面，一种IC器件包括逻辑单元，该逻辑单元具有由单元边界限定的区域。逻辑单元包括第一器件区域、器件隔离区域和第二器件区域。第一器件区域和第二器件区域布置为在第一方向上彼此间隔开，第一方向垂直于第二方向。器件隔离区域在第一器件区域和第二器件区域之间。第一器件区域在第二方向上的第一最大长度小于单元边界在第二方向上的宽度，第二器件区域在第二方向上的第二最大长度基本上等于单元边界在第二方向上的宽度。

[0005] 根据发明构思的另一个方面，一种IC器件包括：基板，包括在由单元边界限定的逻辑单元中的第一器件区域和第二器件区域；器件隔离区域，在基板中的第一器件区域和第二器件区域之间的沟槽中；第一鳍分隔绝缘部分，在基板上；以及第二鳍分隔绝缘部分，在第二器件区域上。第一器件区域和第二器件区域由基板中的沟槽限定并在第一方向上彼此间隔开。第一器件区域在第二方向上的长度与第二器件区域在第二方向上的长度不同。第二方向垂直于第一方向。第一器件区域包括在第二方向上延伸的第一鳍型有源区域。第二器件区域包括在第二方向上延伸的第二鳍型有源区域。第一鳍分隔绝缘部分在第一器件区域和单元边界之间。第一鳍分隔绝缘部分在第一方向上沿着单元边界延伸。第一鳍分隔绝缘部分具有在第二方向上的第一宽度，并且第一鳍分隔绝缘部分面对第一鳍型有源区域的一端。第二鳍分隔绝缘部分与第一鳍分隔绝缘部分间隔开，在第一方向上沿着单元边界延伸，并具有在第二方向上的第二宽度，在第二方向上的第二宽度小于在第二方向上的第一宽度。第二鳍分隔绝缘部分面对第二鳍型有源区域的一端。

[0006] 根据发明构思的另一方面，一种IC器件包括在彼此相邻的第一逻辑单元和第二逻辑单元之间的单元边界接触部分。限定第一逻辑单元的第一单元边界和限定第二逻辑单元的第二单元边界在单元边界接触部分处彼此相接。第一逻辑单元包括第一器件区域、第二器件区域、第一鳍分隔绝缘部分、以及第二鳍分隔绝缘部分的一部分。第一器件区域和第二器件区域在第一方向上彼此间隔开。第一器件区域包括在第二方向上延伸的第一鳍型有源区域，第二方向垂直于第一方向。第一鳍分隔绝缘部分具有第一内侧壁和第一外侧壁。第一内侧壁面对第一鳍型有源区域，并且第一外侧壁与单元边界接触部分对准。第二器件区域包括在第二方向上延伸的第二鳍型有源区域。第二鳍分隔绝缘部分在第一方向上沿着单元边界接触部分在与单元边界接触部分重叠的位置延伸。第二鳍分隔绝缘部分具有第二内侧壁和第二外侧壁。第二内侧壁面对第二鳍型有源区域。第二外侧壁位于第二逻辑单元内。

附图说明

[0007] 从以下结合附图的详细描述，发明构思的示例实施方式将被更清楚地理解，附图中：

[0008] 图1是根据发明构思的一些实施方式的集成电路(IC)器件的示例单元块的平面布局图；

[0009] 图2是示出根据发明构思的实施方式的IC器件的主要部件的平面布局图；

[0010] 图3A是沿着图2的线X1-X1'剖取的截面图，图3B是沿着图2的线X2-X2'剖取的截面图；图3C是沿着图2的线Y1-Y1'剖取的截面图，图3D是沿着图2的线Y2-Y2'剖取的截面图；

[0011] 图4是用于说明根据发明构思的另一些实施方式的IC器件的布局图；

[0012] 图5是示出根据发明构思的另一些实施方式的IC器件的主要部件的平面布局图；

[0013] 图6A是沿着图5的线X1-X1'剖取的截面图，图6B是沿着图5的线X2-X2'剖取的截面图，图6C是沿着图5的线Y1-Y1'剖取的截面图，图6D是沿着图5的线Y2-Y2'剖取的截面图；

[0014] 图7A和图7B是用于说明根据发明构思的另一些实施方式的IC器件的截面图；

[0015] 图8是用于说明根据发明构思的另一些实施方式的IC器件的截面图；

[0016] 图9是用于说明根据发明构思的另一些实施方式的IC器件的布局图；

[0017] 图10A是用于说明根据发明构思的另一些实施方式的IC器件的平面布局图；

[0018] 图10B是用于说明根据发明构思的另一些实施方式的IC器件的平面布局图；

[0019] 图11A是用于说明根据发明构思的另一些实施方式的IC器件的平面布局图；

[0020] 图11B是用于说明根据发明构思的另一些实施方式的IC器件的平面布局图；

[0021] 图12A至图19D是用于说明根据发明构思的实施方式的制造IC器件的方法的截面图，其中图12A、图13A、…和图19A是与沿着图2的线X1-X1'剖取的截面对应的部分根据工艺顺序的截面结构，图12B、图13B、…和图19B是与沿着图2的线X2-X2'剖取的截面对应的部分根据工艺顺序的截面结构，图12C、图13C、…和图19C是与沿着图2的线Y1-Y1'剖取的截面对应的部分根据工艺顺序的截面结构，图12D、图13D、…和图19D是与沿着图2的线Y2-Y2'剖取的截面对应的部分根据工艺顺序的截面结构；以及

[0022] 图20A至图20D是用于说明根据发明构思的另一些实施方式的制造IC器件的方法的截面图。

具体实施方式

[0023] 在下文，将参照附图更全面地描述发明构思，附图中示出了发明构思的示例实施方式。附图中相同的附图标记表示相同的元件，因此将省略它们的描述。

[0024] 图1是根据发明构思的一些实施方式的集成电路(IC)器件10的示意性平面图。

[0025] 参照图1，IC器件10的单元块12可以包括多个逻辑单元LC，所述多个逻辑单元LC包括用于构成各种电路的电路图案。所述多个逻辑单元LC可以布置在宽度方向(X方向)和高度方向(Y方向)上以在单元块12内形成矩阵。

[0026] 所述多个逻辑单元LC可以包括电路图案，电路图案具有根据布局与布线(Place and Route，PnR)技术设计的布局以执行至少一种逻辑功能。所述多个逻辑单元LC可以执行各种逻辑功能。根据某些实施方式，所述多个逻辑单元LC可以包括多个标准单元。根据某些实施方式，所述多个逻辑单元LC中的至少一些可以执行彼此相同的功能。根据一些另外的实施方式，所述多个逻辑单元LC中的至少一些可以执行彼此不同的功能。

[0027] 所述多个逻辑单元LC可以是包括多个电路元件的各种类型的逻辑单元。例如，所述多个逻辑单元LC可以包括与(AND)、与非(NAND)、或(OR)、或非(NOR)、异或(XOR)、同运算(XNOR)、反相器(INV)、加法器(ADD)、缓冲器(BUF)、延迟(DLY)、滤波器(FILL)、多路复用器(MXT/MXIT)、OR/AND/INVERTER(OAI)、AND/OR(AO)、AND/OR/INVERTER(AOI)、D触发器、复位触发器、主从触发器、锁存器、以及其组合中的至少一个，但是发明构思不限于此。

[0028] 在单元块12中，形成行R1、R2、R3、R4、R5或R6的多个逻辑单元LC中的至少一些可以具有在宽度方向(X方向)上彼此相同的宽度。形成行R1、R2、R3、R4、R5或R6的所述多个逻辑单元LC中的所述至少一些可以具有彼此相同的高度。然而，发明构思不限于图1的图示，并且形成行R1、R2、R3、R4、R5或R6的多个逻辑单元LC中的至少一些可以具有彼此不同的宽度和彼此不同的高度。

[0029] IC器件10的单元块12中包括的所述多个逻辑单元LC的每个的区域可以由单元边界CB限定。单元边界接触部分CBC可以被包括在所述多个逻辑单元LC当中的在宽度方向(X方向)或高度方向(Y方向)上彼此相邻的两个逻辑单元LC之间。在单元边界接触部分CBC中，这两个相邻的逻辑单元LC的相应单元边界CB彼此相接。

[0030] 形成行R1、R2、R3、R4、R5或R6的所述多个逻辑单元LC当中的在宽度方向上彼此相邻的两个逻辑单元LC可以在单元边界接触部分CBC中彼此接触。

[0031] 根据某些实施方式，形成行R1、R2、R3、R4、R5或R6的所述多个逻辑单元LC当中的彼此相邻的所述两个逻辑单元LC可以执行彼此相同的功能。在此情况下，所述两个相邻的逻辑单元LC可以具有彼此相同的结构。根据一些另外的实施方式，形成行R1、R2、R3、R4、R5或R6的所述多个逻辑单元LC当中的彼此相邻的所述两个逻辑单元LC可以执行彼此不同的功能。

[0032] 根据某些实施方式，从包括在IC器件10的单元块12中的所述多个逻辑单元LC中选择的逻辑单元LC以及在高度方向(Y方向)上与所选择的逻辑单元LC相邻的逻辑单元LC可以具有关于这两个逻辑单元LC之间的单元边界接触部分CBC彼此对称的结构。例如，第三行R3上的参考逻辑单元LC_R和第二行R2上的下逻辑单元LC_L可以具有关于参考逻辑单元LC_R和下逻辑单元LC_L之间的单元边界接触部分CBC彼此对称的结构。第三行R3上的参考逻辑单元LC_R和第四行R4上的更高的逻辑单元LC_H可以具有关于参考逻辑单元LC_R和更高的逻辑单元LC_H之间的单元边界接触部分CBC彼此对称的结构。

[0033] 尽管图1中示出包括六行R1、R2....和R6的单元块12，但是这仅是示例。因此，单元块12可以包括根据所期望的布置而选择的各种数目的行以及根据所期望的布置而选择的各种数目的逻辑单元。

[0034] 图2和图3A至图3D是用于说明根据发明构思的某些实施方式的IC器件100的图。图2是示出IC器件100的主要部件的平面布局图，图3A是沿着图2的线X1-X1'剖取的截面图，图
3B是沿着图2的线X2-X2'剖取的截面图，图3C是沿着图2的线Y1-Y1'剖取的截面图，图3D是沿着图2的线Y2-Y2'剖取的截面图。IC器件100可以配置包括鳍式场效应晶体管(FinFET)的逻辑单元。

[0035] 参照图2和图3A至图3D，IC器件100包括在基板110上的逻辑单元LC1。逻辑单元LC1具有由单元边界CB限定的区域。逻辑单元LC1可以是构成图1的单元块12的所述多个逻辑单元LC中的一个。

[0036] 基板110可以具有在水平方向(X-Y平面方向)上从竖直高度LV1延伸的主表面110M。基板110可以包括元素半导体诸如Si或Ge、或者化合物半导体诸如SiGe、SiC、GaAs、InAs或InP。基板110可以包括导电区域，例如杂质掺杂的阱或杂质掺杂的结构。

[0037] 逻辑单元LC1可以包括第一器件区域RX1和第二器件区域RX2。第一器件区域RX1和第二器件区域RX2可以布置为在逻辑单元LC1的高度方向(Y方向)上彼此间隔开，使第一器件区域RX1和第二器件区域RX2之间的器件隔离区域DTA在单元边界CB内。

[0038] 在逻辑单元LC1的宽度方向(X方向)上，第一器件区域RX1的第一最大长度ML1可以小于单元边界CB的X方向宽度BWX，并且第二器件区域RX2的第二最大长度ML2可以基本上等于单元边界CB的X方向宽度BWX。单元边界CB包括每个在逻辑单元LC1的高度方向(Y方向)上延伸并彼此平行以限定逻辑单元LC1的宽度的一对竖直边界线VL以及每个在逻辑单元LC1的宽度方向(X方向)上延伸并彼此平行以限定逻辑单元LC1的高度的一对水平边界线HL。

[0039] 第一器件区域RX1在宽度方向(X方向)上的一对相反的侧面中的一个可以与单元边界CB的竖直边界线VL中的一个间隔开，并且这两个相反的侧面中的另一个可以与单元边界CB的竖直边界线VL中的另一个相接。第二器件区域RX2在宽度方向(X方向)上的一对相反的侧面可以布置为分别与单元边界CB的该对竖直边界线VL相接。

[0040] 在第一器件区域RX1中，存在在竖直方向(Z方向)上从基板110突出的多个第一鳍型有源区域F1。在第二器件区域RX2中，存在在竖直方向(Z方向)上从基板110突出的多个第二鳍型有源区域F2。在第一器件区域RX1和第二器件区域RX2之间，在基板110中可以存在深沟槽DT。器件隔离区域DTA可以形成为填充深沟槽DT。所述多个第一鳍型有源区域F1和所述多个第二鳍型有源区域F2可以每个在逻辑单元LC1的宽度方向(X方向)上延伸并可以彼此平行。

[0041] 在第一器件区域RX1和第二器件区域RX2上，可以存在在所述多个第一鳍型有源区域F1之间以及在所述多个第二鳍型有源区域F2之间的器件隔离层112。器件隔离层112可以覆盖所述多个第一鳍型有源区域F1和所述多个第二鳍型有源区域F2中的每个的两个侧壁。所述多个第一鳍型有源区域F1和所述多个第二鳍型有源区域F2中的每个可以突出在器件隔离层112之上以具有鳍形状。

[0042] 第一鳍分隔绝缘部分FS1可以插设在第一器件区域RX1和单元边界CB的竖直边界线VL之间。第一鳍分隔绝缘部分FS1可以具有在逻辑单元LC1的宽度方向(X方向)上的第一宽度W1。根据某些实施方式，第一鳍分隔绝缘部分FS1的第一宽度W1可以对应于第一器件区域RX1的第一最大长度ML1和第二器件区域RX2的第二最大长度ML2之间的差异。

[0043] 在单元边界CB内，第一鳍分隔绝缘部分FS1可以面对第二器件区域RX2而使器件隔离区域DTA在它们之间。根据某些实施方式，第一鳍分隔绝缘部分FS1可以是器件隔离层112的一部分。

[0044] 第一鳍分隔绝缘部分FS1可以具有侧壁S1，侧壁S1面对所述多个第一鳍型有源区域F1中的每个的一端E1。在逻辑单元LC1的宽度方向(X方向)上，所述多个第一鳍型有源区域F1中的每个的一端E1可以与单元边界CB的竖直边界线VL间隔开第一距离D1而使第一鳍分隔绝缘部分FS1在它们之间，第一距离D1基本上等于第一宽度W1。

[0045] 沿着单元边界CB的竖直边界线VL延伸的第二鳍分隔绝缘部分FS2可以设置在第二器件区域RX2中。第二鳍分隔绝缘部分FS2可以具有在逻辑单元LC1的宽度方向(X方向)上的第二宽度W2，其小于第一宽度W1。第二鳍分隔绝缘部分FS2可以具有面对所述多个第二鳍型有源区域F2中的每个的一端E2的第一侧壁S2A。第二鳍分隔绝缘部分FS2可以与单元边界CB的竖直边界线VL重叠并沿着竖直边界线VL在逻辑单元LC1的高度方向(Y方向)上延伸。在逻辑单元LC1的宽度方向(X方向)上，所述多个第二鳍型有源区域F2中的每个的一端E2可以与单元边界CB的竖直边界线VL间隔开第二距离D2而使第二鳍分隔绝缘部分FS2在它们之间，第二距离D2小于第一距离D1。第二距离D2可以小于第二鳍分隔绝缘部分FS2的第二宽度W2。

[0046] 根据某些实施方式，第一鳍分隔绝缘部分FS1和第二鳍分隔绝缘部分FS2中的每个可以包括单一绝缘层或多个绝缘层。尽管第一鳍分隔绝缘部分FS1和第二鳍分隔绝缘部分FS2的每个中包括的绝缘层可以包括硅氧化物层、硅氮化物层、SiOCN层、SiCN层或其组合，但是发明构思不限于此。根据一些另外的实施方式，第一鳍分隔绝缘部分FS1和第二鳍分隔绝缘部分FS2中的至少一些可以包括空气间隙。

[0047] 根据某些实施方式，器件隔离层112、器件隔离区域DTA和第一鳍分隔绝缘部分FS1可以包括彼此相同的绝缘材料。例如，器件隔离层112、器件隔离区域DTA和第一鳍分隔绝缘部分FS1可以每个包括硅氧化物层。

[0048] 第二鳍分隔绝缘部分FS2可以包括彼此一体地连接的上绝缘部分US和下绝缘部分LS。上绝缘部分US可以在第二器件区域RX2之上在Y方向上延伸。上绝缘部分US和下绝缘部分LS中的每个可以包括硅氧化物层、硅氮化物层、SiOCN层、SiCN层或其组合。

[0049] 第一鳍分隔绝缘部分FS1和第二鳍分隔绝缘部分FS2可以彼此间隔开而使器件隔离区域DTA在它们之间，并且第一鳍分隔绝缘部分FS1的一部分和第二鳍分隔绝缘部分FS2的一部分可以彼此面对而使器件隔离区域DTA在其间。

[0050] 第二鳍分隔绝缘部分FS2的竖直长度(在Z方向上的长度)可以大于第一鳍分隔绝缘部分FS1的竖直长度。第一鳍分隔绝缘部分FS1的最下表面竖直高度可以与基板110的主表面110M的竖直高度LV1基本上相同。然而，发明构思不限于此。根据某些实施方式，第一鳍分隔绝缘部分FS1的最下表面竖直高度可以低于或高于基板110的主表面110M的竖直高度LV1。这里所用的术语“竖直高度(vertical level)”是指相对于基板110的主表面110M在竖直方向(例如±Z方向)上的长度。

[0051] 第二鳍分隔绝缘部分FS2的最下表面竖直高度LV2可以低于第一鳍分隔绝缘部分FS1的最下表面竖直高度LV1并可以低于第二鳍型有源区域F2的最下表面竖直高度。然而，发明构思不限于此。例如，第二鳍分隔绝缘部分FS2的最下表面竖直高度LV2可以等于或高于第一鳍分隔绝缘部分FS1的最下表面竖直高度LV1。第二鳍分隔绝缘部分FS2的最下表面竖直高度LV2可以等于或高于第二鳍型有源区域F2的最下表面竖直高度。

[0052] 第一鳍分隔绝缘部分FS1的最上表面竖直高度LV3和第二鳍分隔绝缘部分FS2的最上表面竖直高度LV4可以彼此不同。根据某些实施方式，第二鳍分隔绝缘部分FS2的最上表面竖直高度LV4可以高于第一鳍分隔绝缘部分FS1的最上表面竖直高度LV3。第一鳍分隔绝缘部分FS1的最上表面竖直高度LV3可以与器件隔离层112的最上表面竖直高度基本上相同。第一鳍分隔绝缘部分FS1的最上表面竖直高度LV3可以低于第一鳍型有源区域F1和第二鳍型有源区域F2的最上表面竖直高度LVF，并且第二鳍分隔绝缘部分FS2的最上表面竖直高度LV4可以高于最上表面竖直高度LVF。

[0053] 多个栅极结构GS可以在单元边界CB内在基板110之上在Y方向上延伸。所述多个栅极结构GS可以在X方向上具有彼此相同的宽度，并可以在X方向上以规则的节距(例如以第一节距P1)布置。第一器件区域RX1的第一最大长度ML1和第二器件区域RX2的第二最大长度ML2之间的差异可以与第一节距P1基本上相同。第二鳍分隔绝缘部分FS2的最上表面竖直高度LV4可以高于所述多个栅极结构GS的最上表面竖直高度LVG。

[0054] 所述多个栅极结构GS中的每个可以在第一器件区域RX1、器件隔离区域DTA和第二器件区域RX2之上延伸以平行于单元边界CB的竖直边界线VL。所述多个栅极结构GS当中的与单元边界CB的竖直边界线VL间隔开的栅极结构GS1、GS2、GS3和GS4中的至少一些可以是正常栅极结构。所述多个栅极结构GS可以包括与单元边界CB的竖直边界线VL重叠的虚设栅极结构DG。虚设栅极结构DG可以包括布置在第一鳍分隔绝缘部分FS1上从而与第一鳍分隔绝缘部分FS1竖直地重叠的部分。虚设栅极结构DG可以沿着竖直边界线VL延伸以与第二鳍分隔绝缘部分FS2在一直线上对准。在Y方向上，虚设栅极结构DG的Y方向长度可以小于所述多个栅极结构GS中包括的栅极结构GS1、GS2、GS3和GS4中的每个的Y方向长度。虚设栅极结构DG可以具有面对第二鳍分隔绝缘部分FS2的第二侧壁S2B的一端DGE。

[0055] 从所述多个栅极结构GS选择的栅极结构GS4可以延伸以覆盖第一器件区域RX1上的所述多个第一鳍型有源区域F1和第一鳍分隔绝缘部分FS1的上表面，并在与第二鳍分隔绝缘部分FS2间隔开的位置覆盖第二器件区域RX2上的所述多个第二鳍型有源区域F2。栅极结构GS4可以布置为与第一器件区域RX1和第一鳍分隔绝缘部分FS1竖直地重叠。栅极结构GS4可以包括与第一鳍分隔绝缘部分FS1竖直重叠的部分以及与所述多个第一鳍型有源区域F1竖直重叠的部分。在栅极结构GS4中，与第一鳍分隔绝缘部分FS1竖直重叠的部分的竖直长度(在Z方向上的长度)可以大于与所述多个第一鳍型有源区域F1竖直重叠的部分的竖直长度。栅极结构GS4可以在第一器件区域RX1上形成虚设栅极结构，并可以在第二器件区域RX2上形成正常栅极结构。第一鳍分隔绝缘部分FS1周围的虚设栅极结构DG可以具有与栅极结构GS1类似的结构。

[0056] 所述多个栅极结构GS可以覆盖所述多个第一鳍型有源区域F1和所述多个第二鳍型有源区域F2中的每个的上表面和两个侧壁以及器件隔离层112的上表面。在第一器件区域RX1和第二器件区域RX2中，多个MOS晶体管可以沿着所述多个栅极结构GS形成。所述多个MOS晶体管中的每个可以具有三维(3D)MOS晶体管，其中沟道形成在所述多个第一鳍型有源区域F1和所述多个第二鳍型有源区域F2中的每个的上表面和两个侧壁处。根据某些实施方式，第一器件区域RX1可以是NMOS晶体管区域，并且所述多个第一鳍型有源区域F1可以包括N型沟道区域。根据某些实施方式，第二器件区域RX2可以是PMOS晶体管区域，并且所述多个第二鳍型有源区域F2可以包括P型沟道区域。然而，发明构思不限于此，并可以进行各种修改。例如，第一器件区域RX1可以是PMOS晶体管区域，并且第二器件区域RX2可以是NMOS晶体管区域。

[0057] 栅极结构GS1、GS2、GS3和GS4以及虚设栅极结构DG可以包括彼此相同的材料。根据某些实施方式，栅极结构GS1、GS2、GS3和GS4以及虚设栅极结构DG可以包括彼此相同的金属，并可以具有基本上彼此相同的堆叠结构。然而，虚设栅极结构DG可以在IC器件100的操作期间保持电浮置状态。类似地，栅极结构GS4的经过第一器件区域RX1的部分可以在IC器件100的操作期间保持电浮置状态。

[0058] 所述多个栅极结构GS可以每个具有栅极绝缘层132和栅极线GL的堆叠结构。栅极绝缘层132可以覆盖栅极线GL的底表面和两个侧壁。栅极绝缘层132可以包括硅氧化物层、高k电介质层或其组合。高k电介质层可以包括具有比硅氧化物层的介电常数大的介电常数的材料。高k电介质层可以包括金属氧化物或金属氮氧化物。在第一器件区域RX1中的第一鳍型有源区域F1和栅极绝缘层132之间以及在第二器件区域RX2中的第二鳍型有源区域F2和栅极绝缘层132之间可以存在界面层(未示出)。界面层可以包括氧化物层、氮化物层或氮氧化物层。

[0059] 所述多个栅极线GL可以具有其中金属氮化物层、金属层、导电盖层和间隙填充金属层按此陈述的顺序堆叠的结构。金属氮化物层和金属层可以包括从Ti、Ta、W、Ru、Nb、Mo和Hf选择的至少一种金属。间隙填充金属层可以包括W层或Al层。所述多个栅极线GL中的每个可以包括功函数含金属层。功函数含金属层可以包括从Ti、W、Ru、Nb、Mo、Hf、Ni、Co、Pt、Yb、Tb、Dy、Er和Pd选择的至少一种金属。根据某些实施方式，所述多个栅极线GL可以每个包括TiAlC/TiN/W的堆叠结构、TiN/TaN/TiAlC/TiN/W的堆叠结构、或TiN/TaN/TiN/TiAlC/TiN/W的堆叠结构，但是发明构思不限于此。

[0060] 所述多个栅极结构GS中的每个的上表面可以由栅极绝缘盖层140覆盖。栅极绝缘盖层140可以包括硅氮化物层。

[0061] 多个第一绝缘间隔物120可以覆盖所述多个栅极结构GS中的每个的两个侧壁。所述多个第一绝缘间隔物120中的每个可以与所述多个栅极结构GS一起在Y方向上延伸成直线形状。多个第二绝缘间隔物122可以覆盖第二鳍分隔绝缘部分FS2的两个侧壁。所述多个第二绝缘间隔物122中的每个可以与第二鳍分隔绝缘部分FS2一起在Y方向上延伸成直线形状。所述多个第一绝缘间隔物120和所述多个第二绝缘间隔物122可以包括硅氮化物层、SiOCN层、SiCN层或其组合。

[0062] 所述多个第二绝缘间隔物122的竖直长度(例如在Z方向上的长度)可以小于所述多个第一绝缘间隔物120的竖直长度。所述多个第二绝缘间隔物122的最上表面的竖直高度可以低于所述多个第一绝缘间隔物120的最上表面的竖直高度。

[0063] 在第一器件区域RX1和第二器件区域RX2中，在所述多个第一鳍型有源区域F1和所述多个第二鳍型有源区域F2中可以存在多个凹陷124R。所述多个凹陷124R可以用多个源极/漏极区域124填充。所述多个源极/漏极区域124可以包括从所述多个凹陷124R的内壁中包括的所述多个第一鳍型有源区域F1和所述多个第二鳍型有源区域F2中的每个的表面外延生长的半导体层。根据某些实施方式，所述多个源极/漏极区域124可以包括多个外延生长的SiGe层、外延生长的Si层和/或外延生长的SiC层。根据某些实施方式，第一器件区域RX1上的所述多个源极/漏极区域124可以包括外延生长的Si层或外延生长的SiC层。根据某些实施方式，第二器件区域RX2上的所述多个源极/漏极区域124可以包括多个外延生长的SiGe层。

[0064] 栅极间绝缘层128可以在所述多个栅极结构GS之间以及栅极结构GS和第二鳍分隔绝缘部分FS2之间的每个中。所述多个源极/漏极区域124可以由栅极间绝缘层128覆盖。栅极间绝缘层128可以包括接触第一鳍分隔绝缘部分FS1的上表面的部分。栅极间绝缘层128可以包括硅氧化物层。

[0065] 上绝缘盖层150可以覆盖多个栅极绝缘盖层140、所述多个第一绝缘间隔物120、第二鳍分隔绝缘部分FS2和栅极间绝缘层128。上绝缘盖层150可以包括硅氧化物层、硅氮化物层、多晶硅层或其组合。层间绝缘层170可以在上绝缘盖层150上。层间绝缘层170可以包括硅氧化物层、硅氮化物层或其组合。

[0066] 尽管图3A至图3D示出每个具有平坦底表面的第一鳍分隔绝缘部分FS1和第二鳍分隔绝缘部分FS2，但是发明构思不限于此。根据某些实施方式，第一鳍分隔绝缘部分FS1和第二鳍分隔绝缘部分FS2的每个的底表面可以包括弯曲表面，该弯曲表面被包括在圆的一部分或椭圆的一部分中。根据一些另外的实施方式，第一鳍分隔绝缘部分FS1和第二鳍分隔绝缘部分FS2的每个的底表面可以包括非平坦表面，该非平坦表面具有朝向基板110急剧突出的点。

[0067] 图2和图3A至图3D的IC器件100包括在逻辑单元LC1的宽度方向(X方向)上具有不同长度的第一器件区域RX1和第二器件区域RX2，并且第一器件区域RX1的第一最大长度ML1小于第二器件区域RX2的第二最大长度ML2。第一鳍分隔绝缘部分FS1可以插设在第一器件区域RX1和单元边界CB的竖直边界线VL之间，并且第二鳍分隔绝缘部分FS2在第二器件区域RX2中沿着单元边界CB的竖直边界线VL延伸。

[0068] 由于图2和图3A至图3D的IC器件100包括彼此具有不同结构且分别位于逻辑单元LC1的第一器件区域RX1和第二器件区域RX2上的单元边界CB周围的第一鳍分隔绝缘部分FS1和第二鳍分隔绝缘部分FS2，所以载流子迁移率可以根据第一器件区域RX1和第二器件区域RX2中的每个沟道区域的导电类型而独立地改善，第一器件区域RX1和第二器件区域RX2包括彼此不同的导电类型的沟道区域，并且对应于第一鳍分隔绝缘部分FS1的第一宽度W1的有源区域面积可以在逻辑单元LC1内的第二器件区域RX2中进一步利用。因此，当稳定的鳍分隔区域可以提供在IC器件100中包括的晶体管之间时，改善的性能可以根据每个晶体管的沟道类型来提供，并且可以改善逻辑单元LC1内的有源区域的可利用性。

[0069] 图4是用于说明根据发明构思的另一些实施方式的IC器件200的布局图。图4中的与图3A至图3D中的那些相同的附图标记和符号表示相同的元件，因此这里将省略它们的描述。

[0070] 参照图4，IC器件200包括逻辑单元LC2，逻辑单元LC2具有由单元边界CB限定的区域。逻辑单元LC2可以是构成图1的单元块12的所述多个逻辑单元LC中的一个。逻辑单元LC2具有与以上参照图2和图3A至图3D描述的逻辑单元LC1几乎相同的配置。然而，第一器件区域RX1和第一鳍分隔绝缘部分FS1在逻辑单元LC2中的位置与图2的逻辑单元LC1中的不同。图2的逻辑单元LC1的配置和和图4的逻辑单元LC2的配置可以关于一对竖直边界线VL之一彼此对称。

[0071] 图5和图6A至图6D是用于说明根据发明构思的另一些实施方式的IC器件300的图。图5是示出IC器件300的主要部件的平面布局图，图6A是沿着图5的线X1-X1'剖取的截面图，图6B是沿着图5的线X2-X2'剖取的截面图，图6C是沿着图5的线Y1-Y1'剖取的截面图，图6D是沿着图5的线Y2-Y2'剖取的截面图。图5和图6A至图6D中的与图2和图3A至图3D中的那些相同的附图标记和符号表示相同的元件，因此这里将省略它们的描述。

[0072] 参照图5和图6A至图6D，IC器件300包括在基板110上的逻辑单元LC3。逻辑单元LC3具有由单元边界CB限定的区域。逻辑单元LC3可以是构成图1的单元块12的所述多个逻辑单元LC中的一个。逻辑单元LC3具有与以上参照图2和图3A至图3D描述的逻辑单元LC1几乎相同的配置。然而，在逻辑单元LC3中，沿着单元边界CB的竖直边界线VL延伸的第二鳍分隔绝缘部分FS2A可以设置在第二器件区域RX2中。第二鳍分隔绝缘部分FS2A可以具有在逻辑单元LC3的宽度方向(X方向)上的第二宽度W2A，第二宽度W2A小于第一宽度W1。

[0073] 第二鳍分隔绝缘部分FS2A可以与单元边界CB的竖直边界线VL重叠，并沿着竖直边界线VL在逻辑单元LC3的高度方向(Y方向)上延伸。在逻辑单元LC3的宽度方向(X方向)上，所述多个第二鳍型有源区域F2的每个的一端E2可以与单元边界CB的竖直边界线VL间隔开小于第一宽度W1的第二距离D2而使第二鳍分隔绝缘部分FS2A在其间。第二距离D2可以小于第二鳍分隔绝缘部分FS2A的第二宽度W2A。

[0074] 第二鳍分隔绝缘部分FS2A可以平行于所述多个栅极结构GS延伸。所述多个栅极结构GS可以包括与单元边界CB的竖直边界线VL重叠的虚设栅极结构DGA。在Y方向上，虚设栅极结构DGA的长度与所述多个栅极结构GS中包括的栅极结构GS1、GS2、GS3和GS4的每个的长度基本上相同。虚设栅极结构DGA可以包括布置在第一鳍分隔绝缘部分FS1上从而与第一鳍分隔绝缘部分FS1竖直地重叠的部分。虚设栅极结构DGA可以沿着竖直边界线VL延伸以与第二鳍分隔绝缘部分FS2A在一直线上对准。虚设栅极结构DGA的详细配置与以上参照图2和图3A至图3D描述的虚设栅极结构DG的详细配置几乎相同。

[0075] 第二鳍分隔绝缘部分FS2A的最上表面竖直高度LV5可以高于所述多个第一鳍型有源区域F1和所述多个第二鳍型有源区域F2的最上表面竖直高度LVF。

[0076] 第二鳍分隔绝缘部分FS2A可以包括下绝缘图案LSA和上绝缘图案USA。下绝缘图案LSA可以具有第一侧壁S3A和第二侧壁S3B，第一侧壁S3A面对所述多个第二鳍型有源区域F2中的每个的一端E2，第二侧壁S3B面对虚设栅极结构DGA。上绝缘图案USA可以具有在比所述多个第一鳍型有源区域F1和所述多个第二鳍型有源区域F2中的每个的上表面的高度高的高度上的上表面。根据某些实施方式，器件隔离层112和下绝缘图案LSA可以彼此一体地形成。在逻辑单元LC3的宽度方向(X方向)上，上绝缘图案USA的宽度可以大于下绝缘图案LSA的宽度。尽管上绝缘图案USA在图6B和图6C中具有平坦的上表面，但是发明构思不限于此。根据某些实施方式，上绝缘图案USA的上表面可以具有向上凸起的倒圆的轮廓。

[0077] 由于第二鳍分隔绝缘部分FS2A的最上表面竖直高度LV5高于第二鳍型有源区域F2的最上表面竖直高度LVF并且虚设栅极结构DGA的上表面在所述多个栅极结构GS的最上表面竖直高度LVG上平坦地延伸，所以虚设栅极结构DGA的位于第二鳍分隔绝缘部分FS2A上的部分可以具有比虚设栅极结构DGA的其它部分小的厚度。

[0078] 根据某些实施方式，第二鳍分隔绝缘部分FS2A中包括的下绝缘图案LSA和上绝缘图案USA可以彼此一体地连接，或者可以彼此独立形成但是可以彼此接触。第二鳍分隔绝缘部分FS2A中包括的下绝缘图案LSA和上绝缘图案USA的每个可以包括单一绝缘层或多个绝缘层。例如，上绝缘图案USA和下绝缘图案LSA中的每个可以包括硅氧化物层、硅氮化物层、SiOCN层、SiCN层或其组合。

[0079] 尽管第二鳍分隔绝缘部分FS2A在图6B和图6C中具有平坦的下表面，但是发明构思不限于此。根据某些实施方式，第二鳍分隔绝缘部分FS2A的下表面可以包括弯曲表面，该弯曲表面被包括在圆的一部分或椭圆的一部分中。根据一些另外的实施方式，第二鳍分隔绝缘部分FS2A的下表面可以包括具有朝向基板110急剧突出的点的非平坦表面。

[0080] 由于图5和图6A至6D中示出的IC器件300包括第一鳍分隔绝缘部分FS1和第二鳍分隔绝缘部分FS2A(第一鳍分隔绝缘部分FS1和第二鳍分隔绝缘部分FS2分别在逻辑单元LC3的第一器件区域RX1和第二器件区域RX2中的单元边界CB周围具有彼此不同的结构)，所以载流子迁移率可以根据第一器件区域RX1和第二器件区域RX2中的每个沟道区域的导电类型独立地改善，第一器件区域RX1和第二器件区域RX2包括彼此不同的导电类型的沟道区域，并且对应于第一鳍分隔绝缘部分FS1的第一宽度W1的有源区域面积可以在逻辑单元LC3内的第二器件区域RX2中被进一步利用。因此，当稳定的鳍分隔区域可以提供在IC器件300中包括的晶体管之间时，改善的性能可以根据每个晶体管的沟道类型来提供，并且可以改善逻辑单元LC3内的有源区域的可利用性。

[0081] 图7A和图7B是用于说明根据发明构思的另一些实施方式的IC器件300A的截面图。图7A和图7B的IC器件300A可以具有图5所示的平面布局。图7A示出对应于沿着图5的线X2-X2'剖取的截面的截面结构，图7B示出对应于沿着图5的线Y1-Y1'剖取的截面的截面结构。
图7A和图7B的与图2至图6D中的那些相同的附图标记和符号表示相同的元件，因此这里将省略它们的描述。

[0082] 参照图7A和图7B，IC器件300A包括逻辑单元LC3X。逻辑单元LC3X可以是构成图1的单元块12的所述多个逻辑单元LC中的一个。逻辑单元LC3X具有与以上参照图6A至图6D描述的逻辑单元LC3几乎相同的配置。然而，逻辑单元LC3X包括第二鳍分隔绝缘部分FS2B而不是第二鳍分隔绝缘部分FS2A。第二鳍分隔绝缘部分FS2B沿着单元边界CB的竖直边界线VL在第二器件区域RX2中延伸。第二鳍分隔绝缘部分FS2B具有与以上参照图6A至图6D描述的第二鳍分隔绝缘部分FS2A几乎相同的配置。然而，第二鳍分隔绝缘部分FS2B的最上表面竖直高度LV6低于所述多个第一鳍型有源区域F1和所述多个第二鳍型有源区域F2的最上表面竖直高度LVF。根据某些实施方式，第二鳍分隔绝缘部分FS2B的最上表面竖直高度LV6可以与第一鳍分隔绝缘部分FS1的最上表面竖直高度LV3相同或类似。第二鳍分隔绝缘部分FS2B可以包括硅氧化物层、硅氮化物层、SiOCN层、SiCN层或其组合。

[0083] 所述多个栅极结构GS可以包括与单元边界CB的竖直边界线VL重叠的虚设栅极结构DGB。虚设栅极结构DGB可以包括布置在第一鳍分隔绝缘部分FS1上从而与第一鳍分隔绝缘部分FS1竖直重叠的部分以及布置在第二鳍分隔绝缘部分FS2B上从而与第二鳍分隔绝缘部分FS2B竖直重叠的部分。虚设栅极结构DGB的布置在第一鳍分隔绝缘部分FS1上的部分的竖直方向(Z方向)高度可以基本上等于虚设栅极结构DGB的布置在第二鳍分隔绝缘部分FS2B上的部分的竖直方向高度。虚设栅极结构DGB的详细配置与以上参照图2和图3A至图3D描述的虚设栅极结构DG的详细配置几乎相同。

[0084] 图8是用于说明根据发明构思的另一些实施方式的IC器件300B的截面图。图8的IC器件300B可以具有图5所示的平面布局。图8示出对应于沿着图5的线X2-X2'剖取的截面的截面结构。图8中的与图2至图7B中的那些相同的附图标记和符号表示相同的元件，因此这里将省略它们的描述。

[0085] 参照图8，IC器件300B包括逻辑单元LC3Y。逻辑单元LC3Y可以是构成图1的单元块12的所述多个逻辑单元LC中的一个。逻辑单元LC3Y具有与以上参照图6A至图6D描述的逻辑单元LC3几乎相同的配置。然而，逻辑单元LC3Y包括第二鳍分隔绝缘部分FS2C而不是第二鳍分隔绝缘部分FS2A。第二鳍分隔绝缘部分FS2C沿着单元边界CB的竖直边界线VL在第二器件区域RX2中延伸。第二鳍分隔绝缘部分FS2C具有与以上参照图6A至图6D描述的第二鳍分隔绝缘部分FS2A几乎相同的配置。然而，第二鳍分隔绝缘部分FS2C的最上表面竖直高度LV7低于所述多个第一鳍型有源区域F1和所述多个第二鳍型有源区域F2的最上表面竖直高度LVF，并高于第一鳍分隔绝缘部分FS1的最上表面竖直高度LV3(见图6A)。第二鳍分隔绝缘部分FS2C可以包括硅氧化物层、硅氮化物层、SiOCN层、SiCN层或其组合。

[0086] 所述多个栅极结构GS可以包括与单元边界CB的竖直边界线VL重叠的虚设栅极结构DGC。虚设栅极结构DGC可以包括布置在第一鳍分隔绝缘部分FS1上从而与第一鳍分隔绝缘部分FS1竖直重叠的部分以及布置在第二鳍分隔绝缘部分FS2C上从而与第二鳍分隔绝缘部分FS2C竖直重叠的部分。虚设栅极结构DGC的布置在第二鳍分隔绝缘部分FS2C上的部分的竖直方向(Z方向)高度可以小于虚设栅极结构DGC的布置在第一鳍分隔绝缘部分FS1上的部分的竖直方向高度。虚设栅极结构DGC的详细配置与以上参照图2和图3A至图3D描述的虚设栅极结构DG的详细配置几乎相同。

[0087] 由于图7A和图7B中示出的IC器件300A包括第一鳍分隔绝缘部分FS1和第二鳍分隔绝缘部分FS2B并且图8中示出的IC器件300B包括第一鳍分隔绝缘部分FS1和第二鳍分隔绝缘部分FS2C(第一鳍分隔绝缘部分FS1和第二鳍分隔绝缘部分FS2B(或FS2C)在逻辑单元LC3X(或LC3Y)的第一器件区域RX1和第二器件区域RX2中的单元边界CB周围具有彼此不同的结构)，所以载流子迁移率可以根据第一器件区域RX1和第二器件区域RX2中的每个沟道区域的导电类型独立地改善，第一器件区域RX1和第二器件区域RX2包括彼此不同导电类型的沟道区域，并且对应于第一鳍分隔绝缘部分FS1的第一宽度W1的有源区域面积可以在逻辑单元LC3X和LC3Y的每个的第二器件区域RX2中被进一步利用。因此，当稳定的鳍分隔区域可以提供在IC器件300A和300B中包括的晶体管之间时，改善的性能可以根据每个晶体管的沟道类型来提供，并且可以改善逻辑单元LC3X和LC3Y的每个内的有源区域的可利用性。

[0088] 图9是用于说明根据发明构思的另一些实施方式的IC器件400的布局图。图9中的与图5和图6A至图6D中的那些相同的附图标记和符号表示相同的元件，因此这里将省略它们的描述。

[0089] 参照图9，IC器件400包括逻辑单元LC4，逻辑单元LC4具有由单元边界CB限定的区域。逻辑单元LC4可以是构成图1的单元块12的所述多个逻辑单元LC中的一个。逻辑单元LC4具有与以上参照图5和图6A至图6D描述的逻辑单元LC3几乎相同的配置。然而，第一器件区域RX1和第一鳍分隔绝缘部分FS1在逻辑单元LC4中的位置与图5的逻辑单元LC3中的那些不同。图5的逻辑单元LC3的配置和图9的逻辑单元LC4的配置可以关于一对竖直边界线VL之一彼此对称。

[0090] 图10A是用于说明根据发明构思的另一些实施方式的IC器件500的平面布局图。图10A中的与图1至图3D中的那些相同的附图标记和符号表示相同的元件，因此这里将省略它们的描述。

[0091] 参照图10A，IC器件500包括第一逻辑单元LC1A和第二逻辑单元LC1B，第一逻辑单元LC1A和第二逻辑单元LC1B在宽度方向(X方向)上彼此相邻地布置而使单元边界接触部分CBC在其间。IC器件500可以构成图1的逻辑单元块12。

[0092] 限定第一逻辑单元LC1A的区域的第一单元边界CBA和限定第二逻辑单元LC1B的区域的第二单元边界CBB可以在单元边界接触部分CBC处彼此相接，并可以共用单元边界接触部分CBC。第一逻辑单元LC1A和第二逻辑单元LC1B的每个可以具有与以上参照图2和图3A至图3D描述的逻辑单元LC1基本上相同的配置。

[0093] 位于第一逻辑单元LC1A内的第一鳍分隔绝缘部分FS1可以具有第一内侧壁IW1和第一外侧壁OW1，第一内侧壁IW1面对形成在第一逻辑单元LC1A的第一器件区域RX1中的所述多个第一鳍型有源区域F1，第一外侧壁OW1与单元边界接触部分CBC对准。第二鳍分隔绝缘部分FS2可以与单元边界接触部分CBC重叠，并可以在Y方向上沿着单元边界接触部分CBC延伸。第二鳍分隔绝缘部分FS2可以具有第二内侧壁IW2和第二外侧壁OW2，第二内侧壁IW2面对形成在第一逻辑单元LC1A的第二器件区域RX2中的所述多个第二鳍型有源区域F2，第二外侧壁OW2位于第二逻辑单元LC1B内。

[0094] 在第一逻辑单元LC1A内，第一器件区域RX1可以包括在宽度方向(X方向)上彼此相反的第一侧面SX1A和第二侧面SX1B。第一器件区域RX1的第一侧面SX1A与第一单元边界CBA对准，第一器件区域RX1的第二侧面SX1B与单元边界接触部分CBC间隔开而使第一鳍分隔绝缘部分FS1在其间。在第一逻辑单元LC1A内，第二器件区域RX2可以包括在宽度方向(X方向)上彼此相反的第一侧面SX2A和第二侧面SX2B。第二器件区域RX2的第一侧面SX2A可以与第一单元边界CBA对准，并且第二侧面SX2B可以与单元边界接触部分CBC对准。

[0095] 第二逻辑单元LC1B在宽度方向(X方向)上以单元边界接触部分CBC与第一逻辑单元LC1A相邻，并具有与第一逻辑单元LC1A几乎相同的配置。第二逻辑单元LC1B的第一器件区域RX1和第二器件区域RX2可以称为相邻的第一器件区域RX1和相邻的第二器件区域RX2。相邻的第一器件区域RX1在宽度方向(X方向)上的一对相反的侧面中的一个与单元边界接触部分CBC对准，并且另一个侧面与第二单元边界CBB间隔开。

[0096] 第一逻辑单元LC1A的第一器件区域RX1和第二逻辑单元LC1B的第一器件区域RX1在X方向上在一直线上对准，并彼此间隔开而使第一鳍分隔绝缘部分FS1在其间。第一逻辑单元LC1A的第二器件区域RX2和第二逻辑单元LC1B的相邻的第二器件区域RX2在X方向上在一直线上对准并彼此邻接。

[0097] 图10B是用于说明根据发明构思的另一些实施方式的IC器件600的平面布局图。图10B中的与图1至图10A中的那些相同的附图标记和符号表示相同的元件，因此这里将省略它们的描述。

[0098] 参照图10B，IC器件600包括第一逻辑单元LC2A和第二逻辑单元LC2B，第一逻辑单元LC2A和第二逻辑单元LC2B在宽度方向(X方向)上彼此相邻地布置而使单元边界接触部分CBC在其间。IC器件600可以构成图1的逻辑单元块12。

[0099] 第一逻辑单元LC2A和第二逻辑单元LC2B的每个可以具有与以上参照图4描述的逻辑单元LC2基本上相同的配置，并且IC器件600可以具有与图10A的IC器件500基本上相同的配置。然而，在IC器件600中，位于第一逻辑单元LC2A中的第一器件区域RX1的第一侧面SX1A可以面对第一鳍分隔绝缘部分FS1，并且第一器件区域RX1的第二侧面SX1B可以与单元边界接触部分CBC对准。第一鳍分隔绝缘部分FS1可以具有第一内侧壁IW1和第一外侧壁OW1，第一内侧壁IW1面对形成在第一逻辑单元LC1A的第一器件区域RX1中的所述多个第一鳍型有源区域F1，第一外侧壁OW1与第一单元边界CBA对准。第一器件区域RX1的第一侧面SX1A可以与第一单元边界CBA间隔开而使第一鳍分隔绝缘部分FS1在其间。

[0100] 第二逻辑单元LC2B在宽度方向(X方向)上以单元边界接触部分CBC与第一逻辑单元LC2A相邻，并具有与第一逻辑单元LC2A几乎相同的配置。第二逻辑单元LC2B的第一器件区域RX1和第二器件区域RX2可以被称为相邻的第一器件区域RX1和相邻的第二器件区域RX2。

[0101] 第一鳍分隔绝缘部分FS1在第二逻辑单元LC2B的宽度方向(X方向)上的一对相反的侧面中的一个可以与单元边界接触部分CBC对准，并且另一个侧面可以与相邻的第一器件区域RX1邻接。相邻的第一器件区域RX1在第二逻辑单元LC2B的宽度方向(X方向)上的一对相反的侧面中的一个与单元边界接触部分CBC间隔开而使第一鳍分隔绝缘部分FS1在其间，并且另一个侧面与第二单元边界CBB对准。

[0102] 图11A是用于说明根据发明构思的另一些实施方式的IC器件700的平面布局图。图11A中的与图1至图10B中的那些相同的附图标记和符号表示相同的元件，因此这里将省略它们的描述。

[0103] 参照图11A，IC器件700包括第一逻辑单元LC3A和第二逻辑单元LC3B，第一逻辑单元LC3A和第二逻辑单元LC3B在宽度方向(X方向)上彼此相邻地布置而使单元边界接触部分CBC在其间。IC器件700可以构成图1的逻辑单元块12。

[0104] 限定第一逻辑单元LC3A的区域的第一单元边界CBA和限定第二逻辑单元LC3B的区域的第二单元边界CBB可以在单元边界接触部分CBC处彼此相接，并可以共用单元边界接触部分CBC。第一逻辑单元LC3A和第二逻辑单元LC3B中的每个可以具有与以上参照图5和图6A至图6D描述的逻辑单元LC3基本上相同的配置。

[0105] 位于第一逻辑单元LC3A内的第一鳍分隔绝缘部分FS1可以具有第一内侧壁IW1和第一外侧壁OW1，第一内侧壁IW1面对形成在第一逻辑单元LC3A的第一器件区域RX1中的所述多个第一鳍型有源区域F1，第一外侧壁OW1与单元边界接触部分CBC对准。第二鳍分隔绝缘部分FS2可以与单元边界接触部分CBC重叠并可以在Y方向上沿着单元边界接触部分CBC延伸。第二鳍分隔绝缘部分FS2可以具有第二内侧壁IW2和第二外侧壁OW2，第二内侧壁IW2面对形成在第一逻辑单元LC3A的第二器件区域RX2中的所述多个第二鳍型有源区域F2，第二外侧壁OW2位于第二逻辑单元LC3B内。

[0106] 在第一逻辑单元LC3A中，第一器件区域RX1的第一侧面SX1A与第一单元边界CBA对准，并且第一器件区域RX1的第二侧面SX1B与单元边界接触部分CBC间隔开而使第一鳍分隔绝缘部分FS1在其间。在第一逻辑单元LC3A中，第二器件区域RX2的第一侧面SX2A可以与第一单元边界CBA对准，第二侧面SX2B可以与单元边界接触部分CBC对准。

[0107] 第二逻辑单元LC3B在宽度方向(X方向)上以单元边界接触部分CBC与第一逻辑单元LC3A相邻，并具有与第一逻辑单元LC3A几乎相同的配置。第二逻辑单元LC3B的第一器件区域RX1和第二器件区域RX2可以被称为相邻的第一器件区域RX1和相邻的第二器件区域RX2。相邻的第一器件区域RX1在宽度方向(X方向)上的一对相反的侧面中的一个与单元边界接触部分CBC对准，并且另一个侧面与第二单元边界CBB间隔开。

[0108] 图11B是用于说明根据发明构思的另一些实施方式的IC器件800的平面布局图。图11B中的与图1至图11A中的那些相同的附图标记和符号表示相同的元件，因此这里将省略它们的描述。

[0109] 参照图11B，IC器件800包括第一逻辑单元LC4A和第二逻辑单元LC4B，第一逻辑单元LC4A和第二逻辑单元LC4B在宽度方向(X方向)上彼此相邻地布置而使单元边界接触部分CBC在其间。IC器件800可以构成图1的逻辑单元块12。

[0110] 第一逻辑单元LC4A和第二逻辑单元LC4B中的每个可以具有与以上参照图9描述的逻辑单元LC4基本上相同的配置，并且IC器件800可以具有与图11A的IC器件700基本上相同的配置。然而，在IC器件800中，位于第一逻辑单元LC4A中的第一器件区域RX1的第一侧面SX1A可以面对第一鳍分隔绝缘部分FS1，并且位于第一逻辑单元LC4A中的第一器件区域RX1的第二侧面SX1B可以与单元边界接触部分CBC对准。第一鳍分隔绝缘部分FS1可以具有第一内侧壁IW1和第一外侧壁OW1，第一内侧壁IW1面对形成在第一逻辑单元LC4A的第一器件区域RX1中的所述多个第一鳍型有源区域F1，第一外侧壁OW1与第一单元边界CBA对准。第一器件区域RX1的第一侧面SX1A可以与第一单元边界CBA间隔开而使第一鳍分隔绝缘部分FS1在其间。

[0111] 第二逻辑单元LC4B在宽度方向(X方向)上以单元边界接触部分CBC与第一逻辑单元LC4A相邻，并具有与第一逻辑单元LC4A几乎相同的配置。第二逻辑单元LC4B的第一器件区域RX1和第二器件区域RX2可以被称为相邻的第一器件区域RX1和相邻的第二器件区域RX2。

[0112] 第一鳍分隔绝缘部分FS1的在第二逻辑单元LC4B的宽度方向(X方向)上的一对相反的侧面中的一个可以与单元边界接触部分CBC对准，并且另一个侧面可以与相邻的第一器件区域RX1邻接。相邻的第一器件区域RX1在第二逻辑单元LC4B的宽度方向(X方向)上的一对相反的侧面中的一个与单元边界接触部分CBC间隔开而使第一鳍分隔绝缘部分FS1在其间，并且另一个侧面与第二单元边界CBB对准。

[0113] 在包括彼此相邻的多个逻辑单元的IC器件(像以上参照图10A至图11B描述的IC器件500、600、700和800)中，即使当逻辑单元的区域由于按比例缩小而减小时，形成在逻辑单元彼此相接的单元边界接触部分CBC周围的鳍分隔绝缘部分也根据IC器件中包括的晶体管的各自沟道类型而采用彼此不同的结构。因此，在改善的性能可以根据逻辑单元中的每个晶体管的沟道类型来提供的同时，稳定的鳍分隔区域可以提供在晶体管之间。而且，可以改善所述多个相邻的逻辑单元的每个内的有源区域的可利用性，因此可以获得能够提供改善的性能的IC器件。

[0114] 图12A至图19D是用于说明根据发明构思的实施方式的制造IC器件的方法的截面图。更具体地，图12A、图13A、…和图19A是与沿着图2的线X1-X1'剖取的截面对应的部分的根据工艺顺序的截面结构，图12B、图13B、…和图19B是与沿着图2的线X2-X2'剖取的截面对应的部分的根据工艺顺序的截面结构，图12C、图13C、…和图19C是与沿着图2的线Y1-Y1'剖取的截面对应的部分的根据工艺顺序的截面结构，图12D、图13D、…和图19D是与沿着图2的线Y2-Y2'剖取的截面对应的部分的根据工艺顺序的截面结构。现在将参照图12A至图19D描述制造图2和图3A至图3D的IC器件100的方法。图12A至图19D中的与图2和图3A至图3D中的那些相同的附图标记和符号表示相同的元件，因此这里将省略它们的描述。

[0115] 参照图12A至图12D，多个第一鳍型有源区域F1和多个第二鳍型有源区域F2通过分别蚀刻基板110在第一器件区域RX1和第二器件区域RX2中的某些区域而形成，并且形成覆盖所述多个第一鳍型有源区域F1和所述多个第二鳍型有源区域F2中的每个的下部的两个侧壁的器件隔离层112。

[0116] 限定第一器件区域RX1和第二器件区域RX2的深沟槽DT可以通过蚀刻器件隔离层112的一部分和基板110的一部分而形成，并且器件隔离区域DTA可以形成为填充深沟槽DT。
由于所述多个第一鳍型有源区域F1形成在第一器件区域RX1中，第一鳍分隔空间SS1可以提供在基板110的主表面110M上。器件隔离层112的填充第一鳍分隔空间SS1的部分可以被包括在第一鳍分隔绝缘部分FS1中。

[0117] 参照图13A至图13D，每个在Y方向上延伸以彼此平行的多个虚设栅极结构DGS形成在第一鳍分隔绝缘部分FS1、器件隔离层112、器件隔离区域DTA以及所述多个第一鳍型有源区域F1和所述多个第二鳍型有源区域F2之上。所述多个虚设栅极结构DGS中的每个可以包括以此陈述的顺序堆叠在所述多个第一鳍型有源区域F1和所述多个第二鳍型有源区域F2上的虚设栅极绝缘层D12、虚设栅极线D14和虚设栅极绝缘盖层D16。虚设栅极绝缘层D12可以包括硅氧化物。虚设栅极线D14可以包括多晶硅。虚设栅极绝缘盖层D16可以包括硅氮化物。所述多个虚设栅极结构DGS中的一些可以覆盖第一鳍分隔绝缘部分FS1。第一绝缘间隔物120可以形成在虚设栅极结构DGS的两个侧壁上。

[0118] 多个凹陷124R可以通过部分地蚀刻在虚设栅极结构DGS的两侧的所述多个第一鳍型有源区域F1和所述多个第二鳍型有源区域F2而形成，并且多个源极/漏极区域124可以通过由外延生长工艺从所述多个凹陷124R的内壁形成半导体层而形成。根据某些实施方式，第一器件区域RX1可以是NMOS晶体管区域，第二器件区域RX2可以是PMOS晶体管区域。在此情况下，第一器件区域RX1上的所述多个源极/漏极区域124可以包括外延生长的Si层或外延生长的SiC层，并且第二器件区域RX2上的所述多个源极/漏极区域124可以包括多个外延生长的SiGe层。

[0119] 覆盖第一鳍分隔绝缘部分FS1、器件隔离层112和所述多个源极/漏极区域124的栅极间绝缘层128可以形成在所述多个虚设栅极结构DGS之间。

[0120] 参照图14A至图14D，虚设栅极绝缘盖层D16及其周围的绝缘层通过化学机械抛光(CMP)从图13A至图13D的产物去除，因此，暴露虚设栅极线D14并降低栅极间绝缘层128和所述多个第一绝缘间隔物120的高度。

[0121] 参照图15A至图15D，具有开口OP1的掩模图案M1形成在图14A至图14D的产物上。掩模图案M1可以包括硅氮化物、硅氧化物或其组合。虚设栅极线D14的与第二器件区域RX2上的第二鳍分隔绝缘部分FS2(参照图2)对应的部分可以通过掩模图案M1的开口OP1暴露。

[0122] 通过掩模图案M1的开口OP1暴露的虚设栅极线D14通过采用掩模图案M1作为蚀刻掩模而被选择性去除，并且因此暴露的虚设栅极绝缘层D12被去除。接下来，第二鳍分隔空间SS2通过蚀刻所述多个第二鳍型有源区域F2的由第二器件区域RX2上的开口OP1暴露的部分而形成。

[0123] 当虚设栅极线D14、虚设栅极绝缘层D12和所述多个第二鳍型有源区域F2正被蚀刻以形成第二鳍分隔空间SS2时，通过开口OP1被一起暴露到蚀刻气氛的第一绝缘间隔物120也可以被部分地消耗，因此，可以形成所述多个第二绝缘间隔物122，这是降低第一绝缘间隔物120的高度的结果。

[0124] 参照图16A至图16D，隔离绝缘层(未示出)填充通过在图15A至图15D的产物上沉积绝缘材料形成的第二鳍分隔空间SS2，然后掩模图案M1和隔离绝缘层的不需要的部分被去除，直到暴露栅极间绝缘层128的上表面。结果，可以获得第二鳍分隔绝缘部分FS2，第二鳍分隔绝缘部分FS2具有隔离绝缘层的填充第二鳍分隔空间SS2的部分。第二鳍分隔绝缘部分FS2可以包括彼此一体地连接的上绝缘部分US和下绝缘部分LS。

[0125] 参照图17A至图17D，通过从图16A至图16D的产物去除所述多个虚设栅极线D14和在所述多个虚设栅极线D14下面的所述多个虚设栅极绝缘层D12，在第一器件区域RX1和第二器件区域RX2上制备多个栅极结构空间GA。

[0126] 参照图18A至18D，填充所述多个栅极结构空间GA中的每个的一部分的栅极绝缘层132和栅极线GL形成在图17A至图17D的产物上。在栅极结构空间GA中，盖空间CS可以保留在栅极线GL上。

[0127] 根据某些实施方式，在形成栅极绝缘层132之前，界面层(未示出)可以形成在所述多个第一鳍型有源区域F1和所述多个第二鳍型有源区域F2中的每个的通过所述多个栅极结构空间GA暴露的表面上。界面层可以通过氧化所述多个第一鳍型有源区域F1和所述多个第二鳍型有源区域F2的一部分而获得。

[0128] 参照图19A至图19D，填充所述多个盖空间CS的所述多个栅极绝缘盖层140形成在图18A至图18D的产物上。

[0129] 足够厚以填充所述多个盖空间CS中的每个的盖绝缘层可以形成在基板110之上以形成每个栅极绝缘盖层140，然后可以去除盖绝缘层的不需要的部分以暴露栅极间绝缘层128和第二鳍分隔绝缘部分FS2中的每个的上表面。

[0130] 接下来，上绝缘盖层150和层间绝缘层170可以形成在图19A至图19D的产物上，从而制造图2和图3A至图3D所示的IC器件100。

[0131] 图20A至图20D是用于说明根据发明构思的另一些实施方式的制造IC器件的方法的截面图。具体地，图20A至图20D是与沿着图5的线X2-X2'剖取的截面对应的部分按照工艺顺序的截面结构。现在将参照图20A至图20D描述制造图5和图6A至图6D的IC器件300的方法。图20A至图20D中的与图5和图6A至图6D中的那些相同的附图标记和符号表示相同的元件，因此这里将省略它们的描述。

[0132] 参照图20A，与以上参照图12A至图12D描述的方法类似，所述多个第一鳍型有源区域F1和所述多个第二鳍型有源区域F2通过分别在第一器件区域RX1和第二器件区域RX2中蚀刻基板110的某些区域而形成，并且鳍隔离沟槽FST通过部分地蚀刻第二器件区域RX2上的所述多个第二鳍型有源区域F2的每个而形成。

[0133] 参照图20B，隔离绝缘层112A形成为填充鳍隔离沟槽FST。隔离绝缘层112A可以是用于形成以上参照图12A至图12D描述的器件隔离层112的绝缘层。隔离绝缘层112A可以形成为填充第一器件区域RX1上的所述多个第一鳍型有源区域F1之间和第二器件区域RX2上的所述多个第二鳍型有源区域F2之间的空间(见图5和图6A至图6D)。

[0134] 参照图20C，具有开口OP2的掩模图案M2形成在图20B的产物上，该开口OP2部分地暴露隔离绝缘层112A和在隔离绝缘层112A周围的所述多个第二鳍型有源区域F2。掩模图案M2可以形成为覆盖所述多个第一鳍型有源区域F1、所述多个第二鳍型有源区域F2和隔离绝缘层112A，该隔离绝缘层112A填充第一器件区域RX1上的所述多个第一鳍型有源区域F1之间和第二器件区域RX2上的所述多个第二鳍型有源区域F2之间的空间(见图5和图6A至图6D)。掩模图案M2可以包括相对于隔离绝缘层112A具有蚀刻选择性的材料。例如，掩模图案M2可以包括氮化物层、硬掩模上旋涂(SOH)层、或其组合。

[0135] 通过采用掩模图案M2作为蚀刻掩模部分地蚀刻隔离绝缘层112A和在隔离绝缘层112A周围的所述多个第二鳍型有源区域F2达特定的厚度，形成凹陷区域RR。在形成凹陷区域RR之后，隔离绝缘层112A的保留在鳍隔离沟槽FST中的部分可以被包括在下绝缘图案LSA中。

[0136] 形成上绝缘层112B，该上绝缘层112B填充凹陷区域RR和掩模图案M2的开口OP2。上绝缘层112B可以包括与隔离绝缘层112A中包括的材料相同的材料、或者与隔离绝缘层112A中包括的材料不同的材料。

[0137] 参照图20D，从图20C的产物去除掩模图案M2，从而暴露所述多个第一鳍型有源区域F1、所述多个第二鳍型有源区域F2以及隔离绝缘层112A(未示出)，该隔离绝缘层112A填充第一器件区域RX1上的所述多个第一鳍型有源区域F1之间和第二器件区域RX2上的所述多个第二鳍型有源区域F2之间的空间(见图5和图6A至图6D)。之后，通过从其上表面蚀刻每个暴露在基板110之上的隔离绝缘层112A和上绝缘层112B达特定的厚度而形成图6D的覆盖所述多个第一鳍型有源区域F1和所述多个第二鳍型有源区域F2中的每个的下部的两个侧壁的器件隔离层112，使得所述多个第一鳍型有源区域F1和所述多个第二鳍型有源区域F2的各自上部被暴露，并且同时形成包括上绝缘层112B的保留部分的上绝缘图案USA。下绝缘图案LSA和上绝缘图案USA可以被包括在第二鳍分隔绝缘部分FS2A中。器件隔离层112的一部分可以被包括在图6A和图6C的第一鳍分隔绝缘部分FS1中。

[0138] 然后，可以执行与以上参照图13A至图19D描述的那些类似的工艺，因此可以制造图5和图6A至图6D的IC器件300。

[0139] 图7A和图7B的IC器件300A以及图8的IC器件300B可以采用与以上参照图20A至图20D描述的方法类似的方法形成。然而，在鳍隔离沟槽在通过与参照图20A的形成鳍隔离沟槽FST的工艺类似的工艺形成在基板上之后，第二鳍分隔绝缘部分FS2B或第二鳍分隔绝缘部分FS2C可以采用与参照图20B的形成隔离绝缘层112A的工艺类似的方法形成在鳍隔离沟槽内。可以执行与以上参照图13A至图19D描述的那些工艺类似的工艺，因此可以制造图5和图6A至图6D的IC器件300。尽管已经参照图12A至图20D描述了根据发明构思的制造一些IC器件的示例方法，但是具有各种结构的其它IC器件可以采用与对以上描述的示例方法进行的修改对应的各种方法实现，而没有脱离发明构思的精神。

[0140] 尽管已经参照其实施方式具体示出和描述了发明构思，但是将理解，可以在其中进行形式和细节上的各种变化而没有脱离权利要求书的精神和范围。

[0141] 本申请要求于2018年8月23日在韩国知识产权局提交的韩国专利申请第10-2018-0098759号的权益，其公开内容通过引用整体地结合于此。