本申请涉及用于全局快门像素存储节点的可变偏置隔离结构。一种像素单元包含安置于半导体材料中以响应于入射光而累积图像电荷的光电二极管，以及耦合到所述光电二极管以从所述光电二极管选择性地耗尽所述图像电荷的全局快门栅极晶体管。存储晶体管安置于所述半导体材料中以存储所述图像电荷。隔离结构安置于所述半导体材料中接近于所述存储晶体管以将所述存储晶体管的侧壁隔离于杂散光和杂散电荷。所述隔离结构填充有钨，且经耦合以接收可变偏置信号以控制所述隔离结构的偏置。所述可变偏置信号在所述图像电荷到所述存储晶体管的转移期间设定成第一偏置值。所述可变偏置信号在所述图像电荷从所述存储晶体管的转移期间设定成第二偏置值。
光电二极管，其安置于半导体材料中以响应于经引导到所述光电二极管的入射光而累积图像电荷；
全局快门栅极晶体管，其安置于所述半导体材料中且耦合到所述光电二极管以从所述光电二极管选择性地耗尽所述图像电荷；
存储晶体管，其安置于所述半导体材料中以存储所述图像电荷；以及
隔离结构，其安置于所述半导体材料中接近于所述存储晶体管以将所述存储晶体管的侧壁隔离于所述存储晶体管外部的所述半导体材料中的杂散光和杂散电荷，其中所述隔离结构填充有钨，其中所述隔离结构经耦合以接收可变偏置信号以控制所述隔离结构的偏置，其中所述可变偏置信号在所述图像电荷到所述存储晶体管的转移期间设定成第一偏置值，且其中所述可变偏置信号在所述图像电荷从所述存储晶体管的转移期间设定成第二偏置值。
2.根据权利要求1所述的像素单元，其中所述可变偏置信号在所述入射光经引导到所述光电二极管以累积所述图像电荷的同时设定为第三偏置值，且其中所述可变偏置信号在所述图像电荷存储于所述存储晶体管中的同时设定为所述第三偏置值。
3.根据权利要求2所述的像素单元，其中所述可变偏置信号在所述存储晶体管的复位期间设定为第四偏置值，且其中所述可变偏置信号在从所述像素单元的浮动扩散部的所述图像电荷的取样期间设定为所述第四偏置。
4.根据权利要求3所述的像素单元，其进一步包括经耦合以产生所述可变偏置信号的可变偏置电路，其中所述第一偏置值等于正电压，其中所述第三偏置值等于负电压，其中所述第二偏置值等于强负电压，其中所述第二偏置值的所述强负电压与所述第三偏置值的所述负电压相比量值更大，且其中所述第四偏置值等于接地电压。
5.根据权利要求1所述的像素单元，其中所述隔离结构是多个隔离结构中的一个，其安置于所述半导体材料中接近于所述存储晶体管以将存储晶体管的所述侧壁隔离于所述存储晶体管外部的所述半导体材料中的所述杂散光和所述杂散电荷，且经耦合以接收所述可变偏置信号以控制所述隔离结构的所述偏置。
6.根据权利要求5所述的像素单元，其进一步包括转移晶体管，所述转移晶体管安置于所述半导体材料中且耦合于所述光电二极管与所述存储晶体管的输入之间以从所述光电二极管选择性地转移所述图像电荷到所述存储晶体管。
7.根据权利要求6所述的像素单元，其中所述转移晶体管的栅极端子耦合到所述存储晶体管的栅极端子，其中安置于所述半导体材料中的所述多个隔离结构安置成接近于所述存储晶体管和所述转移晶体管。
8.根据权利要求1所述的像素单元，其进一步包括输出晶体管，所述输出晶体管安置于所述半导体材料中且耦合到所述存储晶体管的输出以从所述存储晶体管选择性地转移所述图像电荷到读出节点。
9.根据权利要求8所述的像素单元，其中所述读出节点包括安置于所述半导体材料中的浮动扩散部。
10.根据权利要求8所述的像素单元，其进一步包括：
复位晶体管，其安置于所述半导体材料中且耦合到所述读出节点；
放大器晶体管，其安置于所述半导体材料中且具有耦合到所述读出节点的栅极；以及行选择晶体管，其安置于所述半导体材料中且耦合于位线与所述放大器晶体管之间。
11.根据权利要求1所述的像素单元，其中所述隔离结构包含形成于所述半导体材料中的深沟槽隔离结构，其中所述深沟槽隔离结构填充有所述钨。
12.根据权利要求11所述的像素单元，其中所述隔离结构进一步包括形成于所述深沟槽隔离结构的内部侧壁上方在所述钨与所述半导体材料之间的P+钝化。
13.根据权利要求12所述的像素单元，其中所述隔离结构进一步包括形成于所述半导体材料与所述钨之间的所述P+钝化上方的薄氧化物。
14.根据权利要求13所述的像素单元，其中所述隔离结构进一步包括形成于所述钨与所述半导体材料之间的所述薄氧化物上方的氮化钛涂层。
15.根据权利要求1所述的像素单元，其进一步包括：
栅极氧化物层，其在所述半导体材料中的所述存储晶体管的存储栅极与所述存储晶体管的存储区之间安置于所述半导体材料上方；以及保护层，其安置于所述隔离结构上方且接近于所述存储晶体管以保护所述栅极氧化物层免于被所述隔离结构的所述钨污染，其中安置于所述隔离结构上方的所述保护层包括氧化物或氮化物中的一种。
16.根据权利要求1所述的像素单元，其中所述入射光通过所述半导体材料的前侧经引导到所述光电二极管。
17.根据权利要求1所述的像素单元，其中所述入射光通过所述半导体材料的背侧经引导到所述光电二极管，其中所述像素单元进一步包括屏蔽层，所述屏蔽层安置于所述半导体材料的所述背侧上在所述存储晶体管上方以将所述存储晶体管屏蔽于所述杂散光。
具有多个像素单元的像素阵列，其中所述像素单元中的每一个包含：
光电二极管，其安置于半导体材料中以响应于经引导到所述光电二极管的入射光而累积图像电荷；
全局快门栅极晶体管，其安置于所述半导体材料中且耦合到所述光电二极管以从所述光电二极管选择性地耗尽所述图像电荷；
存储晶体管，其安置于所述半导体材料中以存储所述图像电荷；以及
隔离结构，其安置于所述半导体材料中接近于所述存储晶体管以将所述存储晶体管的侧壁隔离于所述存储晶体管外部的所述半导体材料中的杂散光和杂散电荷，其中所述隔离结构填充有钨，其中所述隔离结构经耦合以接收可变偏置信号以控制所述隔离结构的偏置，其中所述可变偏置信号在所述图像电荷到所述存储晶体管的转移期间设定成第一偏置值，且其中所述可变偏置信号在所述图像电荷从所述存储晶体管的转移期间设定成第二偏置值；
控制电路，其耦合到所述像素阵列以控制所述像素阵列的操作；以及
读出电路，其耦合到所述像素阵列以从所述多个像素单元读出图像数据。
19.根据权利要求18所述的成像系统，其进一步包括功能逻辑，所述功能逻辑耦合到所述读出电路以存储来自所述多个像素单元中的每一个的所述图像数据。
20.根据权利要求18所述的成像系统，其中所述控制电路经耦合以在单个采集窗期间同时启用像素阵列中的所有所述像素单元以从每一相应光电二极管同时转移所述图像电荷。
21.根据权利要求18所述的成像系统，其中所述可变偏置信号在所述入射光经引导到所述光电二极管以累积所述图像电荷的同时设定为第三偏置值，且其中所述可变偏置信号在所述图像电荷存储于所述存储晶体管中的同时设定为所述第三偏置值。
22.根据权利要求21所述的成像系统，其中所述可变偏置信号在所述存储晶体管的复位期间设定为第四偏置值，且其中所述可变偏置信号在从所述像素单元的浮动扩散部的所述图像电荷的取样期间设定为所述第四偏置。
23.根据权利要求22所述的成像系统，其进一步包括经耦合以产生所述可变偏置信号的可变偏置电路，其中所述第一偏置值等于正电压，其中所述第三偏置值等于负电压，其中所述第二偏置值等于强负电压，其中所述第二偏置值的所述强负电压与所述第三偏置值的所述负电压相比量值更大，且其中所述第四偏置值等于接地电压。
24.根据权利要求18所述的成像系统，其中所述隔离结构是多个隔离结构中的一个，其安置于所述半导体材料中接近于所述存储晶体管以将存储晶体管的所述侧壁隔离于所述存储晶体管外部的所述半导体材料中的所述杂散光和所述杂散电荷，且经耦合以接收所述可变偏置信号以控制所述隔离结构的所述偏置。
25.根据权利要求24所述的成像系统，其中所述像素单元中的每一个进一步包括转移晶体管，所述转移晶体管安置于所述半导体材料中且耦合于所述光电二极管与所述存储晶体管的输入之间以从所述光电二极管选择性地转移所述图像电荷到所述存储晶体管。
26.根据权利要求25所述的成像系统，其中所述转移晶体管的栅极端子耦合到所述存储晶体管的栅极端子，其中安置于所述半导体材料中的所述多个隔离结构安置成接近于所述存储晶体管和所述转移晶体管。
27.根据权利要求18所述的成像系统，其中所述像素单元中的每一个进一步包括输出晶体管，所述输出晶体管安置于所述半导体材料中且耦合到所述存储晶体管的输出以从所述存储晶体管选择性地转移所述图像电荷到读出节点。
28.根据权利要求27所述的成像系统，其中所述读出节点包括安置于所述半导体材料中的浮动扩散部。
29.根据权利要求27所述的成像系统，其中所述像素单元中的每一个进一步包括：复位晶体管，其安置于所述半导体材料中且耦合到所述读出节点；
放大器晶体管，其安置于所述半导体材料中且具有耦合到所述读出节点的栅极；以及行选择晶体管，其安置于所述半导体材料中且耦合于位线与所述放大器晶体管之间。
30.根据权利要求18所述的成像系统，其中所述隔离结构包含形成于所述半导体材料中的深沟槽隔离结构，其中所述深沟槽隔离结构填充有所述钨。
31.根据权利要求30所述的成像系统，其中所述隔离结构进一步包括形成于所述深沟槽隔离结构的内部侧壁上方在所述钨与所述半导体材料之间的P+钝化。
32.根据权利要求31所述的成像系统，其中所述隔离结构进一步包括形成于所述半导体材料与所述钨之间的所述P+钝化上方的薄氧化物。
33.根据权利要求32所述的成像系统，其中所述隔离结构进一步包括形成于所述钨与所述半导体材料之间的所述薄氧化物上方的氮化钛涂层。
34.根据权利要求18所述的成像系统，其中所述像素单元中的每一个进一步包括：栅极氧化物层，其在所述半导体材料中的所述存储晶体管的存储栅极与所述存储晶体管的存储区之间安置于所述半导体材料上方；以及保护层，其安置于所述隔离结构上方且接近于所述存储晶体管以保护所述栅极氧化物层免于被所述隔离结构的所述钨污染，其中安置于所述隔离结构上方的所述保护层包括氧化物或氮化物中的一种。
用于全局快门像素存储节点的可变偏置隔离结构
技术领域
[0001] 本发明大体上涉及半导体处理。更具体地，本发明的实例涉及具有全局快门的图像传感器像素单元的半导体处理。
背景技术
[0002] 对于高速图像传感器，全局快门可用于捕获快速移动的对象。全局快门通常使图像传感器中的所有像素单元能够同时捕获图像。对于较慢的移动对象，使用较常见的滚动快门。滚动快门通常按顺序捕获图像。举例来说，可以循序地启用二维(“2D”)像素单元阵列内的每一行，以使得单个行内的每一像素单元同时捕获图像，但以滚动顺序启用每一行。因此，像素单元的每一行在不同的图像采集窗期间捕获图像。对于缓慢移动对象，每一行之间的时间差可产生图像失真。对于快速移动对象，滚动快门可造成沿着对象的移动轴线的可察觉伸长失真。
[0003] 为了实施全局快门，存储电容器或存储晶体管可用于在等待从像素单元阵列的读出的同时临时存储由阵列中的每一像素单元获取的图像电荷。当使用全局快门时，转移晶体管通常用以将图像电荷从光电二极管转移到存储晶体管，并且接着输出晶体管用以将存储的图像电荷从存储晶体管转移到像素单元的读出节点。影响具有全局快门的图像传感器像素单元中的性能的因数包含全局快门效率、暗电流、白色像素和图像滞后。大体来说，全局快门像素性能随着全局快门效率改善而改善。全局快门效率是信号电荷可如何较好地存储于存储节点中而不会被寄生光和/或电串扰污染的指标。
发明内容
[0004] 本发明的一个方面提供一种像素单元，其包括：光电二极管，其安置于半导体材料中以响应于经引导到所述光电二极管的入射光而累积图像电荷；全局快门栅极晶体管，其安置于所述半导体材料中且耦合到所述光电二极管以从所述光电二极管选择性地耗尽所述图像电荷；存储晶体管，其安置于所述半导体材料中以存储所述图像电荷；以及隔离结构，其安置于所述半导体材料中接近于所述存储晶体管以将所述存储晶体管的侧壁隔离于所述存储晶体管外部的所述半导体材料中的杂散光和杂散电荷，其中所述隔离结构填充有钨，其中所述隔离结构经耦合以接收可变偏置信号以控制所述隔离结构的偏置，其中所述可变偏置信号在所述图像电荷到所述存储晶体管的转移期间设定成第一偏置值，且其中所述可变偏置信号在所述图像电荷从所述存储晶体管的转移期间设定成第二偏置值。
[0005] 本发明的另一方面提供一种成像系统，其包括：像素单元的像素阵列，其中所述像素单元中的每一个包含：光电二极管，其安置于半导体材料中以响应于经引导到所述光电二极管的入射光而累积图像电荷；全局快门栅极晶体管，其安置于所述半导体材料中且耦合到所述光电二极管以从所述光电二极管选择性地耗尽所述图像电荷；存储晶体管，其安置于所述半导体材料中以存储所述图像电荷；以及隔离结构，其安置于所述半导体材料中接近于所述存储晶体管以将所述存储晶体管的侧壁隔离于所述存储晶体管外部的所述半导体材料中的杂散光和杂散电荷，其中所述隔离结构填充有钨，其中所述隔离结构经耦合以接收可变偏置信号以控制所述隔离结构的偏置，其中所述可变偏置信号在所述图像电荷到所述存储晶体管的转移期间设定成第一偏置值，且其中所述可变偏置信号在所述图像电荷从所述存储晶体管的转移期间设定成第二偏置值；控制电路，其耦合到所述像素阵列以控制所述像素阵列的操作；以及读出电路，其耦合到所述像素阵列以从所述多个像素读出图像数据。
附图说明
[0006] 参见以下图式描述本发明的非限制性和非穷尽性的实施例，其中除非另外规定，否则贯穿各视图中相同的参考标号指代相同的部分。
[0007] 图1A是说明根据本发明的教示的具有包含可变偏置隔离结构的全局快门像素存储结构的像素单元的一个实例的示意图。
[0008] 图1B是说明根据本发明的教示的具有包含可变偏置隔离结构的全局快门像素存储结构的像素单元的另一实例的示意图。
[0009] 图2是说明根据本发明的教示的具有包含可变偏置隔离结构的全局快门像素存储结构的像素单元的一个实例的一部分的横截面图。
[0010] 图3是说明根据本发明的教示的与具有包含可变偏置隔离结构的全局快门像素存储结构的像素单元的读出相关联的信号波形的时序图。
[0011] 图4是说明根据本发明的教示的包含具有像素单元的像素阵列的成像系统的一个实例的图，所述像素单元具有包含可变偏置隔离结构的全局快门像素存储结构。
[0012] 对应参考标号在图式的若干视图中指示对应组件。技术人员应了解，图中的元件仅为简单和清晰起见而进行示出，并且不一定按比例绘制。举例来说，图中的一些元件的尺寸可能相对于其它元件加以放大以有助于改进对本发明的各种实施例的理解。并且，通常未描绘在商业可行的实施例中有用或必需的常见但众所周知的元件，以便呈现本发明的这些各种实施例的遮挡较少的视图。
具体实施方式
[0013] 所揭示的是针对具有包含偏置切换隔离结构的全局快门像素存储结构的像素单元的方法和设备。在以下描述中，阐述了许多特定细节以提供对实施例的透彻理解。然而，相关领域的技术人员将认识到，可在没有所述具体细节中的一或多个的情况下或使用其它方法、组件、材料等实践本文中所描述的技术。在其它情况下，未展示或详细描述众所周知的结构、材料或操作以免使某些方面混淆。
[0014] 在本说明书通篇中参考“一个实例”或“一个实施例”意味着结合实例描述的特定特征、结构或特性包含于本发明的至少一个实例中。因此，贯穿本说明书在不同位置中出现的短语“在一个实例中”或“在一个实施例中”未必都是指同一个实例。此外，所述特定特征、结构或特性可在一个或多个实例中组合。
[0015] 在本说明书通篇中，使用若干技术术语。除非本文中明确定义，或其使用情境将明显另外表明，否则这些术语将采用其在它们所出现的领域中的普通含义。应注意，元件名称和符号在本文中可互换使用(例如Si对硅)；然而，两者具有相同含义。
[0016] 如将示出，揭示了具有包含可变偏置隔离结构的全局快门像素存储结构的像素单元。如将在下文进一步详细论述，所述可变偏置隔离结构填充有钨，且使全局快门像素单元的存储晶体管的侧壁于寄生杂散光和/或杂散电荷使其无法进入存储晶体管。因此，全局快门效率(GSE)改善，因为存储于存储晶体管中的图像电荷经隔离而免于被寄生杂散光污染，这减少了由于寄生杂散光而在存储晶体管中产生电子空穴对。另外，防止杂散电荷进入存储晶体管，根据本发明的教示这减少了深硅电学串扰。此外，隔离结构经耦合以在像素单元的操作期间接收可变偏置信号以控制隔离结构的偏置，以进一步改善全局快门效率，减少暗电流，减少图像电荷到存储晶体管的转移的滞后，且减少图像电荷从存储晶体管的转移的滞后。
[0017] 为了说明，图1A是说明根据本发明的教示的具有包含可变偏置隔离结构的全局快门像素存储结构的像素单元100A的一个实例的示意图。在实例中，像素单元100A可以是像素阵列中的多个像素单元中的一个。如所描绘的实例中所示，像素单元100A包含全局快门栅极晶体管102、光电二极管104、转移晶体管106、存储晶体管108、输出晶体管110、读出节点114、复位晶体管112、放大器晶体管116，以及耦合到位线178的行选择晶体管118。在一个实例中，读出节点114是安置于像素单元100A的半导体材料中的浮动扩散部。在一个实例中，放大器晶体管116是以源极跟随器耦合晶体管实施。如图1A的实例中所示，全局快门栅极晶体管102耦合于VGS电压与光电二极管104之间。
[0018] 在操作中，全局快门栅极晶体管102经耦合以通过响应于全局快门信号GS将光电二极管104选择性地耦合到电压VGS，来选择性地耗尽已累积于光电二极管104中的图像电荷。光电二极管104安置于半导体材料像素单元100A中以响应于引导到光电二极管104的入射光122而累积图像电荷。在一个实例中，入射光122可经引导通过像素单元100A的半导体材料的前侧。在另一实例中，应了解入射光122可经引导通过像素单元100A的半导体材料的背侧。图像电荷已累积于光电二极管104中，经耦合以响应于转移晶体管控制信号TX而通过转移晶体管106转移到存储晶体管108的输入，所述转移晶体管控制信号TX经耦合以在转移晶体管106的栅极端子处接收。
[0019] 在所描绘的实例中，存储晶体管108经说明为通过第一隔离结构120A和第二隔离结构120B在像素单元100A的半导体材料中隔离。如将在下文进一步详细论述，根据本发明的教示，在一个实例中，第一隔离结构120A和第二隔离结构120B是光学不透明隔离结构，其安置成接近于存储晶体管108以阻挡寄生杂散光和/或杂散电荷从存储晶体管108的周围区域进入存储晶体管108，从而改善全局快门效率。
[0020] 像素单元100还包含经耦合以产生可变偏置信号DTI_VSG的可变偏置电路121。在所描绘的实例中，第一隔离结构120A和第二隔离结构120B耦合到可变偏置电路121以接收可变偏置信号DTI_VSG来控制第一隔离结构120A和第二隔离结构120B的偏置。如将论述，根据本发明的教示，在像素单元100A的操作期间以可变偏置信号DTI_VSG对第一隔离结构120A和第二隔离结构120B的偏置的控制进一步改善全局快门效率，减少暗电流，减少图像电荷到存储晶体管108的转移的滞后，且减少图像电荷从存储晶体管108的转移的滞后。
[0021] 图1A中的实例还说明输出晶体管110耦合到存储晶体管108的输出以将图像电荷从存储晶体管108选择性地转移到读出节点114，所述读出节点在所说明的实例中是浮动扩散部FD。复位晶体管112耦合于复位电压V复位与读出节点114之间以响应于复位信号RST而选择性地复位读出节点114中的电荷。在实例中，放大器晶体管116包含放大器栅极，其耦合到读出节点114以放大读出节点114上的信号，以从像素单元100A输出图像数据。行选择晶体管118耦合于位线178与放大器晶体管116之间以将图像数据输出到位线178。
[0022] 图1B是说明根据本发明的教示的具有包含可变偏置隔离结构的全局快门像素存储结构的像素单元100B的另一实例的示意图。应了解，图1B的实例像素单元100B与图1A的实例像素单元100A存在许多相似性。因此，应了解，下文参考的类似命名和编号的元件是有联系的且类似于上文所描述起作用。图1B的实例像素单元100B与图1A的实例像素单元100A之间的一个显著差异是在图1B的像素单元100B中，转移晶体管106的栅极端子耦合到存储晶体管108的栅极端子。因此，在所描绘的实例中，转移晶体管106和存储晶体管108两者的组合或连接的栅极端子107经耦合以接收同一转移存储栅极控制信号TSG，如图示。另外，第一隔离结构120A和第二隔离结构120B安置成接近于像素单元100B中的转移晶体管106和存储晶体管108两者。
[0023] 图2是说明根据本发明的教示的具有包含可变偏置隔离结构的全局快门像素存储结构的像素单元200的一个实例的一部分的横截面图。在实例中，像素单元200可以是像素阵列中的多个像素单元中的一个。应注意在一个实例中，图2的像素单元200是图1A的像素单元100A和/或图1B的像素单元100B的一部分的横截面图，且下文参考的类似命名和编号的元件是有联系的且类似于上文所描述起作用。应了解，图2的横截面图示不与图1A和/或图1B中示出的每一和每个元件相交，且因此图1A或图1B中说明的一些元件虽然在像素单元200中存在，但在图2的横截面图示中可能不可见。
[0024] 图2中所说明的实例示出像素单元200包含安置于半导体材料228中的存储晶体管208。在实例中，存储晶体管208包含存储区278以存储由安置于半导体材料228中的光电二极管(例如，图1A或图1B中的光电二极管104)响应于经引导到光电二极管的入射光而累积的图像电荷。在一个实例中，半导体材料228可包含硅，且存储区278可以是存储晶体管208的存储二极管，其在半导体材料228中在存储栅极242下方形成有掺杂硅，其中栅极氧化物
240安置于存储栅极242与存储区278之间。
[0025] 图2中所示的实例示出像素单元200还包含在存储晶体管208外部的安置于半导体材料228中的其它围绕元件。举例来说，全局快门栅极晶体管202图示为安置于半导体材料228中。在实例中，全局快门栅极晶体管202可用于通过将电压VGS 224耦合到光电二极管而从也安置于半导体材料228中的光电二极管选择性地耗尽图像电荷。
[0026] 像素单元200还包含安置于半导体材料228中的紧靠存储晶体管208的一或多个隔离结构，例如隔离结构220A和220B。如所描绘的实例中所示，根据本发明的教示，隔离结构220A和220B安置于半导体材料228中接近于存储晶体管208，以将存储晶体管208的侧壁隔离于存储晶体管208外部的半导体材料228中的寄生杂散光和/或杂散电荷。
[0027] 在一个实例中，每一隔离结构220A和220B以填充有钨234的深沟槽隔离结构形成于半导体材料228中。在一个实例中，在深沟槽隔离开口形成于半导体材料208中之后，且在以钨234填充深沟槽隔离开口之前，在深沟槽隔离开口的内侧壁上形成钝化层230。在一个实例中，钝化层230是P+钝化层230。在实例中，在形成钝化层230之后，在深沟槽隔离开口的内部侧壁上在钝化层230上形成薄氧化物231，如图示。随后在深沟槽隔离开口的内部侧壁上在薄氧化物231上形成氮化钛涂层232。在一个实例中，根据本发明的教示，随后以钨234填充深沟槽隔离开口以形成隔离结构220A和220B。
[0028] 在一个实例中，在以钨234填充隔离结构220A和220B之后，可执行化学机械抛光(CMP)，且接着在隔离结构220A和220B上方形成保护层236。在一个实例中，保护层236包含氧化物或氮化物中的一种，例如氮化硅。图2中所示的实例还示出包含通孔246、247A、247B、250和254的通孔以及包含金属导体244、245A、245B、248和252的金属导体可形成于层间电介质284中接近于像素单元200的前侧286，如图示。应了解，根据本发明的教示，每一隔离结构220A和220B上的保护层236保护栅极氧化物240免于被每一隔离结构220A和220B的钨234污染。
[0029] 在操作中，每一隔离结构220A和220B是光学不透明隔离结构，其阻挡寄生杂散光和/或杂散电荷进入半导体材料228中的存储晶体管208的区。举例来说，在其中像素单元200是前侧照明像素单元的实例中，图2说明进入存储晶体管208外部的半导体材料228的前侧286的杂散光222A由隔离结构220A阻挡。杂散光222B可进入存储晶体管208外部的区域中的半导体材料228，且因此光生电子空穴对，包含如图2所示的电荷226。然而，隔离结构220A还阻挡电荷226进入存储晶体管208，如图示。
[0030] 图2中描绘的实例还说明像素单元200包含安置于层间电介质284中接近于半导体材料228的前侧286的金属导体和通孔。举例来说，如所说明实例中所示，金属导体244、245A、245B、248和252提供通过通孔246、247A、247B、250和254分别到像素单元200的存储晶体管208、隔离结构220A、隔离结构220B、VGS 224耦合和全局快门栅极晶体管202的对应结构的电连接。应了解，杂散光也可被这些结构散射或偏转离开。举例来说，图2中描绘的实例示出杂散光222C朝向存储晶体管208经偏转离开金属导体248，且杂散光222D朝向存储晶体管
208经偏转离开通孔250。然而，如图所示，根据本发明的教示，隔离结构220B还阻挡杂散光
222C和222D进入存储晶体管208。
[0031] 因此，隔离结构220A和220B阻挡杂散光和/或杂散电荷从半导体材料228中的周围区域进入存储晶体管208是根据本发明的教示。实际上，在存储晶体管208中不可产生包含光生电子空穴对的杂散电荷。因此，根据本发明的教示改善了全局快门效率。
[0032] 另外，图2中描绘的实例示出金属导体245A和245B经耦合以接收可变偏置信号DTI_VSG以控制接近于存储晶体管208的隔离结构220A和220B的偏置。在一个实例中，可变偏置信号DTI_VSG是从可变偏置电路(例如，图1A或图1B的可变偏置电路121)接收。
[0033] 在一个实例中，在光电二极管和存储晶体管208的全局复位操作期间，可变偏置信号DTI_VSG经设定为基本上等于接地电压(例如，零伏特)。
[0034] 继续实例，随后在入射光经引导到光电二极管以累积图像电荷的同时将可变偏置信号DTI_VSG设定为负电压。应了解，通过在此曝光时间期间从可变偏置信号DTI_VSG以负电压偏置隔离结构220A和220B，关于隔离结构220A和220B产生电场以防止电子在衬底半导体材料228和存储晶体管208的存储区278的较深区中累积。因此，根据本发明的教示，暗电流减少，且全局快门效率改善。
[0035] 继续实例，在图像电荷通过转移晶体管从光电二极管到存储晶体管208的转移期间，随后将可变偏置信号DTI_VSG设定为正电压。应了解，通过在图像电荷到存储晶体管208的此转移期间从可变偏置信号DTI_VSG以正电压偏置隔离结构220A和220B，关于隔离结构220A和220B产生将转移晶体管耦合到存储晶体管208的电场。因此，根据本发明的教示，通过从可变偏置信号DTI_VSG以正电压降低转移晶体管与存储晶体管208之间的势垒，在图像电荷到存储晶体管208的转移期间减少滞后。
[0036] 继续实例，随后在图像电荷存储于存储晶体管208中的同时将可变偏置信号DTI_VSG设定回到负电压。如先前所论述，通过在图像电荷存储于存储晶体管208中的同时从可变偏置信号DTI_VSG以负电压偏置隔离结构220A和220B，关于隔离结构220A和220B产生的电场防止电子在衬底半导体材料228和存储晶体管208的存储区278处的较深硅区中累积。因此，根据本发明的教示，暗电流减少，且全局快门效率改善。
[0037] 继续实例，在图像电荷通过输出晶体管从存储晶体管208到浮动扩散部的转移期间，随后将可变偏置信号DTI_VSG设定为较强负电压。在一个实例中，较强负电压与在入射光经引导到光电二极管的同时和在图像电荷存储于存储晶体管208中的同时可变偏置信号DTI_VSG的负电压相比量值更大。通过在图像电荷从存储晶体管208转移的同时从可变偏置信号DTI_VSG以较强负电压偏置隔离结构220A和220B，关于隔离结构220A和220B产生的电场从存储晶体管208的存储区278的较深区推动电子以通过输出晶体管流出。因此，根据本发明的教示，在图像电荷从存储晶体管208的转移期间减少滞后。
[0038] 继续实例，在像素单元200的浮动扩散部中的图像电荷的取样操作或读出期间，随后将可变偏置信号DTI_VSG设定回到基本上等于接地电压(例如，零伏特)。
[0039] 在另一实例中，应了解像素单元200可为背侧照明式像素单元。在此实例中应了解，杂散光可因此通过半导体材料228的背侧288进入半导体材料228。在此实例中，应了解，根据本发明的教示，可任选地在半导体材料228的背侧288上在存储晶体管208上方形成屏蔽层238。如所描绘的实例中所示，根据本发明的教示，杂散光222E由屏蔽层238屏蔽而不会进入半导体材料228的背侧288进入存储晶体管208。在一个实例中，屏蔽层238可包含金属，例如钨。
[0040] 图3是说明根据本发明的教示的与具有包含可变偏置隔离结构的全局快门像素存储结构的像素单元的读出相关联的信号波形的时序图356。举例来说，在一个实例中，应了解，时序图356中描述的波形来自的像素单元可为图1A的像素单元100A、图1B的像素单元100B和/或图2的像素单元200的实例，且下文参考的类似命名和编号的元件是有联系的且类似于上文所描述起作用。
[0041] 如图3中所描绘的实例中所示，时序图356说明根据本发明的教示在像素单元的操作期间的全局快门信号GS 302、转移/转移存储栅极信号TX(TSG)306、存储栅极信号SG 308、可变偏置信号DTI_VSG 321、输出栅极信号OG 310、复位信号RST 312、取样保持信号脉冲370和取样保持复位脉冲372的实例。
[0042] 初始地，在全局光电二极管和存储晶体管复位操作358期间，全局快门信号GS 302、转移/转移存储栅极信号TX(TSG)306和存储栅极信号SG 308全部为逻辑高，而输出栅极信号OG 310、复位信号RST 312、取样保持信号脉冲370和取样保持复位脉冲372全部保持逻辑低。可变偏置信号DTI_VSG 321基本上等于接地零(例如，零伏特)。因此，GS栅极、TX栅极、SG栅极或TSG栅极(对于具有连接的TX和SG栅极的像素单元设计)耦合在一起且经脉冲到正轨道以接通那些栅极，而OG栅极和RST栅极耦合到逻辑低以断开那些栅极而复位光电二极管和存储晶体管。
[0043] 在曝光时间操作360期间在光电二极管响应于入射光而累积图像电荷的同时，全局快门信号GS 302、转移/转移存储栅极信号TX(TSG)306以及存储栅极信号SG 308、输出栅极信号OG 310和复位信号RST 312全部设定成逻辑低，而可变偏置信号DTI_VSG 321设定成负电压。因此，GS栅极、TX栅极、SG栅极或TSG栅极(对于具有连接的TX和SG栅极的像素单元设计)、OG栅极和RST栅极一起耦合到接地以确保栅极关闭。通过在曝光时间操作360期间可变偏置信号DTI_VSG 321设定成负电压，产生电场以防止电子在衬底和存储节点处的较深硅区中累积。因此，根据本发明的教示，暗电流减少，且全局快门效率改善。如所描绘的实例中所示，在曝光时间操作360期间还脉冲输出栅极信号OG 310和复位信号RST 312以恰在图像电荷从光电二极管到存储晶体管的转移之前预充电存储晶体管。
[0044] 在从光电二极管到存储晶体管的转移操作362期间，全局快门信号GS 302、输出栅极信号OG 310和复位RST信号312设定为逻辑低，转移/转移存储栅极信号TX(TSG)306和存储栅极信号SG 308经脉冲到逻辑高，且可变偏置信号DTI_VSG 321设定为正电压。因此，TX栅极和SG栅极(或TSG栅极)耦合在一起且经脉冲到正轨道，从而允许电子从光电二极管转移到存储晶体管，而GS栅极、OG栅极和RST栅极耦合到逻辑低值以断开那些栅极。通过在图像电荷从光电二极管到存储晶体管的转移期间可变偏置信号DTI_VSG 321设定成正电压，产生将转移晶体管耦合到存储晶体管的电场。因此，根据本发明的教示，通过从可变偏置信号DTI_VSG 321以正电压降低转移晶体管与存储晶体管之间的势垒，在图像电荷到存储晶体管的转移期间减少滞后。
[0045] 在存储晶体管保持时间操作364期间，全局快门信号GS 302、转移/转移存储栅极信号TX(TSG)306、存储栅极信号SG 308、输出栅极信号OG 310和复位RST信号312全部设定成逻辑低，而可变偏置信号DTI_VSG 321设定回到负电压。因此，GS栅极、TX栅极、SG栅极或TSG栅极(对于具有连接的TX和SG栅极的像素单元设计)、OG栅极和RST栅极一起耦合到接地以确保栅极关闭。根据本发明的教示，通过在存储晶体管保持时间操作364期间可变偏置信号DTI_VSG 321设定回到负电压，产生的所得电场防止电子在衬底和存储节点处的较深硅区中累积，这减少暗电流且改善全局快门效率。应了解在存储晶体管保持时间操作364期间，像素阵列中的像素单元全部是逐行读出，且存储晶体管保持时间可变化。还应理解，在其中实施相关双取样(CDS)的实例(如图3所示)中，复位信号RST 312经脉冲，且取样保持复位脉冲372如所示发生，以恰在存储于存储晶体管中的图像电荷到浮动扩散部的转移之前从浮动扩散部取样复位值。
[0046] 在从存储晶体管到浮动扩散部的转移操作366期间，输出栅极信号OG 310设定成逻辑高，且全局快门信号GS 302、转移/转移存储栅极信号TX(TSG)306、存储栅极信号SG 308和复位信号RST 312全部设定成逻辑低，而可变偏置信号DTI_VSG 321设定成较强负电压。因此，OG栅极耦合到正轨道以接通，而GS栅极、TX栅极、SG栅极或TSG栅极(对于具有连接的TX和SG栅极的像素单元设计)和RST栅极一起耦合到接地以确保那些栅极关闭。因此，存储于存储晶体管中的图像电荷现在通过输出晶体管转移到浮动扩散部。如图3中所描绘的实例中所示，在从存储晶体管到浮动扩散部的转移操作366期间的较强负电压可变偏置信号DTI_VSG 321与在存储晶体管保持时间操作364期间在图像电荷存储于存储晶体管中的同时的可变偏置信号DTI_VSG 321的负电压相比量值更大。根据本发明的教示，通过在从存储晶体管到浮动扩散部的转移操作366期间来自可变偏置信号DTI_VSG 321的较强负电压，所得电场从存储节点的较深区推动电子以通过输出晶体管流出，这在图像电荷从存储晶体管的转移期间减少滞后。
[0047] 在样本信号操作368期间，全局快门信号GS 302、转移/转移存储栅极信号TX(TSG)306、存储栅极信号SG 308、输出栅极信号OG 310和复位信号RST 312全部设定成逻辑低，而可变偏置信号DTI_VSG 321设定回到基本上等于接地电压(例如，零伏特)。因此，GS栅极、TX栅极、SG栅极或TSG栅极(对于具有连接的TX和SG栅极的像素单元设计)、OG栅极和RST栅极一起耦合到接地以确保栅极关闭。如所描绘的实例中所示，在样本信号操作368期间脉冲取样保持信号SHS 370以从浮动扩散部取样图像电荷值，以从像素单元读出图像数据信息。根据本发明的教示，在其中实施相关双取样(CDS)的实例中，从响应于取样保持信号脉冲370而取样的图像电荷值减去响应于取样保持复位脉冲372而取样的复位值，以从像素单元提供经校准的图像数据值。
[0048] 图4是说明根据本发明的教示的包含具有多个图像传感器像素单元的实例像素阵列476的成像系统474的一个实例的图，所述像素单元具有包含可变偏置隔离结构的全局快门像素存储结构。如所描绘的实例中所示，成像系统474包含耦合到控制电路484和读出电路480的像素阵列476，所述读出电路耦合到功能逻辑482。
[0049] 在一个实例中，像素阵列476是图像传感器像素单元(例如，像素P1、P2、P3、...、Pn)的二维(2D)阵列。应注意，像素阵列476中的像素单元P1、P2、...Pn可为图1A的像素单元100A、图1B的像素单元100B、图2的像素单元200和/或图3中描述的像素单元的实例，且下文参考的类似命名和编号的元件是有联系的且类似于上文所描述起作用。如所说明，每一像素单元经布置到行(例如，行R1到Ry)和列(例如，列C1到Cx)中以获取人、地点、对象等的图像数据，所述图像数据可随后用以再现所述人、地点、等的2D图像。
[0050] 在一个实例中，在每一像素单元P1、P2、P3、...、Pn已获取其图像数据或图像电荷之后，图像数据由读出电路480通过位线478读出，且接着传送到功能逻辑482。在各种实例中，读出电路480可包含放大电路、模/数(ADC)转换电路或其它电路。功能逻辑482可简单地存储图像数据，或者甚至通过应用后期图像效果(例如，修剪、旋转、去除红眼、调整亮度、调整对比度或其它效果)来操控图像数据。在一个实例中，读出电路480可沿(所说明)读出列线一次读出一行图像数据，或可使用多种其它技术(未说明)来读出图像数据，所述技术例如串行读出或同时完全并行读出所有像素。
[0051] 在一个实例中，控制电路484耦合到像素阵列476以控制像素阵列476的操作特性。在一个实例中，控制电路484经耦合以产生上文所论述的全局快门信号和控制信号以用于控制每一像素单元的图像采集。在实例中，全局快门信号和控制信号在单个采集窗期间同时启用像素阵列476内的所有像素单元P1、P2、P3、...Pn以从每一相应光电二极管转移图像电荷。
[0052] 本发明的所说明实例的以上描述，包含摘要中描述的内容，并不希望是穷尽性的或限制于所揭示的精确形式。虽然本文出于说明性目的描述了本发明的具体实施例和实例，但在不脱离本发明的较宽精神和范围的情况下各种等效修改是可能的。实际上，应了解，为了阐释目的而提供特定实例电压、电流、频率、功率范围值、时间等，且根据本发明的教示也可在其它实施例和实例中采用其它值。
[0053] 可鉴于以上详细描述对本发明的实例作出这些修改。在所附权利要求书中使用的术语不应解释为将本发明限制于说明书和权利要求书中所公开的具体实施例。实际上，范围将完全通过所附权利要求书确定，所附权利要求书是根据权利要求书解译的已确立的原则解释的。本说明书和图相应地应被视为说明性的而非限定性的。
