电荷泵电路及相关方法

摘要

本发明提供一种电荷泵电路，包括：第一和第二电容器，第一和第二可控电流产生电路和互连电路，第一可控电流产生电路的第一端耦接第一电容器的第一极板，在电荷泵电路的第一操作模式期间，第一可控电流产生电路参考第一控制输入，提供通过所述第一可控电流产生电路的第一端和第二端的第一电流；第二可控电流产生电路的第一端耦接第二电容器的第一极板，在电荷泵电路的第一操作模式期间，第二可控电流产生电路参考第二控制输入，提供通过第二可控电流产生电路的第一端和第二端的第二电流；互连电路在电荷泵电路的第二操作模式期间将第二电容器的第一极板耦接到第一电源轨，将第二电容器的第二极板和第一电容器的第一极板耦接到电荷泵电路的输出端。

权利要求

1.一种电荷泵电路，用于调整输出端处的控制电压，其特征在于，包括：第一电容器，具有第一极板和第二极板；

第二电容器，具有第一极板和第二极板；

第一可控电流产生电路，具有第一端和第二端，其中所述第一可控电流产生电路的第一端耦接所述第一电容器的第一极板；以及在所述电荷泵电路的第一操作模式期间，所述第一可控电流产生电路用于参考第一控制输入，选择性地提供通过所述第一可控电流产生电路的第一端和第二端的第一电流；

第二可控电流产生电路，具有第一端和第二端，其中所述第二可控电流产生电路的第一端耦接所述第二电容器的第一极板；以及在所述电荷泵电路的第一操作模式期间，所述第二可控电流产生电路用于参考第二控制输入，选择性地提供通过所述第二可控电流产生电路的第一端和第二端的第二电流；以及互连电路，在所述电荷泵电路的第二操作模式期间，所述互连电路用于至少将所述第二电容器的第一极板耦接到第一电源轨，并且将所述第二电容器的第二极板和所述第一电容器的第一极板耦接到所述电荷泵电路的所述输出端。

2.根据权利要求1所述的电荷泵电路，其特征在于，

在所述第一操作模式期间，所述互连电路用于将所述第一电容器的第一极板与所述电荷泵电路的输出端不连接，以及进一步用于将所述第二电容器的第二极板与所述电荷泵电路的输出端不连接。

3.根据权利要求2所述的电荷泵电路，其特征在于，

在所述第一操作模式期间，所述第一电容器的第二极板与所述第一电源轨耦接，所述第一可控电流产生电路的第二端与所述第二电源轨耦接。

4.根据权利要求2所述的电荷泵电路，其特征在于，

在所述第一操作模式期间，所述第二可控电流产生电路的第二端与所述第二电源轨耦接，以及所述第二电容器的第二极板与电压输出耦接。

5.根据权利要求4所述的电荷泵电路，其特征在于，

所述电压输出不是由所述第一电源轨和第二电源轨中的任何一个输送的。

6.根据权利要求4所述的电荷泵电路，其特征在于，进一步包括：缓冲电路，用于根据所述电荷泵电路的输出端处的所述控制电压产生所述电压输出。

7.根据权利要求3或者4所述的电荷泵电路，其特征在于，所述第二电源轨用于输送电源电压，以及所述第一电源轨用于输送地电压。

8.根据权利要求3或者4所述的电荷泵电路，其特征在于，所述第一电源轨用于输送电源电压，以及所述第二电源轨用于输送地电压。

9.根据权利要求1所述的电荷泵电路，其特征在于，

在所述电荷泵电路的第二操作模式期间，所述互连电路进一步用于将所述第一电容器的第一极板与所述第二电源轨耦接。

10.根据权利要求9所述的电荷泵电路，其特征在于，

在所述第一模式期间，所述互连电路用于将所述第一电容器的第二极板与所述电荷泵电路的输出端不连接，以及进一步用于将所述第二电容器的第二极板与所述电荷泵电路的输出端不连接。

11.根据权利要求10所述的电荷泵电路，其特征在于，在所述第一操作模式期间，所述第一可控电流产生电路的第二端与所述第一电源轨耦接，以及所述第一电容器的第二极板与电压输出耦接。

12.根据权利要求11所述的电荷泵电路，其特征在于，所述第一电源轨用于输送地电压。

13.根据权利要求10所述的电荷泵电路，其特征在于，在所述第一操作模式期间，所述第二可控电流产生电路的第二端与所述第二电源轨耦接，以及所述第二电容器的第二极板与电压输出耦接。

14.根据权利要求11或者13所述的电荷泵电路，其特征在于，所述电压输出不是由所述第一电源轨和第二电源轨中的任何一个输送的。

15.根据权利要求11或者13所述的电荷泵电路，其特征在于，进一步包括：缓冲电路，用于根据所述电荷泵电路的输出端处的所述控制电压，产生所述电压输出。

16.根据权利要求13所述的电荷泵电路，其特征在于，所述第二电源轨用于输送电源电压。

17.一种调整电荷泵电路的输出端处的控制电压的方法，其特征在于，包括：提供所述电荷泵电路，所述电荷泵电路包括第一电容器，第二电容器，第一可控电流产生电路和第二可控电流产生电路，其中，所述第一可控电流产生电路的第一端耦接所述第一电容器的第一极板，以及所述第二可控电流产生电路的第一端耦接所述第二电容器的第一极板；

在所述电荷泵电路的第一操作模式期间，参考第一控制输入，选择性的启用所述第一可控电流产生电路，以提供通过所述第一可控电流产生电路的第一端和第二端的第一电流；以及参考第二控制输入，选择性的启用所述第二可控电流产生电路，以提供通过所述第二可控电流产生电路的第一端和第二端的第二电流；

在所述电荷泵电路的第二操作模式期间，将所述第二电容器的第一极板耦接到第一电源轨，将所述第二电容器的第二极板耦接到所述电荷泵电路的输出端，将所述第一电容器的第一极板耦接到所述电荷泵电路的所述输出端。

说明书

电荷泵电路及相关方法

技术领域

[0001] 本发明涉及电荷泵设计，更具体地，涉及具有电容器交换(swapping)技术的电荷泵电路和相关方法。

背景技术

[0002] 锁相环(Phase-locked loop，PLL)电路是现代电子系统中最不可避免的必需品之一。例如，PLL电路可用于时钟产生，时间同步，时钟倍增(multiplication)等应用。低压PLL电路对某些低压应用至关重要。典型的PLL电路可以包括相位-频率检测器(phase-frequency detector,PFD)电路，电荷泵(charge pump,CP)电路，环路滤波器(loop filter)，可控振荡器电路(例如，压控振荡器(voltage-controlled oscillator,VCO))和反馈电路(例如，分频器(frequency divider))。电荷泵电路用于调整经由环路滤波器提供给可控振荡器电路的控制电压。传统的电荷泵电路可以包括上拉(pull-up)电路和下拉(pull-down)电路，每个电路具有电流源以提供充电/放电电流。上拉电路和下拉电路都用于调整提供给可控振荡器电路的控制电压，其中控制电压用作传统电荷泵电路的输出电压。

[0003] 上拉电路的电流源和下拉电路的电流源可以由金属氧化物半导体场效应晶体管(MOS晶体管)实现。理想地，MOS晶体管被偏置以在饱和模式下操作。由于传统电荷泵电路输出端的控制电压直接影响上拉电路和下拉电路中MOS晶体管的操作状态，控制电压应限制在适当的操作范围内，以便MOS晶体管操作在适当的工作模式(例如，饱和模式)。通常，如果传统的电荷泵电路具有电源电压V1(例如，+3.3V)和地电压V2(例如，0V)并且其中的每个MOS晶体管具有正的过驱动电压VOV(其等于栅极-源极电压VGS减去阈值电压VTH)，控制电压应受上边界V1-VOV(即电源电压V1减去过驱动电压VOV)和下边界V2+VOV(即地电压V2加上过驱动电压VOV)的限制，以确保上拉电路和下拉电路中的MOS晶体管操作在饱和模式下以充当电流源。换句话说，传统电荷泵电路的输出端处的控制电压的操作范围基本上等于V1-V2-2*VOV，它非常窄并且不适合于低压应用。

[0004] 在传统电荷泵电路的噪声性能和操作范围之间存在折衷。例如，为了减少由传统电荷泵电路的电流源产生的噪声，一种解决方案是以控制电压的操作范围为代价来增加过驱动电压VOV。当传统的电荷泵电路用于低压应用时，需要以较窄的控制电压操作范围操作。因此，需要一种创新的电荷泵电路设计，其能够在低电压和低噪声应用中打破噪声性能和操作范围之间的折衷。

发明内容

[0005] 本发明的目的之一是提供一种具有电容器交换技术的电荷泵电路和相关方法。

[0006] 根据本发明的一方面，揭示了一种示例性电荷泵电路。示例性电荷泵电路用于调整输出端的控制电压，并包括第一电容器，第二电容器，第一可控电流产生电路，第二可控电流产生电路和互连电路。第一电容器具有第一极板和第二极板。第二电容器具有第一极板和第二极板。第一可控电流产生电路具有第一端和第二端，其中第一可控电流产生电路的第一端耦接第一电容的第一极板，且在电荷泵电路的第一操作模式期间，第一可控电流产生电路被设置为参考第一控制输入，用于选择性地提供通过第一可控电流产生电路的第一端和第二端的第一电流。第二可控电流产生电路具有第一端和第二端，其中第二可控电流产生电路的第一端耦接第二电容的第一极板，且在电荷泵电路的第一操作模式期间，第二可控电流产生电路被设置为参考第二控制输入，用于选择性地提供通过第二可控电流产生电路的第一端和第二端的第二电流。在电荷泵电路的第二操作模式期间，互连电路被设置为至少将第二电容器的第一极板耦接到第一电源轨，并且还被设置为将第二电容器的第二极板和第一电容器的第一极板耦接到电荷泵电路的输出端。

[0007] 根据本发明的另一方面，揭示了一种调整电荷泵电路的输出端上控制电压的示例性方法。示例性方法包括：提供所述电荷泵电路，所述电荷泵电路包括第一电容器，第二电容器，第一可控电流产生电路和第二可控电流产生电路，其中，所述第一可控电流产生电路的第一端耦接所述第一电容器的第一极板，以及所述第二可控电流产生电路的第一端耦接所述第二电容器的第一极板；在所述电荷泵电路的第一操作模式期间，参考第一控制输入，选择性的启用所述第一可控电流产生电路，以提供通过所述第一可控电流产生电路的第一端和第二端的第一电流；以及参考第二控制输入，选择性的启用所述第二可控电流产生电路，以提供通过所述第二可控电流产生电路的第一端和第二端的第二电流；在所述电荷泵电路的第二操作模式期间，将所述第二电容器的第一极板耦接到第一电源轨，将所述第二电容器的第二极板耦接到所述电荷泵电路的输出端，将所述第一电容器的第一极板耦接到所述电荷泵电路的所述输出端。

[0008] 本发明提供的电荷泵电路和调整电荷泵电路的输出端处的控制电压的方法能够使得电荷泵电路具有良好的噪声性能。

[0009] 在阅读了在各个附图和附图中示出的优选实施例的以下详细描述之后，本发明的这些和其他目的无疑将对本领域普通技术人员变得显而易见。

附图说明

[0010] 图1是示出根据本发明实施例的第一电荷泵电路的示意图。

[0011] 图2是示出根据本发明实施例的可控电流产生电路的第一示例性电路设计的示意图。

[0012] 图3是示出根据本发明实施例的开关控制信号的波形示意图。

[0013] 图4是示出根据本发明实施例的操作在第一模式的第一电荷泵电路的等效电路图。

[0014] 图5是示出根据本发明实施例的操作在第二模式的第一电荷泵电路的等效电路图。

[0015] 图6是示出根据本发明实施例的第二电荷泵电路的示意图。

[0016] 图7是示出根据本发明实施例的可控电流产生电路的第二示例性电路设计的示意图。

[0017] 图8是示出根据本发明实施例的操作在第一模式的第二电荷泵电路的等效电路图。

[0018] 图9是示出根据本发明实施例的操作在第二模式的第二电荷泵电路的等效电路图。

[0019] 图10是示出根据本发明实施例的第三电荷泵电路示意图。

[0020] 图11是示出根据本发明实施例的操作在第一模式的第三电荷泵电路的等效电路图。

[0021] 图12是示出根据本发明实施例的操作在第二模式的第三电荷泵电路的等效电路图。

具体实施方式

[0022] 在以下描述和权利要求使用的某些术语涉及特定组件。如本领域技术人员将理解的，电子设备制造商可以通过不同的名称来指代组件。本申请无意区分名称不同但功能相同的组件。在以下描述和权利要求中，术语“包括”和“包含”以开放式的方式使用，因此应该被解释为表示“包括但不限于......”。而且，术语“耦接/连接”旨在表示间接或直接电连接。因此，如果一个设备耦接/连接到另一个设备，则该耦接/连接可以是直接电连接，或通过经由其他设备和连接的间接电连接。

[0023] 图1是示出根据本发明实施例的第一电荷泵电路示意图。电荷泵电路100包括多个可控电流产生电路102,104，多个电容器106,108，互连电路110和可选的缓冲电路112。电荷泵电路100用于调整电荷泵电路100的输出端N_OUT处的控制电压VCTRL。可控电流产生电路102被设置为参考控制输入UP，选择性地提供通过可控电流产生电路102的两个端N11和N12的电流I1。可控电流产生电路104被设置为参考控制输入DN，选择性地提供通过可控电流产生电路104的两个端N21和N22的电流I2。所提出的电荷泵电路100可以实施在锁相环(PLL)电路中。例如，PLL电路可以包括相位-频率检测器(phase-frequency detector，PFD)电路，图1中所示出的电荷泵电路100，图1中所示出的环路滤波器10，可控振荡器电路(例如，图1中所示的压控振荡器20)和反馈电路(例如，分频器)。PFD电路(未示出)被设置为通过将参考时钟信号与反馈时钟信号进行比较来产生误差输出，其中反馈时钟信号由反馈电路(未示出)提供，该反馈电路将分频应用于压控振荡器(VCO)20的输出时钟信号CLK_OUT，其中PFD电路的误差输出包括可控时钟产生电路102和104的控制输入UP和DN。电荷泵电路100用于根据PFD电路的误差输出{UP，DN}产生电荷泵输出I_CP，其中电荷泵输出I_CP可以是充电电流或放电电流，这取决于误差输出{UP，DN}。输出端N_OUT耦接到环路滤波器10。例如，环路滤波器10可以包括电阻器RZ和两个电容器CZ和CP。因此，输出端N_OUT处的控制电压VCTRL由流入环路滤波器10或从环路滤波器10汲取的电荷泵输出I_CP调整。压控振荡器20用于根据控制电压VCTRL产生输出时钟信号CK_OUT。其中，控制电压VCTRL的幅度决定输出时钟信号CK_OUT的频率。

[0024] 如图1所示，可控电流产生电路102耦接在电源轨VDD和电容器106之间，电容器106耦接在可控电流产生电路102和电源轨VSS之间，其中电源轨VDD用于输送电源电压(例如，+3.3V)，电源轨VSS用于输送地电压(例如，0V)。更具体地，可控电流产生电路102的端N12耦接到电源轨VDD，可控电流产生电路102的端N11耦接到电容器106的一个极板N31，以及电容器106的另一个极板N32耦接到电源轨VSS。另外，可控电流产生电路104耦接在电源轨VDD和电容器108之间。更具体地，可控电流产生电路104的端N22耦接到电源轨VDD，以及可控电流产生电路104的端N21耦接到电容器108的一个极板N41。

[0025] 在该实施例中，可控电流产生电路102和104中的每一个仅通过使用P沟道金属氧化物半导体场效应晶体管(P-channel metal-oxide-semiconductor field-effect transistor，PMOS晶体管)来实现。图2是示出根据本发明实施例的可控电流产生电路的第一示例性电路设计图。可控电流产生电路200包括多个PMOS晶体管MP1，MP2和MP3。PMOS晶体管MP1的源极端耦接到电源轨VDD，PMOS晶体管MP1的栅极端被配置为接收预定的偏置电压VB1，并且PMOS晶体管MP1的漏极端耦接到PMOS晶体管MP2和MP3的源极端，其中电源轨VDD用于输送电源电压(例如，+3.3V)。PMOS晶体管MP1被配置为操作在饱和模式下以充当电流源。可控电流产生电路200具有输出路径和旁路路径。旁路路径利用PMOS晶体管MP2实现，该PMOS晶体管MP2具有配置成接收控制输入S1的栅极端和耦接到电源轨VSS的漏极端，其中电源轨VSS用于输送地电压(例如，0V)。输出路径利用PMOS晶体管MP3实现，该PMOS晶体管MP3具有用于接收反相控制输入 (其为控制输入S1的反相版本)的栅极端和用于输出从电流源(即，PMOS晶体管MP1)产生的电流I_OUT的漏极端。

[0026] 当图1中所示的可控电流产生电路102由图2中示出的可控电流产生电路200实现时，控制输入S1由控制输入UP设置，反相控制输入 由控制输入UP的反相版本设置，并且电流I_OUT是提供给电容器106的电流I1。当控制输入UP被PFD电路置为有效以具有高逻辑电平，PMOS晶体管MP3导通以传递电流I_OUT(I1＝I_OUT)到电容器106，并且PMOS晶体管MP2关断。当控制输入UP被PFD电路置为无效以具有低逻辑电平时，PMOS晶体管MP3关断，并且PMOS晶体管MP2导通以将电流I_OUT旁路到电源轨VSS。PMOS晶体管MP3用作耦接在电流源(即，PMOS晶体管MP1)和电容器106之间的开关电路。当PMOS晶体管MP3关断时，电流源(即，PMOS晶体管MP1)与电容器106断开连接。

[0027] 当图1中所示的可控电流产生电路104由图2中示出的可控电流产生电路200实现时，控制输入S1由控制输入DN设置，反相控制输入 由控制输入DN的反相版本设置，并且电流I_OUT是提供给电容器108的电流I2。当控制输入DN被PFD电路置为有效以具有高逻辑电平时，PMOS晶体管MP3导通以传递电流I_OUT(I2＝I_OUT)到电容器108，并且PMOS晶体管MP2关断。当控制输入DN被PFD电路置为无效以具有低逻辑电平时，PMOS晶体管MP3关断，并且PMOS晶体管MP2导通以将电流I_OUT旁路到电源轨VSS。PMOS晶体管MP3用作耦接在电流源(即，PMOS晶体管MP1)和电容器108之间的开关电路。当PMOS晶体管MP3关断时，电流源(即，PMOS晶体管MP1)与电容器108断开连接。

[0028] 在该实施例中，在电荷泵电路100中实现电容器交换技术。例如，可以通过互连电路110实现电容器交换。如图1所示，互连电路110包括多个开关电路SW1，SW2，SW3和SW4。开关电路SW3的接通/断开状态由一个开关控制信号φ1确定，并且开关电路SW1，SW2和SW4中每个开关电路的接通/断开状态由另一个开关控制信号φ2确定。开关控制信号φ1和φ2被正确设置以确保开关电路SW1，SW2和SW4接通(switch on)而开关电路SW3断开，或者开关电路SW3接通而开关电路SW1，SW2和SW4断开(switch off)。

[0029] 图3是示出根据本发明实施例的开关控制信号φ1和φ2的波形图。在该实施例中，电荷泵电路100交替地进入第一模式MODE_1和第二模式MODE_2。开关电路SW3在电荷泵电路100的第一模式MODE_1期间接通，并且在电荷泵电路100的第二模式MODE_2期间断开。开关电路SW1，SW2和SW4在电荷泵电路100的第一模式MODE_1期间断开，并且在电荷泵电路100的第二模式MODE_2期间接通。应当注意，电荷泵电路100操作在第一模式MODE_1的时间段不与电荷泵电路100操作在第二模式MODE_2的时间段重叠。因此，开关电路SW1-SW4不同时接通。

[0030] 图4是示出根据本发明实施例的操作在第一模式MODE_1中的电荷泵电路100的等效电路图。在电荷泵电路100的第一模式MODE_1期间，互连电路110将电容器106的极板N31与输出端N_OUT断开连接，将电容器108的极板N42与输出端N_OUT断开连接，将电容器108的极板N41与电源轨VSS断开连接，并将电容器108的极板N42连接到交流(AC)接地点(ground point)。实际上，可以选择具有稳定直流(DC)电压的任何电压输出作为AC接地点。例如，AC接地点可以是由电源轨VDD输送的电源电压或由电源轨VSS输送的地电压。又例如，AC接地点可以是不由电源轨VDD和VSS中任何一个输送的电压输出。在该实施例中，缓冲电路112被设置为根据输出端N_OUT处的控制电压VCTRL产生电压输出Vtune。缓冲电路112可以是单位增益(unity-gain)缓冲器(也称为单位增益放大器)，其由电压增益为1的运算放大器实现。在电荷泵电路100的第一模式MODE_1期间，由于输出端N_OUT因为断开开关电路SW1和SW2而浮接(float)，所以环路滤波器10保持控制电压VCTRL，并且电压输出Vtune具有由缓冲电路
112设置的稳定DC电压(即，Vtune＝VCTRL)。

[0031] 在电荷泵电路100操作在第一模式MODE_1的时间段期间，控制输入UP被置为有效然后被置为无效，并且控制输入DN被置为有效然后被置为无效。在控制输入UP被置为有效的激活时间段T1期间，可控电流产生电路102将电流I1提供给电容器106，其中极板N31具有正极性(+)，并且极板N32具有负极性(-)。在激活的时间段T1结束处，电容器106存储电荷QUP(以库仑(Coulomb)为单位)，其中QUP＝I1*T1。在控制输入DN被置为有效的激活的时间段T2期间，可控电流产生电路104将电流I2提供给电容器108，其中极板N41具有正极性(+)，并且极板N42具有负极性(-)。在激活的时间段T2结束处，电容器108存储电荷QDN(以库仑(Coulomb)为单位)，其中QDN＝I2*T2。

[0032] 在PLL电路采用电荷泵电路100的情况下，从PFD电路产生的控制输入UP用于管理提供给输出端N_OUT的电荷，以及从PFD电路产生的控制输入DN用于管理从输出端N_OUT汲取的电荷。如图4所示，可控电流产生电路102用于对电容器106充电，可控电流产生电路104用于对电容器108充电。为了实现所需的电荷相减，在电荷泵电路100中实施电容器交换技术。

[0033] 图5是示出根据本发明实施例的操作在第二模式MODE_2中的电荷泵电路100的等效电路图。在电荷泵电路100的第二模式MODE_2期间，互连电路110将电容器106的极板N31连接到输出端N_OUT，将电容器108的极板N42连接到输出端N_OUT，将电容器108的极板N41连接到电源轨VSS，并且将电容器108的极板N42与AC接地点(例如，缓冲电路112的电压输出Vtune)断开连接。

[0034] 在电荷泵电路100操作在第二模式MODE_2的时间段期间，控制输入UP和DN两者保持无效。由于电容器108的极板N41与电源轨VSS耦接，并且电容器108的极板N42与电容器106的极板N31耦接，执行电荷共享以从存储在电容器106中的电荷QUP减去存储在电容器108中的电荷QDN，因此得到电荷泵输出I_CP。例如，当(QUP-QDN)是正的时候，电荷输出I_CP可以是用于上拉控制电压VCTRL的充电电流，并且当(QUP-QDN)是负的时候，电荷输出I_CP可以是用于下拉控制电压VCTRL的放电电流。

[0035] 在下表中列出提出的电荷泵(CP)电路的一些特征：

[0036] 表1

[0037]CP噪声 良好
在操作范围和噪声性能之间折衷 是
VDD噪声 不受影响
变容二极管密度 较差

[0038] 如图5所示出的，电容器108的极板N41与电源轨VSS提供的地电压(例如0V)耦接。所以，在电荷泵电路100离开第二模式MODE_2并且又进入第一模式MODE_1之后,在可控电流产生电路104被置为有效的控制输入DN启用时，可控电流产生电路104(其仅使用PMOS晶体管实现)耦接在电源电压(例如+3.3V)和地电压(例如0V)之间。由于在饱和状态下被偏置以充当电流源的PMOS晶体管拥有大的过驱动电压，所以可控电流产生电路104的电流源产生的噪声减小。以这种方式，本发明提出的电荷泵电路100的噪声性能良好。

[0039] 如图5所示出的，电容器106的极板N31与控制电压VCTRL耦接。所以，在电荷泵电路100离开第二模式MODE_2并且又进入第一模式MODE_1之后,在可控电流产生电路102被置为有效的控制输入UP启用时，可控电流产生电路102(其仅使用PMOS晶体管实现)耦接在电源电压(例如+3.3V)和控制电压VCTRL(VCTRL＝Vtune)之间。由于在饱和状态下被偏置以充当电流源的PMOS晶体管拥有的过驱动电压依赖于控制电压VCTRL(VCTRL＝Vtune)，所以在可控电流产生电路102的噪声性能和控制电压VCTRL的操作范围之间存在折衷。

[0040] 如图5所示，电容器106的极板N31耦接到控制电压VCTRL，而电容器106的极板N32耦接到由电源轨VSS提供的地电压(例如，0V)；以及电容器108的极板N42耦接到控制电压VCTRL，而电容器108的极板N41耦接到由电源轨VSS提供的地电压(例如，0V)。由于极板N31和极板42都耦接到控制电压VCTRL时，极板N32和极板41都没有耦接到由电源轨VDD提供的电源电压(例如，+3.3V)，因此在电荷泵电路100的第二模式MODE_2期间，由电荷泵电路100调整的且被提供到压控振荡器20的控制电压VCTRL不受电源电压的噪声的影响。

[0041] 如图4所示出的，在电荷泵电路100离开第二模式MODE_2并且又进入第一模式MODE_1之后,在可控电流产生电路102被置为有效的控制输入UP启用时，可控电流产生电路102(其仅使用PMOS晶体管实现)耦接在电源电压(例如+3.3V)和控制电压VCTRL(VCTRL＝Vtune)之间。为了减少在饱和状态下被偏置以充当电流源的PMOS晶体管产生的噪声，需要控制电压VCTRL尽可能的低，以增加充当电流源的PMOS晶体管的过驱动电压。例如，VCO 20可以被配置为具有大的VCO增益KVCO，从而允许PLL电路在低控制电压VCTRL下进入频率锁定状态。环路滤波器10的电容器CP和CZ可以由变容二极管实现。由于控制电压VCTRL优选较低，以用于改善可控电流产生电路102的噪声性能，因此变容二极管(varactor)的电容密度(每单位面积的电容)可能较差。

[0042] 图6是示出根据本发明实施例的第二电荷泵电路的示意图。电荷泵电路600包括多个可控电流产生电路602,604，多个电容器606,608，互连电路610和可选的缓冲电路612。电荷泵电路600用于调整电荷泵电路600的输出端N_OUT处的控制电压VCTRL。可控电流产生电路602被配置参考控制输入UP，选择性的提供通过可控电流产生电路602的两端N51和N52的电流I3。可控电流产生电路604被配置参考控制输入DN，选择性的提供通过可控电流产生电路604的两端N61和N62的电流I4。所提出的电荷泵电路600可以由PLL电路使用。例如，PLL电路可以包括PFD电路，图6中所示的电荷泵电路600，图6中所示的环路滤波器10，可控振荡器电路(例如，图6中所示的压控振荡器20)和反馈电路(例如，分频器)。PFD电路(未示出)被配置为通过将参考时钟信号与反馈时钟信号进行比较来产生误差输出，其中反馈时钟信号由反馈电路(未示出)提供，该反馈电路对压控振荡器20的输出时钟信号CLK_OUT进行分频，其中PFD电路的误差输出包括可控电流产生电路602和604的控制输入UP和DN。电荷泵电路600被配置为根据PFD电路的误差输出{UP，DN}，产生电荷泵输出I_CP，其中电荷泵输出I_CP可以是充电电流或放电电流，这取决于误差输出{UP，DN}。输出端N_OUT耦接到环路滤波器10。因此，电荷泵电路600的输出端N_OUT处的控制电压VCTRL通过流入环路滤波器10或从环路滤波器10汲取的电荷泵输出I_CP来调整。压控振荡器20用于根据控制电压VCTRL产生输出时钟信号CK_OUT，其中控制电压VCTRL的幅度决定输出时钟信号CK_OUT的频率。

[0043] 如图6所示，可控电流产生电路604耦接在电源轨VSS和电容器608之间，电容器608耦接在可控电流产生电路604和电源轨VDD之间，其中电源轨VDD用于输送电源电压(例如，+3.3V)，电源轨VSS用于输送地电压(例如，0V)。更具体地，可控电流产生电路604的端N62耦接到电源轨VSS，可控电流产生电路604的端N61耦接到电容器608的一个极板N81，以及电容器608的另一个极板N82耦接到电源轨VDD。另外，可控电流产生电路602耦接在电源轨VSS和电容器606之间。更具体地，可控电流产生电路602的端N52耦接到电源轨VSS，以及可控电流产生电路602的端N51耦接到电容器606的一个极板N71。

[0044] 在该实施例中，可控电流产生电路602和604中的每一个仅通过使用N沟道金属氧化物半导体场效应晶体管(NMOS晶体管)来实现。图7是示出根据本发明实施例的可控电流产生电路的第二示例性电路设计图。可控电流产生电路700包括多个NMOS晶体管MN1，MN2和MN3。NMOS晶体管MN1的源极端耦接到电源轨VSS，NMOS晶体管MN1的栅极端被配置为接收预定偏置电压VB2，并且NMOS晶体管MN1的漏极端耦接到NMOS晶体管MN2和MN3的源极端，其中电源轨VSS用于输送地电压(例如，0V)。NMOS晶体管MN1被配置为操作在饱和模式下以充当电流源。可控电流产生电路700具有输出路径和旁路路径。旁路路径通过NMOS晶体管MN2实现，NMOS晶体管MN2具有用于接收控制输入 的(其为控制输入S2的反相版本)的栅极端和耦接到电源轨VDD的漏极端，其中电源轨VDD用于输送电源电压(例如+3.3V)。输出路径由NMOS晶体管MN3实现，NMOS晶体管MN3具有用于接收控制输入S2的栅极端和用于汲取由电流源(即，NMOS晶体管MN1)设置的电流I_OUT的漏极端。

[0045] 当图6中所示的可控电流产生电路602由图7中所示出的可控电流产生电路700实现时，控制输入S2由控制输入UP设置，反相控制输入 由控制输入UP的反相版本设置，并且电流I_OUT是从电容器606汲取的电流I3。当控制输入UP是被PFD电路置为有效以具有高逻辑电平，NMOS晶体管MN3导通以从电容器606汲取电流I_OUT(I3＝I_OUT)，并且NMOS晶体管MN2关断。当控制输入UP被PFD电路置为无效以具有低逻辑电平时，NMOS晶体管MN3关断，并且NMOS晶体管MN2导通以旁路从电源轨VDD汲取的电流I_OUT。NMOS晶体管MN3用作耦接在电流源(即，NMOS晶体管MN1)和电容器606之间的开关电路。当NMOS晶体管MN3关断时，电流源(即，NMOS晶体管MN1)与电容器606断开连接。

[0046] 当图6中所示的可控电流产生电路604由图7中所示出的可控电流产生电路700实现时，控制输入S2由控制输入DN设置，反相控制输入 由控制输入DN的反相版本设置，并且电流I_OUT是从电容器608汲取的电流I4。当控制输入DN是被PFD电路置为有效以具有高逻辑电平时，NMOS晶体管MN3导通以从电容器608汲取电流I_OUT(I4＝I_OUT)，并且NMOS晶体管MN2关断。当控制输入DN被PFD电路置为无效以具有低逻辑电平时，NMOS晶体管MN3关断，并且NMOS晶体管MN2导通以旁路从电源轨VDD汲取的电流I_OUT。NMOS晶体管MN3用作耦接在电流源(即，NMOS晶体管MN1)和电容器608之间的开关电路。当NMOS晶体管MN3关断时，电流源(即，NMOS晶体管MN1)与电容器608断开连接。

[0047] 在该实施例中，在电荷泵电路600中实施电容器交换技术。例如，可以通过互连电路610实现电容器交换。如图6所示，互连电路610包括多个开关电路SW5，SW6，SW7和SW8。开关电路SW7的接通/断开状态由一个开关控制信号φ1确定，并且SW5，SW6和SW8中每个开关电路的接通/断开状态由另一个开关控制信号φ2确定。开关控制信号φ1和φ2被适当的设置以确保开关电路SW5，SW6和SW8接通而开关电路SW7断开，或者开关电路SW7接通而开关电路SW5，SW6和SW8断开。

[0048] 在该实施例中，电荷泵电路600交替地进入第一模式MODE_1和第二模式MODE_2。例如，开关控制信号φ1和φ2可以具有图3中所示的波形。因此，在电荷泵电路600的第一模式MODE_1期间开关电路SW5，SW6和SW8被断开，并且在电荷泵电路600的第二模式MODE_2期间开关电路SW5，SW6和SW8被接通。此外，在电荷泵电路600的第一模式MODE_1期间开关电路SW7接通，并且在电荷泵电路600的第二模式MODE_2期间开关电路SW7断开。应当注意，电荷泵电路600操作在第一模式MODE_1的时间段不与电荷泵电路600操作在第二模式MODE_2的时间段重叠。因此，开关电路SW5-SW8不会同时接通。

[0049] 图8是示出根据本发明实施例的操作在第一模式MODE_1的电荷泵电路600的等效电路图。在电荷泵电路600的第一模式MODE_1期间，互连电路610将电容器608的极板N81与输出端N_OUT断开连接，将电容器606的极板N72与输出端N_OUT断开连接，将电容器606的极板N71与电源轨VDD断开连接，以及将电容器606的极板N72连接到AC接地点。实际上，可以选择具有稳定DC电压的任何电压输出作为AC接地点。例如，AC接地点可以是由电源轨VDD输送的电源电压或由电源轨VSS输送的地电压。又例如，AC接地点可以是不由电源轨VDD和VSS中任何一个输送的电压输出。在该实施例中，缓冲电路612被设置为根据输出端N_OUT处的控制电压VCTRL产生电压输出Vtune。缓冲电路612可以是单位增益缓冲器(也称为单位增益放大器)，其由电压增益为1的运算放大器实现。在电荷泵电路600的第一模式MODE_1期间，由于输出端N_OUT因为断开开关电路SW1和SW2而浮接，因此环路滤波器10保持控制电压VCTRL，并且电压输出Vtune具有由缓冲电路612设置的稳定DC电压(即，Vtune＝VCTRL)。

[0050] 在电荷泵电路600操作在第一模式MODE_1的时间段期间，控制输入UP被置为有效然后被置为无效，并且控制输入DN被置为有效然后被置为无效。在控制输入UP被置为有效的激活时间段T3期间，可控电流产生电路602从电容器606汲取电流，其中极板N72具有正极性(+)，并且极板N71具有负极性(-)。在激活的时间段T3结束时，电容器606存储电荷QUP(以库仑(Coulomb)为单位)，其中QUP＝I3*T3。在控制输入DN被置为有效的激活的时间段T4期间，可控电流产生电路604从电容器608汲取电流，其中极板N82具有正极性(+)，并且极板N81具有负极性(-)。在激活的时间段T4结束时，电容器608存储电荷QDN(以库仑(Coulomb)为单位)，其中QDN＝I4*T4。

[0051] 在PLL电路采用电荷泵电路600的情况下，从PFD电路产生的控制输入UP用于管理提供给输出端N_OUT的电荷，以及从PFD产生的控制输入DN用于管理从输出端N_OUT汲取的电荷。如图8所示，可控电流产生电路602用于对电容器606放电，可控电流产生电路604用于对电容器608放电。为了实现所需的电荷相减，在电荷泵电路600中实施电容器交换技术。

[0052] 图9是示出根据本发明实施例的操作在第二模式MODE_2的电荷泵电路600的等效电路图。在电荷泵电路600的第二模式MODE_2期间，互连电路610将电容器608的极板N81连接到输出端N_OUT，将电容器606的极板N72连接到输出端N_OUT，将电容器606的极板N71连接到电源轨VDD，并且将电容器606的极板N72与AC接地点(例如，缓冲电路612的电压输出Vtune)断开连接。

[0053] 在电荷泵电路600操作在第二模式MODE_2的时间段期间，控制输入UP和DN两者保持无效。由于电容器606的极板N71与电源轨VDD耦接，并且电容器606的极板N72与电容器608的极板N81耦接，执行电荷共享以从存储在电容器606中的电荷QUP中减去存储在电容器
608中的电荷QDN，因此得到电荷泵输出I_CP。例如，当(QUP-QDN)是正的时候，电荷泵输出I_CP可以是用于上拉控制电压VCTRL的充电电流，并且当(QUP-QDN)是负的时候，电荷泵输出I_CP可以是用于下拉控制电压VCTRL的放电电流。

[0054] 在下表中列出提出的电荷泵(CP)电路的一些特征：

[0055] 表2

[0056]CP噪声 良好
在操作范围和噪声性能之间折衷 是
VDD噪声 需要较好的VDD
变容二极管密度 良好

[0057] 如图9所示出的，电容器606的极板N71与电源轨VDD提供的电源电压(例如3.3V)耦接。所以，在电荷泵电路600离开第二模式MODE_2并且又进入第一模式MODE_1之后,在可控电流产生电路602被置为有效的控制输入UP启用时，可控电流产生电路602(其仅使用NMOS晶体管实现)耦接在电源电压(例如+3.3V)和地电压(例如0V)之间。由于在饱和状态下偏置以充当电流源的NMOS晶体管拥有大的过驱动电压，可控电流产生电路602的电流源产生的噪声减小。以这种方式，所提出的电荷泵电路600的噪声性能良好。

[0058] 如图9所示，电容器608的极板N81耦接到控制电压VCTRL。因此，在电荷泵电路600离开第二模式MODE_2然后再次进入第一模式MODE_1之后，在可控电流产生电路604被置为有效的控制输入DN启用时，可控电流产生电路604(其仅通过使用NMOS晶体管实现)耦接在控制电压VCTRL(VCTRL＝Vtune)和地电压(例如，0V)之间。由于在饱和状态下偏置以充当电流源的NMOS晶体管拥有的过驱动电压依赖于控制电压VCTRL(VCTRL＝Vtune)，在可控电流产生电路602的噪声性能和控制电压VCTRL的操作范围之间存在折衷。

[0059] 如图9所示，电容器608的极板N81耦接到控制电压VCTRL，而电容器608的极板N82耦接到由电源轨VDD提供的电源电压(例如，+3.3V)；电容器606的极板N72耦接到控制电压VCTRL，而电容器606的极板N71耦接到由电源轨VDD提供的电源电压(例如，+3.3V)。由于在极板N72和N81耦接到控制电压VCTRL时极板N71和N82耦接到由电源轨VDD提供的电源电压(例如，+3.3V)，因此在电荷泵电路600的第二模式MODE_2期间，由电荷泵电路600调整的并提供给压控振荡器20的控制电压VCTRL不能免受电源电压噪声的影响。因此，需要由电源轨VDD提供的低噪声电源电压来保护控制电压VCTRL免受电源电压的噪声影响。

[0060] 如图8所示，在电荷泵电路600离开第二模式MODE_2然后再次进入第一模式MODE_1之后，在可控电流产生电路604被控制输入DN启用时，可控电流产生电路604(仅通过使用NMOS晶体管实现)耦接在控制电压VCTRL(VCTRL＝Vtune)与地电压(例如，0V)之间。为了降低在饱和模式中偏置以充当电流源的NMOS晶体管产生的噪声，控制电压VCTRL需要尽可能高，以增加作为电流源的NMOS晶体管的过驱动电压。例如，VCO 20可以被配置为具有小的VCO增益KVCO，从而允许PLL电路在高控制电压VCTRL下进入频率锁定状态。环路滤波器10的电容器CP和CZ可以由变容二极管实现。由于控制电压VCTRL优选地较高，以用于改善可控电流产生电路604的噪声性能，因此变容二极管的电容密度(每单位面积的电容)是良好的。

[0061] 图10是示出根据本发明实施例的第三电荷泵电路的示意图。电荷泵电路1000用于调整在电荷泵电路1000的输出端N_OUT处的控制电压VCTRL，并且具有包含在前述电荷泵电路100和600中的一些电路组件。如图10所示，电荷泵电路1000包括前述的可控电流产生电路104,602，前述的电容器108,606，互连电路1010和可选的缓冲电路1012，其中，互连电路1010包括前述的开关电路SW2-SW4和SW6-SW8，以及缓冲电路1012的输出端与开关电路SW3和SW7两者耦接。

[0062] 在该实施例中，可控电流产生电路602仅通过使用NMOS晶体管实现，以及可控电流产生电路104仅通过使用PMOS晶体管实现。例如，图7中所示出的可控电流产生电路700可以用作图10中所示出的可控电流产生电路602，以及图3中所示出的可控电流产生电路300可以用作图10中所示出的可控电流产生电路104。

[0063] 而且，在电荷泵电路中实施电容器交换技术。例如，可以通过互连电路1010实现电容器交换，其中，开关电路SW3和SW7中的每一个的接通/断开状态由一个开关控制信号φ1确定，开关电路SW2,SW4,SW6和SW8中的每一个的接通/断开状态由另一个开关控制信号φ2确定。例如，开关控制信号φ1和φ2可以具有图3中所示出的波形，使得在电荷泵电路1000的第一模式Mode_1期间开关电路SW3和SW7接通，并且在电荷泵电路1000的第二模式Mode_2期间开关电路SW3和SW7断开，以及在电荷泵电路1000的第一模式Mode_1期间开关电路SW2,SW4,SW6和SW8断开，并且在电荷泵电路1000的第二模式Mode_2期间开关电路SW2,SW4,SW6和SW8接通。

[0064] 图11是根据本发明实施例提供的操作在第一模式Mode_1的电荷泵电路1000等效电路图。在电荷泵电路1000的第一模式Mode_1期间，互连电路1010断开电容器606的极板N72和输出端N_OUT的连接，断开电容器108的极板N42和输出端N_OUT的连接，断开电容器606的极板N71和电源轨VDD的连接，断开电容器108的极板N41和电源轨VSS的连接，将电容器606的极板N72和电容器108的极板N42与AC接地点连接。实际上，可以选择具有稳定DC电压的任何电压输出作为AC接地点。例如，AC接地点可以是电源轨VDD输送的电源电压或者电源轨VSS输送的地电压。在另一实施例中，AC接地点可以是不由电源轨VDD和VSS中任何一个输送的电压输出。在该实施例中，缓冲电路1012用于根据输出端N_OUT处的控制电压VCTRL产生电压输出Vtune。缓冲电路1012可以是单位增益(unity-gain)缓冲器(也称为单位增益放大器)，其由电压增益为1的运算放大器实现。在电荷泵电路1000的第一模式MODE_1期间，由于输出端N_OUT因为断开开关电路SW2和SW6而浮接，所以环路滤波器10保持控制电压VCTRL，并且电压输出Vtune具有由缓冲电路1012设置的稳定DC电压(即，Vtune＝VCTRL)。

[0065] 在电荷泵电路100操作在第一模式MODE_1的时间段期间，控制输入UP被置为有效然后被置为无效，并且控制输入DN被置为有效然后被置为无效。在控制输入UP被置为有效的激活时间段T3期间，可控电流产生电路602从电容器606汲取电流I3，其中极板N72具有正极性(+)，并且极板N71具有负极性(-)。在激活的时间段T3结束处，电容器606存储电荷QUP(以库仑(Coulomb)为单位)，其中QUP＝I3*T3。在控制输入DN被置为有效的激活的时间段T2期间，可控电流产生电路104将电流I2提供给电容器108，其中极板N41具有正极性(+)，并且极板N42具有负极性(-)。在激活的时间段T2结束处，电容器108存储电荷QDN(以库仑(Coulomb)为单位)，其中QDN＝I2*T2。

[0066] 在PLL电路采用电荷泵电路1000的情况下，从PFD电路产生的控制输入UP用于管理提供给输出端N_OUT的电荷，以及从PFD电路产生的控制输入DN用于管理从输出端N_OUT汲取的电荷。如图11所示，可控电流产生电路602用于对电容器606放电，可控电流产生电路104用于对电容器108充电。为了实现所需的电荷相减，在电荷泵电路1000中实施电容器交换技术。

[0067] 图12是根据本发明实施例提供的操作在第二模式Mode_2的电荷泵电路1000等效电路图。在电荷泵电路1000的第二模式Mode_2期间，互连电路1010将电容器606的极板N72与输出端N_OUT连接，将电容器108的极板N42与输出端N_OUT连接，将电容器606的极板N71与电源轨VDD连接，将电容器108的极板N41与电源轨VSS连接，将电容器606的极板N72和电容器108的极板N42与AC接地点(例如缓冲电路1012的电压输出Vtune)断开连接。

[0068] 在电荷泵电路1000操作在第二模式MODE_2的时间段期间，控制输入UP和DN两者保持无效。由于电容器606的极板N71与电源轨VDD耦接，电容器108的极板N41与电源轨VSS耦接，并且电容器606的极板N72与电容器108的极板N42耦接，执行电荷共享以从存储在电容器606中的电荷QUP减去存储在电容器108中的电荷QDN，因此得到电荷泵输出I_CP。例如，当(QUP-QDN)是正的时候，电荷泵输出I_CP可以是用于上拉控制电压VCTRL的充电电流，并且当(QUP-QDN)是负的时候，电荷泵输出I_CP可以是用于下拉控制电压VCTRL的放电电流。

[0069] 在下表中列出本发明提出的电荷泵(CP)电路的一些特征：

[0070] 表3

[0071] CP噪声 良好在操作范围和噪声性能之间折衷 否
VDD噪声 需要较好的VDD
变容二极管密度 良好

[0072] 如图12所示出的，电容器606的极板N71与电源轨VDD提供的电源电压(例如3.3V)耦接，以及电容器108的极板N41与电源轨VSS提供的地电压(例如0V)耦接。所以，在电荷泵电路1000离开第二模式MODE_2并且又进入第一模式MODE_1之后,在可控电流产生电路602被置为有效的控制输入UP启用时，可控电流产生电路602(其仅使用NMOS晶体管实现)耦接在电源电压(例如+3.3V)和地电压(例如0V)之间，以及在可控电流产生电路104被置为有效的控制输入DN启用时，可控电流产生电路104(其仅使用PMOS晶体管实现)耦接在电源电压(例如+3.3V)和地电压(例如0V)之间。由于在饱和状态下被偏置以充当电流源的NMOS晶体管拥有大的过驱动电压，可控电流产生电路602的电流源产生的噪声减小。而且，由于在饱和状态下被偏置以充当电流源的PMOS晶体管拥有大的过驱动电压，可控电流产生电路104的电流源产生的噪声减小。以这种方式，本发明提出的电荷泵电路1000的噪声性能良好。

[0073] 如图12所示出的，电容器608的极板N72和电容器108的极板N42与控制电压VCTRL耦接。所以，在电荷泵电路1000离开第二模式MODE_2并且又进入第一模式MODE_1之后,在可控电流产生电路602被置为有效的控制输入UP启用时，可控电流产生电路602(其仅使用NMOS晶体管实现)的端N51没有耦接到控制电压VCTRL，以及在可控电流产生电路104被置为有效的控制输入DN启用时，可控电流产生电路104(其仅使用PMOS晶体管实现)的端N21没有耦接到控制电压VCTRL(VCTRL＝Vtune)。由于在饱和模式下被偏置以充当电流源的NMOS晶体管拥有的过驱动电压不依赖于控制电压VCTRL(VCTRL＝Vtune)，所以在可控电流产生电路602的噪声性能和控制电压VCTRL的操作范围之间没有折衷。而且，由于在饱和模式下被偏置以充当电流源的PMOS晶体管拥有的过驱动电压不依赖于控制电压VCTRL(VCTRL＝Vtune)，所以在可控电流产生电路104的噪声性能和控制电压VCTRL的操作范围之间没有折衷。

[0074] 如图12所示，电容器606的极板N72耦接到控制电压VCTRL，而电容器606的极板N71耦接到由电源轨VDD提供的电源电压(例如，3.3V)。由于在极板N72耦接到控制电压VCTRL时，极板N71耦接到由电源轨VDD提供的电源电压(例如，+3.3V)，因此在电荷泵电路1000的第二模式MODE_2期间，电荷泵电路1000调整的且提供给压控振荡器20的控制电压VCTRL不能免受电源电压的噪声的影响。所以，需要由电源轨VDD提供的低噪声电源电压来保护控制电压VCTRL以免受电源电压的噪声的影响。

[0075] 如图11所示，在电荷泵电路1000离开第二模式MODE_2并且又进入第一模式MODE_1之后,在可控电流产生电路602被置为有效的控制输入UP启用时，可控电流产生电路602(其仅使用NMOS晶体管实现)耦接在电源电压(例如+3.3V)和地电压(例如0V)之间，以及在可控电流产生电路104被置为有效的控制输入DN启用时，可控电流产生电路104(其仅使用PMOS晶体管实现)耦接在电源电压(例如+3.3V)和地电压(例如0V)之间。因为在可控电流产生电路602和104中的每一个上具有最大电压降(例如，3.3V-0V)，所以无论控制电压VCTRL(VCTRL＝Vtune)如何，都可以实现可控电流产生电路602和104中的电流源的噪声性能优化。允许使用电荷泵电路1000的PLL电路具有宽操作范围的控制电压VCTRL。例如，控制电压VCTRL的操作范围可以是从地电压(例如，0V)到电源电压(例如，+3.3V)。在图10所示的实施例中，VCO 20可以被配置为具有小的VCO增益KVCO，从而允许PLL电路在高控制电压VCTRL下进入频率锁定状态。环路滤波器10的电容器CP和CZ可以由变容二极管实现。由于用于频率锁定状态的控制电压VCTRL较高，因此变容二极管的电容密度(每单位面积的电容)良好。

[0076] 所提出的电荷泵拓扑结构能够通过交换电容器的极板来打破VCTRL操作范围和CP噪声性能之间的折衷。因为可以获得跨过基于MOS的电流源的最大电压降，电流源可以享有较大的裕量(headroom)并具有较低的噪声。此外，因为控制电压VCTRL与电流源的裕量无关，所以允许大的VCTRL操作范围。通常，高VCO增益导致对VCO控制电压的噪声的高灵敏度，这增加了杂散水平(level)并降低了相位噪声性能。可用的VCTRL操作范围允许VCO增益尽可能小。此外，所提出的电荷泵拓扑能够简单实施而没有校准和/或可靠性问题。

[0077] 本领域技术人员将容易地观察到，可以在保留本发明的教导的同时对装置和方法进行多种修改和更改。因此，上述公开内容应被解释为仅受所附权利要求的范围和界限的限制。