一种编码方法及装置

摘要

本申请公开了一种编码方法及装置，用以在利用校验矩阵对需要传输的数据进行编码时，提高编码效率。本申请提供的一种编码方法，包括：利用校验矩阵中的校验比特部分，依次生成校验比特部分中的循环位移块的对应部分；利用所述循环位移块的对应部分，分别确定初始校验比特，以及额外校验比特；利用所述初始校验比特和所述额外校验比特，对需要编码的数据进行编码。

权利要求

1.一种编码方法，其特征在于，该方法包括：利用校验矩阵中的校验比特部分，依次生成校验比特部分中的循环位移块的对应部分；

利用所述循环位移块的对应部分，分别确定初始校验比特，以及额外校验比特；

利用所述初始校验比特和所述额外校验比特，对需要编码的数据进行编码。

2.根据权利要求1所述的方法，其特征在于，所述循环位移块的对应部分，包括所述校验比特部分中的前4个循环位移块的对应部分。

3.根据权利要求2所述的方法，其特征在于，所述利用校验矩阵中的校验比特部分，依次生成校验比特部分中的循环位移块的对应部分，具体包括：利用校验矩阵H中的子矩阵A，生成矩阵E＝A*s，其中s为对需要编码的数据进行循环冗余校验追加后的CB块数据；

利用所述矩阵E生成矩阵p0；

利用校验矩阵H中的子矩阵B中的子矩阵 确定矩阵利用矩阵E、F中的元素，确定矩阵

利用矩阵E、F、p1中的元素，确定矩阵利用矩阵E、F、p1、p2中的元素，确定矩阵其中，矩阵p0、p1、p2、p3分别为所述校验比特部分中的前4个循环位移块的对应部分；Z为循环位移块尺寸。

4.根据权利要求3所述的方法，其特征在于，利用所述循环位移块的对应部分确定初始校验比特，具体包括：确定初始校验比特的起始位置k2和终止位置k3；

取 中的k2到k3行，构成初始校验比特。

5.根据权利要求4所述的方法，其特征在于，分别采用如下公式确定初始校验比特的起始位置k2和终止位置k3：k2＝max(n0-1,k)

k3＝min(n0+n-1,k+4Z-1)其中，n0为当前需要编码的CB码块传输编码的起始位置，k为该CB码块编码前长度，n为该CB码块的编码后长度。

6.根据权利要求3所述的方法，其特征在于，利用所述循环位移块的对应部分确定额外校验比特，具体包括：确定额外校验比特的起始位置k0和终止位置k1；

取校验矩阵H中的[C D]矩阵的k0-4Z到k1-4Z行构成矩阵M；

利用矩阵M和 确定额外校验比特

7.根据权利要求6所述的方法，其特征在于，分别采用如下公式确定额外校验比特的起始位置k0和终止位置k1：k0＝max(n0-1,k+4Z)

k1＝min(n0+n-1,N-1)其中，n0为当前需要编码的CB码块传输编码的起始位置，k为该CB码块编码前长度，n为该CB码块的编码后长度，N为CB码块的编码后的最大长度。

8.一种编码装置，其特征在于，包括：第一单元，用于利用校验矩阵中的校验比特部分，依次生成校验比特部分中的循环位移块的对应部分；

第二单元，用于利用所述循环位移块的对应部分，分别确定初始校验比特，以及额外校验比特；

第三单元，用于利用所述初始校验比特和所述额外校验比特，对需要编码的数据进行编码。

9.一种计算设备，其特征在于，包括：存储器，用于存储程序指令；

处理器，用于调用所述存储器中存储的程序指令，按照获得的程序执行权利要求1至7任一项所述的方法。

10.一种计算机存储介质，其特征在于，所述计算机存储介质存储有计算机可执行指令，所述计算机可执行指令用于使所述计算机执行权利要求1至7任一项所述的方法。

说明书

一种编码方法及装置

技术领域

[0001] 本申请涉及通信技术领域，尤其涉及一种编码方法及装置。

背景技术

[0002] 5G新的无线(New Radio，NR)中下行业务信道采用准循环低密度奇偶校验码(quasi-cyclicLow Density Parity Check Code，QC-LDPC)信道编码，同时定义低密度奇偶校验码(Low Density Parity Check Code，LDPC)的两种校验矩阵基本图样(Basic Graph，BG)1和BG2，每种基本图样中循环位移块的尺寸有多种选择。

发明内容

[0003] 本申请实施例提供了一种编码方法及装置，用以在利用校验矩阵对需要传输的数据进行编码时，提高编码效率。

[0004] 本申请实施例提供的一种编码方法，包括：

[0005] 利用校验矩阵中的校验比特部分，依次生成校验比特部分中的循环位移块的对应部分；

[0006] 利用所述循环位移块的对应部分，分别确定初始校验比特，以及额外校验比特；

[0007] 利用所述初始校验比特和所述额外校验比特，对需要编码的数据进行编码。

[0008] 本申请实施例通过利用校验矩阵中的校验比特部分，依次生成校验比特部分中的循环位移块的对应部分；利用所述循环位移块的对应部分，分别确定初始校验比特，以及额外校验比特；利用所述初始校验比特和所述额外校验比特，对需要编码的数据进行编码，即，本申请实施例可以采用基于校验矩阵的编码方式，利用校验矩阵中校验比特部分的循环位移块的双对角线特点，依次生成校验比特部分中的循环位移块的对应部分。利用所述循环位移块的对应部分，分别确定初始校验比特，以及额外校验比特，在生成循环位移块对应的初始校验比特的同时，并行计算额外校验比特，从而提高了硬件实现的并行度和吞吐率，即提高了编码效率。

[0009] 可选地，所述循环位移块的对应部分，包括所述校验比特部分中的前4个循环位移块的对应部分。

[0010] 可选地，所述利用校验矩阵中的校验比特部分，依次生成校验比特部分中的循环位移块的对应部分，具体包括：

[0011] 利用校验矩阵H中的子矩阵A，生成矩阵E＝A*s，其中s为对需要编码的数据进行循环冗余校验追加后的CB块数据；

[0012] 利用所述矩阵E生成矩阵p0；

[0013] 利用校验矩阵H中的子矩阵B中的子矩阵 确定矩阵

[0014] 利用矩阵E、F中的元素，确定矩阵

[0015] 利用矩阵E、F、p1中的元素，确定矩阵

[0016] 利用矩阵E、F、p1、p2中的元素，确定矩阵

[0017] 其中，矩阵p0、p1、p2、p3分别为所述校验比特部分中的前4个循环位移块的对应部分；Z为循环位移块尺寸。

[0018] 可选地，利用所述循环位移块的对应部分确定初始校验比特，具体包括：

[0019] 确定初始校验比特的起始位置k2和终止位置k3；

[0020] 取 中的k2到k3行，构成初始校验比特。

[0021] 可选地，分别采用如下公式确定初始校验比特的起始位置k2和终止位置k3：

[0022] k2＝max(n0-1,k)

[0023] k3＝min(n0+n-1,k+4Z-1)

[0024] 其中，n0为当前需要编码的CB码块传输编码的起始位置，k为该CB码块编码前长度，n为该CB码块的编码后长度。

[0025] 可选地，利用所述循环位移块的对应部分确定额外校验比特，具体包括：

[0026] 确定额外校验比特的起始位置k0和终止位置k1；

[0027] 取校验矩阵H中的[C D]矩阵的k0-4Z到k1-4Z行构成矩阵M；

[0028] 利用矩阵M和 确定额外校验比特

[0029] 可选地，分别采用如下公式确定额外校验比特的起始位置k0和终止位置k1：

[0030] k0＝max(n0-1,k+4Z)

[0031] k1＝min(n0+n-1,N-1)

[0032] 其中，n0为当前需要编码的CB码块传输编码的起始位置，k为该CB码块编码前长度，n为该CB码块的编码后长度，N为CB码块的编码后的最大长度。

[0033] 本申请实施例提供的一种编码装置，包括：

[0034] 第一单元，用于利用校验矩阵中的校验比特部分，依次生成校验比特部分中的循环位移块的对应部分；

[0035] 第二单元，用于利用所述循环位移块的对应部分，分别确定初始校验比特，以及额外校验比特；

[0036] 第三单元，用于利用所述初始校验比特和所述额外校验比特，对需要编码的数据进行编码。

[0037] 本申请另一实施例提供了一种计算设备，其包括存储器和处理器，其中，所述存储器用于存储程序指令，所述处理器用于调用所述存储器中存储的程序指令，按照获得的程序执行上述任一种方法。

[0038] 本申请另一实施例提供了一种计算机存储介质，所述计算机存储介质存储有计算机可执行指令，所述计算机可执行指令用于使所述计算机执行上述任一种方法。

附图说明

[0039] 为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简要介绍，显而易见地，下面描述中的附图仅是本申请的一些实施例，对于本领域的普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

[0040] 图1为本申请实施例提供的一种编码方法的流程示意图；

[0041] 图2为本申请实施例提供的一种编码装置的结构示意图；

[0042] 图3为本申请实施例提供的另一种编码装置的结构示意图。

具体实施方式

[0043] 下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，并不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。

[0044] 本申请实施例提供了一种编码方法及装置，用以在利用校验矩阵进行编码时，提高编码效率。

[0045] 其中，方法和装置是基于同一申请构思的，由于方法和装置解决问题的原理相似，因此装置和方法的实施可以相互参见，重复之处不再赘述。

[0046] 本申请实施例提供的技术方案可以适用于多种系统，尤其是5G系统。例如适用的系统可以是全球移动通讯(global system of mobile communication，GSM)系统、码分多址(code division multiple access，CDMA)系统、宽带码分多址(Wideband Code Division Multiple Access，WCDMA)通用分组无线业务(general packet radio service，GPRS)系统、长期演进(long term evolution，LTE)系统、LTE频分双工(frequency division duplex，FDD)系统、LTE时分双工(time division duplex，TDD)、通用移动系统(universal mobile telecommunication system，UMTS)、全球互联微波接入(worldwide interoperability for microwave access，WiMAX)系统、5G系统以及5G NR系统等。这多种系统中均包括终端设备和网络设备。

[0047] 本申请实施例涉及的终端设备，可以是指向用户提供语音和/或数据连通性的设备，具有无线连接功能的手持式设备、或连接到无线调制解调器的其他处理设备。在不同的系统中，终端设备的名称可能也不相同，例如在5G系统中，终端设备可以称为用户设备(user equipment，UE)。无线终端设备可以经RAN与一个或多个核心网进行通信，无线终端设备可以是移动终端设备，如移动电话(或称为“蜂窝”电话)和具有移动终端设备的计算机，例如，可以是便携式、袖珍式、手持式、计算机内置的或者车载的移动装置，它们与无线接入网交换语言和/或数据。例如，个人通信业务(personal communication service，PCS)电话、无绳电话、会话发起协议(session initiated protocol，SIP)话机、无线本地环路(wireless local loop，WLL)站、个人数字助理(personal digital assistant，PDA)等设备。无线终端设备也可以称为系统、订户单元(subscriber unit)、订户站(subscriber station)，移动站(mobile station)、移动台(mobile)、远程站(remote station)、接入点(access point)、远程终端设备(remote terminal)、接入终端设备(access terminal)、用户终端设备(user terminal)、用户代理(user agent)、用户装置(user device)，本申请实施例中并不限定。

[0048] 本申请实施例涉及的网络设备，可以是基站，该基站可以包括多个小区。根据具体应用场合不同，基站又可以称为接入点，或者可以是指接入网中在空中接口上通过一个或多个扇区与无线终端设备通信的设备，或者其它名称。网络设备可用于将收到的空中帧与网际协议(internet protocol，IP)分组进行相互转换，作为无线终端设备与接入网的其余部分之间的路由器，其中接入网的其余部分可包括网际协议(IP)通信网络。网络设备还可协调对空中接口的属性管理。例如，本申请实施例涉及的网络设备可以是全球移动通信系统(global system for mobile communications，GSM)或码分多址接入(code division multiple access，CDMA)中的网络设备(base transceiver station，BTS)，也可以是带宽码分多址接入(wide-band code division multiple access，WCDMA)中的网络设备(NodeB)，还可以是长期演进(long term evolution，LTE)系统中的演进型网络设备(evolutional node B，eNB或e-NodeB)、5G网络架构(next generation system)中的5G基站，也可是家庭演进基站(home evolved node B，HeNB)、中继节点(relay node)、家庭基站(femto)、微微基站(pico)等，本申请实施例中并不限定。

[0049] 下面结合说明书附图对本申请各个实施例进行详细描述。需要说明的是，本申请实施例的展示顺序仅代表实施例的先后顺序，并不代表实施例所提供的技术方案的优劣。

[0050] 本申请实施例采用基于校验矩阵的编码方式，利用校验矩阵中校验比特部分前4个循环位移块的结果生成后续校验比特，具有计算简单，硬件实现可并行化的特点。

[0051] 在5G NR中业务信道采用QC-LDPC信道编码，同时定义LDPC的两种校验矩阵基本图样BG1和BG2，校验矩阵最大支持1/3码率编码，编码时根据码率和码块长度，选择两种基本图样之一。

[0052] 每种基本图样中各有51种循环位移块尺寸Z可供选择，Z取值范围为2～384，对应BG1时码块长度范围为44～8448，BG2时码块长度范围为20～3840。BG1时校验矩阵完整尺寸为46Z*68Z,BG2时校验矩阵完整尺寸为42Z*52Z。在实际应用场景中，编码码率可灵活配置，在高于1/3码率时只生成部分校验比特，这会导致校验矩阵H的实际应用尺寸随码率不同而不同。

[0053] 例如：

[0054] 方法1：利用生成矩阵G的编码方法，适用于一般LDPC校验矩阵，此方法利用矩阵乘法计算G*s直接完成编码，其中s表示待编码码块。

[0055] 方法2：RU编码方法(由Richardon和Urbanke提出的方法)，亦适用于一般LDPC校验矩阵，此方法划分校验矩阵为 其中的A、B、C、D、T、E均为校验矩阵H内划分后的各块表示，是RU编码方法的特定表示，编码前需将校验矩阵H进行预变换(左乘)，生成校验比特定义为[p0 p1]，计算方式为：

[0056] p0＝(ET-1B+D)-1(ET-1A+C)s；

[0057] p1＝T-1(As+Bp0)

[0058] 方法3：校验比特修正方法，适用于QC-LDPC校验矩阵(校验位部分呈现双对角线样式)，此方法中划分校验矩阵为H＝[A Q U]，矩阵[Q U]对应校验比特部分，生成校验比特时利用双对角线样式特点迭代计算校验比特，最后利用矩阵[Q U]的特点对矩阵Q对应的校验比特进行再修正。

[0059] 然而，上述方法1应用于5G NR中时，由于H的样式及尺寸变化较多，导致G(生成矩阵)的种类较多，不利于预先计算存储。另外G的非稀疏性导致编码计算复杂度高；

[0060] 上述方法2为适用于一般LDPC校验矩阵的通用做法，计算中涉及矩阵变换及矩阵求逆，计算复杂度高；

[0061] 上述方法3适用于QC-LDPC校验矩阵，对于部分校验比特有重复修正的操作，在5G NR中由于校验比特的前4个循环位移块部分与后续校验比特存在关联，修正操作会带来额外的计算复杂度。

[0062] 基于上述分析，本申请实施例提供的技术方案介绍如下：

[0063] 根据码块分割和速率匹配的预计算，得到如下信息：当前TB(传输块)应用的BG图样(BG1或BG2)、循环位移块尺寸(定义为Z)、各码块(CB)的编码后长度(定义为n)、编码后的最大长度(定义为N)。

[0064] 根据混合自动重传请求(Hybrid Automatic Repeat reQuest，HARQ)参数(不同的RV版本)，计算获得当前CB块传输编码的起始位置(定义为n0)。

[0065] 则确定各码块编码前长度(定义为k)为22Z(BG1时)或10Z(BG2时)，校验矩阵确定为 其中，子矩阵A的尺寸为4Z*k；子矩阵B的尺寸为4Z*4Z；子矩阵C的尺寸为(N-k-4Z)*k；I0为单位对角阵，尺寸为(N-k-4Z)*(N-k-4Z)。矩阵B进一步定义为其中 尺寸为4Z*Z，I1为单位对角阵，尺寸为Z*Z。矩阵B为校验矩阵H中的校验比特部分。

[0066] 假设对需要传输的原始数据进行循环冗余校验(Cyclic Redundancy Check，CRC)追加后的CB块数据定义为s(尺寸为k*1)。则，对每个CB块进行以下操作：

[0067] 步骤1.取校验矩阵H中的子矩阵A，完成矩阵乘法计算E＝A*s，其中元素的加法运算在有限域(Galois Field，GF)(2)内完成，结果矩阵E的尺寸为4Z*1。

[0068] 步骤2.取E中的第0+n、Z+n、2Z+n、3Z+n元素完成GF(2)内的加法，结果赋给矩阵p0中的第n个元素。分别取n＝0…(Z-1)，重复完成该步骤的计算，结果矩阵p0的尺寸为Z*1。

[0069] 步骤3.取矩阵B中的子矩阵 完成矩阵乘法计算 其中元素的加法运算在GF(2)内完成，结果F的尺寸为4Z*1。

[0070] 步骤4.取矩阵E、F中元素完成GF(2)加法： 结果矩阵p1的尺寸为Z*1。

[0071] 步骤5.取矩阵E、F、p1中元素完成GF(2)加法：结果矩阵p2的尺寸为Z*1。

[0072] 步骤6.取矩阵E、F、p1、p2中元素完成GF(2)加法：结果矩阵p3的尺寸为Z*1。

[0073] 需要说明的是，上述步骤中出现的矩阵p0、p1、p2、p3中的p均为小写。

[0074] 步骤7.根据当前CB块传输编码的起始位置n0及编码后长度n，计算需要生成的额外校验比特位置，起始位置k0＝max(n0-1,k+4Z),终止位置k1＝min(n0+n-1,N-1)。并且，计算需要生成的初始校验比特位置，起始位置k2＝max(n0-1,k),终止位置k3＝min(n0+n-1,k+4Z-1)。

[0075] 步骤8.取 中的k2到k3行，构成初始校验比特P0(此处的P为大写，区别于上述的小写的p0)。

[0076] 步骤9.取[C  D]矩阵的k0-4Z到k1-4Z行构成矩阵M，完成矩阵乘法计算其中元素的加法运算在GF(2)内完成，结果P1为额外校验比特(此处的P也为大写，区别于上述的小写的p1))。

[0077] 可选地，该步骤9在具体计算中，可以将矩阵M拆分为子矩阵 从而可以实现并行计算，子矩阵 尺寸为Z*(k+4Z)，对应额外校验比特P1拆分为子矩阵 子矩阵 尺寸为Z*1。因此有：

[0078] 在执行上述步骤1的同时，可以启动计算子矩阵 部分结果：

[0079] 在执行上述步骤2后就可以马上启动计算子矩阵 部分结果：

[0080] 在执行上述步骤4后就可以马上启动计算子矩阵 部分结果：

[0081] 在执行上述步骤5后就可以马上启动计算子矩阵 部分结果：

[0082] 在执行上述步骤6后就可以马上启动计算子矩阵 最终结果：

[0083] 其中，i＝0,1,2……

[0084] 步骤10.利用编码前数据s、初始校验比特P0、额外校验比特P1，拼接构成编码后比特

[0085] 综上所述，参见图1，本申请实施例提供的一种编码方法，包括：

[0086] S101、利用校验矩阵中的校验比特部分，依次生成校验比特部分中的循环位移块的对应部分；

[0087] 其中，所述校验矩阵中的校验比特部分，例如上述的矩阵B。

[0088] 所述的校验比特部分中的循环位移块的对应部分，例如上述的矩阵p0、p1、p2、p3。

[0089] S102、利用所述循环位移块的对应部分，分别确定初始校验比特，以及额外校验比特；

[0090] 例如，利用上述的矩阵p0、p1、p2、p3确定初始校验比特P0，以及额外校验比特P1。

[0091] S103、利用所述初始校验比特和所述额外校验比特，对需要编码的数据进行编码。

[0092] 例如，该步骤S103采用上述步骤10同样的方式实现。

[0093] 本申请实施例通过利用校验矩阵中的校验比特部分，依次生成校验比特部分中的循环位移块的对应部分；利用所述循环位移块的对应部分，分别确定初始校验比特，以及额外校验比特；利用所述初始校验比特和所述额外校验比特，对需要编码的数据进行编码，即，本申请实施例可以采用基于校验矩阵的编码方式，利用校验矩阵中校验比特部分的循环位移块的双对角线特点，依次生成校验比特部分中的循环位移块的对应部分。利用所述循环位移块的对应部分，分别确定初始校验比特，以及额外校验比特，在生成循环位移块对应的初始校验比特的同时，并行计算额外校验比特，从而提高了硬件实现的并行度和吞吐率，即提高了编码效率。

[0094] 可选地，所述循环位移块的对应部分，包括所述校验比特部分中的前4个循环位移块的对应部分。例如，上述的矩阵p0、p1、p2、p3。

[0095] 可选地，所述利用校验矩阵中的校验比特部分，依次生成校验比特部分中的循环位移块的对应部分，具体包括：

[0096] 利用校验矩阵H中的子矩阵A，生成矩阵E＝A*s，其中s为对需要编码的数据进行循环冗余校验追加后的CB块数据；

[0097] 利用所述矩阵E生成矩阵p0；

[0098] 利用校验矩阵H中的子矩阵B中的子矩阵 确定矩阵

[0099] 利用矩阵E、F中的元素，确定矩阵

[0100] 利用矩阵E、F、p1中的元素，确定矩阵

[0101] 利用矩阵E、F、p1、p2中的元素，确定矩阵

[0102] 其中，矩阵p0、p1、p2、p3分别为所述校验比特部分中的前4个循环位移块的对应部分；Z为循环位移块尺寸。

[0103] 可选地，利用所述循环位移块的对应部分确定初始校验比特，具体包括：

[0104] 确定初始校验比特的起始位置k2和终止位置k3；

[0105] 取 中的k2到k3行，构成初始校验比特。

[0106] 可选地，分别采用如下公式确定初始校验比特的起始位置k2和终止位置k3：

[0107] k2＝max(n0-1,k)

[0108] k3＝min(n0+n-1,k+4Z-1)

[0109] 其中，n0为当前需要编码的CB码块传输编码的起始位置，k为该CB码块编码前长度，n为该CB码块的编码后长度。

[0110] 可选地，利用所述循环位移块的对应部分确定额外校验比特，具体包括：

[0111] 确定额外校验比特的起始位置k0和终止位置k1；

[0112] 取校验矩阵H中的[C D]矩阵的k0-4Z到k1-4Z行构成矩阵M；

[0113] 利用矩阵M和 确定额外校验比特

[0114] 可选地，分别采用如下公式确定额外校验比特的起始位置k0和终止位置k1：

[0115] k0＝max(n0-1,k+4Z)

[0116] k1＝min(n0+n-1,N-1)

[0117] 其中，n0为当前需要编码的CB码块传输编码的起始位置，k为该CB码块编码前长度，n为该CB码块的编码后长度，N为CB码块的编码后的最大长度。

[0118] 参见图2，本申请实施例提供的一种编码装置，包括：

[0119] 第一单元11，用于利用校验矩阵中的校验比特部分，依次生成校验比特部分中的循环位移块的对应部分；

[0120] 第二单元12，用于利用所述循环位移块的对应部分，分别确定初始校验比特，以及额外校验比特；

[0121] 第三单元13，用于利用所述初始校验比特和所述额外校验比特，对需要编码的数据进行编码。

[0122] 参见图3，本申请实施例提供的另一种编码装置，也可以称该装置为计算设备，包括：

[0123] 处理器500，用于读取存储器520中的程序，执行下列过程：

[0124] 利用校验矩阵中的校验比特部分，依次生成校验比特部分中的循环位移块的对应部分；

[0125] 利用所述循环位移块的对应部分，分别确定初始校验比特，以及额外校验比特；

[0126] 利用所述初始校验比特和所述额外校验比特，对需要编码的数据进行编码。

[0127] 可选地，所述循环位移块的对应部分，包括所述校验比特部分中的前4个循环位移块的对应部分。

[0128] 可选地，所述处理器500利用校验矩阵中的校验比特部分，依次生成校验比特部分中的循环位移块的对应部分，具体包括：

[0129] 利用校验矩阵H中的子矩阵A，生成矩阵E＝A*s，其中s为对需要编码的数据进行循环冗余校验追加后的CB块数据；

[0130] 利用所述矩阵E生成矩阵p0；

[0131] 利用校验矩阵H中的子矩阵B中的子矩阵 确定矩阵

[0132] 利用矩阵E、F中的元素，确定矩阵

[0133] 利用矩阵E、F、p1中的元素，确定矩阵

[0134] 利用矩阵E、F、p1、p2中的元素，确定矩阵

[0135] 其中，矩阵p0、p1、p2、p3分别为所述校验比特部分中的前4个循环位移块的对应部分；Z为循环位移块尺寸。

[0136] 可选地，所述处理器500利用所述循环位移块的对应部分确定初始校验比特，具体包括：

[0137] 确定初始校验比特的起始位置k2和终止位置k3；

[0138] 取 中的k2到k3行，构成初始校验比特。

[0139] 可选地，所述处理器500分别采用如下公式确定初始校验比特的起始位置k2和终止位置k3：

[0140] k2＝max(n0-1,k)

[0141] k3＝min(n0+n-1,k+4Z-1)

[0142] 其中，n0为当前需要编码的CB码块传输编码的起始位置，k为该CB码块编码前长度，n为该CB码块的编码后长度。

[0143] 可选地，所述处理器500利用所述循环位移块的对应部分确定额外校验比特，具体包括：

[0144] 确定额外校验比特的起始位置k0和终止位置k1；

[0145] 取校验矩阵H中的[C D]矩阵的k0-4Z到k1-4Z行构成矩阵M；

[0146] 利用矩阵M和 确定额外校验比特

[0147] 可选地，所述处理器500分别采用如下公式确定额外校验比特的起始位置k0和终止位置k1：

[0148] k0＝max(n0-1,k+4Z)

[0149] k1＝min(n0+n-1,N-1)

[0150] 其中，n0为当前需要编码的CB码块传输编码的起始位置，k为该CB码块编码前长度，n为该CB码块的编码后长度，N为CB码块的编码后的最大长度。

[0151] 收发机510，用于在处理器500的控制下接收和发送数据。

[0152] 其中，在图3中，总线架构可以包括任意数量的互联的总线和桥，具体由处理器500代表的一个或多个处理器和存储器520代表的存储器的各种电路链接在一起。总线架构还可以将诸如外围设备、稳压器和功率管理电路等之类的各种其他电路链接在一起，这些都是本领域所公知的，因此，本文不再对其进行进一步描述。总线接口提供接口。收发机510可以是多个元件，即包括发送机和收发机，提供用于在传输介质上与各种其他装置通信的单元。处理器500负责管理总线架构和通常的处理，存储器520可以存储处理器500在执行操作时所使用的数据。

[0153] 处理器500可以是中央处埋器(CPU)、专用集成电路(Application Specific Integrated Circuit，ASIC)、现场可编程门阵列(Field－Programmable Gate Array，FPGA)或复杂可编程逻辑器件(Complex Programmable Logic Device，CPLD)。

[0154] 需要说明的是，本申请实施例中对单元的划分是示意性的，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式。另外，在本申请各个实施例中的各功能单元可以集成在一个处理单元中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个单元中。上述集成的单元既可以采用硬件的形式实现，也可以采用软件功能单元的形式实现。

[0155] 所述集成的单元如果以软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储介质中。基于这样的理解，本申请的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的全部或部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者网络设备等)或处理器(processor)执行本申请各个实施例所述方法的全部或部分步骤。而前述的存储介质包括：U盘、移动硬盘、只读存储器(Read-Only Memory，ROM)、随机存取存储器(Random Access Memory，RAM)、磁碟或者光盘等各种可以存储程序代码的介质。

[0156] 本申请实施例提供了一种计算设备，该计算设备具体可以为桌面计算机、便携式计算机、智能手机、平板电脑、个人数字助理(Personal Digital Assistant，PDA)等。该计算设备可以包括中央处理器(Center Processing Unit，CPU)、存储器、输入/输出设备等，输入设备可以包括键盘、鼠标、触摸屏等，输出设备可以包括显示设备，如液晶显示器(Liquid Crystal Display，LCD)、阴极射线管(Cathode Ray Tube，CRT)等。

[0157] 存储器可以包括只读存储器(ROM)和随机存取存储器(RAM)，并向处理器提供存储器中存储的程序指令和数据。在本申请实施例中，存储器可以用于存储本申请实施例提供的任一所述方法的程序。

[0158] 处理器通过调用存储器存储的程序指令，处理器用于按照获得的程序指令执行本申请实施例提供的任一所述方法。

[0159] 本申请实施例提供了一种计算机存储介质，用于储存为上述本申请实施例提供的装置所用的计算机程序指令，其包含用于执行上述本申请实施例提供的任一方法的程序。

[0160] 所述计算机存储介质可以是计算机能够存取的任何可用介质或数据存储设备，包括但不限于磁性存储器(例如软盘、硬盘、磁带、磁光盘(MO)等)、光学存储器(例如CD、DVD、BD、HVD等)、以及半导体存储器(例如ROM、EPROM、EEPROM、非易失性存储器(NAND FLASH)、固态硬盘(SSD))等。

[0161] 本申请实施例提供的方法可以应用于终端设备，也可以应用于网络设备。

[0162] 其中，终端设备也可称之为用户设备(User Equipment，简称为“UE”)、移动台(Mobile Station，简称为“MS”)、移动终端(Mobile Terminal)等，可选的，该终端可以具备经无线接入网(Radio Access Network，RAN)与一个或多个核心网进行通信的能力，例如，终端可以是移动电话(或称为“蜂窝”电话)、或具有移动性质的计算机等，例如，终端还可以是便携式、袖珍式、手持式、计算机内置的或者车载的移动装置。

[0163] 网络设备可以为基站(例如，接入点)，指接入网中在空中接口上通过一个或多个扇区与无线终端通信的设备。基站可用于将收到的空中帧与IP分组进行相互转换，作为无线终端与接入网的其余部分之间的路由器，其中接入网的其余部分可包括网际协议(IP)网络。基站还可协调对空中接口的属性管理。例如，基站可以是GSM或CDMA中的基站(BTS，Base Transceiver Station)，也可以是WCDMA中的基站(NodeB)，还可以是LTE中的演进型基站(NodeB或eNB或e-NodeB，evolutional Node B)，或者也可以是5G系统中的gNB等。本申请实施例中不做限定。

[0164] 上述方法处理流程可以用软件程序实现，该软件程序可以存储在存储介质中，当存储的软件程序被调用时，执行上述方法步骤。

[0165] 综上所述，本申请实施例采用基于校验矩阵的编码方式，利用校验矩阵H中校验比特部分B的前4个循环位移块的双对角线特点，依次生成校验比特部分B中前4个循环位移块的对应部分p0、p1、p2、p3。利用前4个循环位移块的初始校验比特P0和额外校验比特P1的关联关系，在生成前4个循环位移块对应的初始校验比特P0的同时，并行计算额外校验比特P1。

[0166] 本申请实施例不仅直接利用校验矩阵H进行编码，对校验矩阵不同样式及尺寸不做区分处理，通用性强。初始校验比特P0利用矩阵特点顺次计算，在计算额外校验比特P1时，利用校验比特的关联关系(即都利用校验比特部分B中前4个循环位移块的对应部分p0、p1、p2、p3进行计算)与初始校验比特P0并行计算，因此提高了硬件实现的并行度和吞吐率，即提高了编码效率。

[0167] 本领域内的技术人员应明白，本申请的实施例可提供为方法、系统、或计算机程序产品。因此，本申请可采用完全硬件实施例、完全软件实施例、或结合软件和硬件方面的实施例的形式。而且，本申请可采用在一个或多个其中包含有计算机可用程序代码的计算机可用存储介质(包括但不限于磁盘存储器和光学存储器等)上实施的计算机程序产品的形式。

[0168] 本申请是参照根据本申请实施例的方法、设备(系统)、和计算机程序产品的流程图和/或方框图来描述的。应理解可由计算机程序指令实现流程图和/或方框图中的每一流程和/或方框、以及流程图和/或方框图中的流程和/或方框的结合。可提供这些计算机程序指令到通用计算机、专用计算机、嵌入式处理机或其他可编程数据处理设备的处理器以产生一个机器，使得通过计算机或其他可编程数据处理设备的处理器执行的指令产生用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的装置。

[0169] 这些计算机程序指令也可存储在能引导计算机或其他可编程数据处理设备以特定方式工作的计算机可读存储器中，使得存储在该计算机可读存储器中的指令产生包括指令装置的制造品，该指令装置实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能。

[0170] 这些计算机程序指令也可装载到计算机或其他可编程数据处理设备上，使得在计算机或其他可编程设备上执行一系列操作步骤以产生计算机实现的处理，从而在计算机或其他可编程设备上执行的指令提供用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的步骤。

[0171] 显然，本领域的技术人员可以对本申请进行各种改动和变型而不脱离本申请的精神和范围。这样，倘若本申请的这些修改和变型属于本申请权利要求及其等同技术的范围之内，则本申请也意图包含这些改动和变型在内。