发光二极管驱动电路

摘要

一种发光二极管驱动电路，用以点亮第一发光二极管单元，包括数据闩锁电路、电流源以及脉冲宽度调制电路。数据闩锁电路包括多个闩锁单元。数据闩锁电路根据第一闩锁信号闩锁数据信号而产生第一控制信号。电流源产生固定电流。脉冲宽度调制电路根据第一控制信号以及致能信号，周期性地将电流源流经第一发光二极管单元。

权利要求

1.一种发光二极管驱动电路，用以点亮一第一发光二极管单元，包括：一数据闩锁电路，包括多个闩锁单元，所述数据闩锁电路根据一第一闩锁信号闩锁一数据信号而产生一第一控制信号；

一电流源，产生一固定电流；以及

一脉冲宽度调制电路，包括：

多个传输晶体管，其中所述多个传输晶体管的每一者根据一致能信号的对应的比特，通过所述第一控制信号的对应的比特而产生一脉冲宽度调制信号；以及一调光晶体管，根据所述脉冲宽度调制信号，将所述电流源耦接至所述第一发光二极管单元，使得所述固定电流流经所述第一发光二极管单元；

其中所述多个传输晶体管以及所述调光晶体管是由P型晶体管或N型晶体管所实现。

2.如权利要求1所述的发光二极管驱动电路，其特征在于，所述脉冲宽度调制电路更包括：一上拉晶体管，当所有所述多个传输晶体管皆不导通时，将所述脉冲宽度调制信号上拉至一供应电压。

3.如权利要求1所述的发光二极管驱动电路，其特征在于，所述多个闩锁单元的每一者包括：一第一晶体管，根据所述第一闩锁信号的一第一闩锁比特，将负数据自所述数据信号的一第一数据比特提供至一第一节点；

一第一电容，耦接于所述第一节点以及一接地端之间，且储存所述负数据；以及一第二晶体管，根据所述第一节点的所述负数据，将所述第一控制信号的一第一比特耦接至所述接地端。

4.如权利要求3所述的发光二极管驱动电路，其特征在于，所述多个闩锁单元的每一者更包括：一自举晶体管，耦接于所述第一节点以及所述第二晶体管的栅极端之间，其中所述自举晶体管的栅极端是耦接至所述接地端；以及一自举电容，耦接于所述第一控制信号的所述第一比特以及所述第二晶体管的栅极端之间。

5.如权利要求4所述的发光二极管驱动电路，其特征在于，所述多个闩锁单元的每一者更包括：一第一设置晶体管，根据一第二闩锁信号，将一供应电压提供至所述第一节点；以及一第三设置晶体管，根据所述第二闩锁信号，将所述供应电压提供至所述第一控制信号的所述第一比特。

6.如权利要求4所述的发光二极管驱动电路，其特征在于，所述多个闩锁单元的每一者更包括：一第三晶体管，根据所述第一闩锁信号的所述第一闩锁比特，将正数据自所述数据信号的所述第一数据比特提供至一第二节点，其中所述正数据为所述负数据的反相；

一第二电容，耦接于所述第二节点以及所述接地端之间，并储存所述正数据；以及一第四晶体管，根据所述第二节点的所述正数据，将一供应电压提供至所述第一控制信号的所述第一比特。

7.如权利要求6所述的发光二极管驱动电路，其特征在于，所述多个闩锁单元的每一者更包括：一第一设置晶体管，根据一第二闩锁信号，将所述供应电压提供至所述第一节点；以及一第二设置晶体管，根据所述第二闩锁信号，将所述接地端耦接至所述第二节点。

8.如权利要求1所述的发光二极管驱动电路，其特征在于，所述脉冲宽度调制电路更包括：一下拉晶体管，当所有所述多个传输晶体管皆不导通时，将所述脉冲宽度调制信号下拉至一接地电压。

9.如权利要求1所述的发光二极管驱动电路，其特征在于，所述多个闩锁单元的每一者包括：一第一晶体管，根据所述第一闩锁信号的一第一闩锁比特，将正数据自所述数据信号的一第一数据比特提供至一第一节点；

一第一电容，耦接于所述第一节点以及一接地端之间，且储存所述正数据；以及一第二晶体管，根据所述第一节点的所述正数据，将所述第一控制信号的一第一比特耦接至一供应电压。

10.如权利要求9所述的发光二极管驱动电路，其特征在于，所述多个闩锁单元的每一者更包括：一自举晶体管，耦接于所述第一节点以及所述第二晶体管的栅极端之间，其中所述自举晶体管的栅极端是耦接至所述供应电压；以及一自举电容，耦接于所述第一控制信号的所述第一比特以及所述第二晶体管的栅极端之间。

11.如权利要求10所述的发光二极管驱动电路，其特征在于，所述多个闩锁单元的每一者更包括：一第一设置晶体管，根据一第二闩锁信号，将所述第一节点耦接至所述接地端；以及一第三设置晶体管，根据所述第二闩锁信号，将所述第一控制信号的所述第一比特耦接至所述接地端。

12.如权利要求10所述的发光二极管驱动电路，其特征在于，所述多个闩锁单元的每一者包括：一第三晶体管，根据所述第一闩锁信号的一第一闩锁比特，将负数据自所述数据信号的一第一数据比特提供至一第二节点；

一第二电容，耦接于所述第二节点以及一接地端之间，且储存所述负数据；以及一第四晶体管，根据所述第二节点的所述负数据，将所述第一控制信号的一第一比特耦接至所述接地端。

13.如权利要求12所述的发光二极管驱动电路，其特征在于，所述多个闩锁单元的每一者更包括：一第一设置晶体管，根据一第二闩锁信号，将所述接地端提供至所述第一节点；以及一第二设置晶体管，根据所述第二闩锁信号，将所述供应电压耦接至所述第二节点。

说明书

发光二极管驱动电路

技术领域

[0001] 本申请是有关于一种集成电路用以驱动发光二极管单元，特别是有关于一种利用脉冲宽度调制(pulse-width modulation，PWM)调光的集成电路。

背景技术

[0002] 具有mini-LED、micro-LED以及有机发光二极管(OLED)的有源矩阵发光二极管的显示器/背光，在每个像素中皆具备了电留驱动器来控制发光二极管单元的亮度。为了控制流经发光二极管单元的电流而调整亮度，电流驱动器与发光二极管单元串接于两个电压源之间。

[0003] 然而，发光二极管单元操作于低电流时并不稳定，加上发光二极管单元的色度是与电流有关，因而提出利用固定的最佳发光二极管电流的脉冲宽度调制，用以取代电流控制的方式，来解决上述的问题。

[0004] 另一方面，为了某些技术好处，例如薄膜晶体管的稳定度、低温制程(弹性基板的有机材料可能会被温度破坏)、成本等等，仅可使用P型晶体管或N型晶体管，而不适合使用非互补式金属氧化物晶体管。因此，需要仅用P型晶体管或仅用N型晶体管实现的发光二极管驱动电路。

发明内容

[0005] 本申请提出一种发光二极管驱动电路，用以点亮一第一发光二极管单元，包括一数据闩锁电路、一电流源以及一脉冲宽度调制电路。上述数据闩锁电路根据一第一闩锁信号闩锁一数据信号而产生一第一控制信号。上述电流源产生一固定电流。上述脉冲宽度调制电路，包括多个传输晶体管、一上拉晶体管以及一调光晶体管。上述传输晶体管的每一者根据一致能信号的对应的比特，通过上述第一控制信号的对应的比特而产生一脉冲宽度调制信号。当所有上述传输晶体管皆不导通时，将上述脉冲宽度调制信号上拉至一供应电压。上述调光晶体管根据上述脉冲宽度调制信号，将上述电流源耦接至上述第一发光二极管单元，使得上述固定电流流经上述第一发光二极管单元。上述传输晶体管、上述上拉晶体管以及上述调光晶体管仅由P型晶体管或N型晶体管所实现。

附图说明

[0006] 为让本发明的上述目的、特征和优点能更明显易懂，以下结合附图对本发明的具体实施方式作详细说明，其中：

[0007] 图1是显示根据本申请的一实施例所述的发光二极管驱动电路的方块图；

[0008] 图2是显示根据本申请的一实施例所述的发光二极管驱动电路的方块图；

[0009] 图3是显示根据本申请的一实施例所述的发光二极管驱动电路的方块图；

[0010] 图4是显示根据本申请的一实施例所述的图2的脉冲宽度调制电路230的方块图；

[0011] 图5是显示根据本申请的一实施例所述的闩锁电路的方块图；

[0012] 图6是显示根据本申请的另一实施例所述的闩锁电路的方块图；

[0013] 图7是显示根据本申请的另一实施例所述的闩锁电路的方块图；

[0014] 图8是显示根据本申请的另一实施例所述的闩锁电路的方块图；

[0015] 图9是显示根据本申请的另一实施例所述的发光二极管驱动阵列的方块图；

[0016] 图10是显示根据本申请的另一实施例所述的发光二极管驱动阵列的方块图；

[0017] 图11是显示根据本申请的另一实施例所述的闩锁电路的方块图；

[0018] 图12是显示根据本申请的另一实施例所述的闩锁电路的方块图；

[0019] 图13是显示根据本申请的另一实施例所述的闩锁电路的方块图；

[0020] 图14是显示根据本申请的另一实施例所述的闩锁电路的方块图；

[0021] 图15是显示根据本申请的另一实施例所述的闩锁电路的方块图；

[0022] 图16是显示根据本申请的另一实施例所述的图3的脉冲宽度调制电路的方块图；

[0023] 图17是显示根据本申请的另一实施例所述的闩锁电路的方块图；

[0024] 图18是显示根据本申请的另一实施例所述的发光二极管驱动阵列的方块图；

[0025] 图19是显示根据本申请的另一实施例所述的发光二极管驱动阵列的方块图；

[0026] 图20是显示根据本申请的另一实施例所述的闩锁电路的方块图；

[0027] 图21是显示根据本申请的另一实施例所述的闩锁电路的方块图；

[0028] 图22是显示根据本申请的另一实施例所述的闩锁电路的方块图；

[0029] 图23是显示根据本申请的另一实施例所述的闩锁电路的方块图；以及[0030] 图24是显示根据本申请的另一实施例所述的闩锁电路的方块图。

[0031] 图中元件标号说明：

[0032] 100、200、300 发光二极管驱动电路

[0033] 110、210、310 数据闩锁电路

[0034] 120、220、320 电流源

[0035] 130、230、330、400、60、70、912、1012、1600、1912 脉冲宽度调制电路[0036] 410、61、71、1610 第一传输晶体管

[0037] 420、62、72、1620 第二传输晶体管

[0038] 430、63、73、1630 第三传输晶体管

[0039] 440、64、74、1640 第四传输晶体管

[0040] 450、65 上拉晶体管

[0041] 460、66、76、1660 调光晶体管

[0042] 75、1650 下拉晶体管

[0043] 500、600、700、800、911、1011、1100、1200、1300、1400、1500、1800、1911、2000、2100、2200、2300、2400 闩锁单元

[0044] 900、1000、1900 发光二极管驱动阵列

[0045] 910、1010、1910 第一发光二极管驱动电路

[0046] 920、1020、1920 第二发光二极管驱动电路

[0047] BIT_1 第一比特

[0048] BIT_2 第二比特

[0049] BIT_3 第三比特

[0050] BIT_4 第四比特

[0051] C1 第一电容

[0052] C2 第二电容

[0053] CBIT 控制比特

[0054] CBST 自举电容

[0055] DB 数据比特

[0056] DP 正数据

[0057] DN 负数据

[0058] EN 致能信号

[0059] EN_1 第一致能信号

[0060] EN_2 第二致能信号

[0061] EN_3 第三致能信号

[0062] EN_4 第四致能信号

[0063] IC 固定电流

[0064] SC 控制信号

[0065] SD 数据信号

[0066] SL 闩锁信号

[0067] SL1 第一闩锁信号

[0068] SL2 第二闩锁信号

[0069] SPWM 脉冲宽度调制信号

[0070] M1 第一晶体管

[0071] M2 第二晶体管

[0072] M3 第三晶体管

[0073] M4 第四晶体管

[0074] M5 第五晶体管

[0075] M6 第六晶体管

[0076] M7 第七晶体管

[0077] MBST 自举晶体管

[0078] MR1 第一设置晶体管

[0079] MR2 第二设置晶体管

[0080] MR3 第三设置晶体管

[0081] N1 第一节点

[0082] N2 第二节点

[0083] PU 上拉晶体管

[0084] VDD 供应电压

[0085] XLED 发光二极管单元

[0086] XLED1 第一发光二极管单元

[0087] XLED2 第二发光二极管单元

具体实施方式

[0088] 以下说明为本申请的实施例。其目的是要举例说明本申请一般性的原则，不应视为本申请的限制，本申请的范围当以权利要求所界定者为准。

[0089] 值得注意的是，以下所公开的内容可提供多个用以实践本申请的不同特点的实施例或范例。以下所述的特殊的元件范例与安排仅用以简单扼要地阐述本申请的精神，并非用以限定本申请的范围。此外，以下说明书可能在多个范例中重复使用相同的元件符号或文字。然而，重复使用的目的仅为了提供简化并清楚的说明，并非用以限定多个以下所讨论的实施例以及/或配置之间的关系。此外，以下说明闩锁述的一个特征连接至、耦接至以及/或形成于另一特征之上等的描述，实际可包含多个不同的实施例，包括这些特征直接接触，或者包含其它额外的特征形成于这些特征之间等等，使得这些特征并非直接接触。

[0090] 图1是显示根据本申请的一实施例所述的发光二极管驱动电路的方块图。如图1所示，发光二极管驱动电路100用以点亮发光二极管单元XLED，包括数据闩锁电路110、电流源120以及脉冲宽度调制电路130。

[0091] 根据本申请的一实施例，发光二极管驱动电路100可包括多个P型晶体管。根据本申请的另一实施例，发光二极管驱动电路100可包括多个N型晶体管。换句话说，发光二极管驱动电路100可仅由P型晶体管或N型晶体管所实现。

[0092] 数据闩锁电路110根据闩锁信号SL，闩锁数据信号SD而产生控制信号SC。电流源120产生固定电流IC。脉冲宽度调制电路130根据控制信号SC以及致能信号EN，周期性地通过固定电流IC，使得固定电流IC流过发光二极管单元XLED。如图1所示，电流源120汲取或提供固定电流IC，是由发光二极管驱动电路100是仅由P型晶体管或N型晶体管实现所决定。

[0093] 图2是显示根据本申请的一实施例所述的发光二极管驱动电路的方块图，其中的发光二极管驱动电路是由P型晶体管所实现。如图2所示，发光二极管驱动电路200包括数据闩锁电路210、电流源220以及脉冲宽度调制电路230，其中数据闩锁电路210、电流源220以及脉冲宽动调制电路230对应至图1的数据闩锁电路110、电流源120以及脉冲宽度调制电路130。发光二极管驱动电路200将固定电流IC耦接至发光二极管单元XLED，使得固定电流IC流经发光二极管单元XLED而至接地端。

[0094] 图3是显示根据本申请的一实施例所述的发光二极管驱动电路的方块图，其中的发光二极管驱动电路是由N型晶体管所实现。如图3所示，发光二极管驱动电路300包括数据闩锁电路310、电流源320以及脉冲宽度调制电路330，其中数据闩锁电路310、电流源320以及脉冲宽度调制电路330对应至图1的数据闩锁电路110、电流源120以及脉冲宽度调制电路130。发光二极管驱动电路300将固定电流IC耦接至发光二极管单元XLED，使得固定电流IC自供应电压VDD而流至发光二极管单元XLED。

[0095] 根据本申请的一实施例，数据信号SD、控制信号SC以及致能信号EN为N比特，其中N为正整数。因此，图2的数据闩锁电路210或图3的数据闩锁电路310包括N个闩锁单元。每一个闩锁单元闩锁数据信号SD的对应比特，而产生控制信号SC的对应比特。

[0096] 由于N型晶体管以及P型晶体管为互补，本领域技术人员能够清楚了解如何将以下实施例所提供的由P型晶体管所实现的发光二极管驱动电路进行调整，而得到由N型晶体管所实现的发光二极管驱动电路。在以下的段落中，将会详细叙述由P型晶体管所实现的发光二极管驱动电路，但并非限定至仅由P型晶体管所实现的实施例中。

[0097] 图4是显示根据本申请的一实施例所述的图2的脉冲宽度调制电路230的方块图。如图4所示，脉冲宽度调制电路400包括第一传输晶体管410、第二传输晶体管420、第三传输晶体管430、第四传输晶体管440、上拉晶体管450以及调光晶体管460。

[0098] 根据本申请的一实施例，数据信号SD、控制信号SC以及致能信号EN在此皆以4比特为例，并非以任何形式限定于此。控制信号SC包括第一比特BIT_1、第二比特BIT_2、第三比特BIT_3以及第四比特BIT_4，致能信号EN包括第一致能信号EN_1、第二致能信号EN_2、第三致能信号EN_3以及第四致能信号EN_4。

[0099] 如图4所示，第一传输晶体管410、第二传输晶体管420、第三传输晶体管430以及第四传输晶体管440分别根据第一致能信号EN_1、第二致能信号EN_2、第三致能信号EN_3以及第四致能信号EN_4，通过第一比特BIT_1、第二比特BIT_2、第三比特BIT_3以及第四比特BIT_4至脉冲宽度调制信号SPWM。根据图4所示的实施例，第一致能信号EN_1、第二致能信号EN_2、第三致能信号EN_3以及第四致能信号EN_4的工作周期分别为50％、25％、12.5％以及6.25％。

[0100] 调光晶体管460根据脉冲宽度调制信号SPWM而导通，使得固定电流IC能够流过发光二极管单元XLED而点亮发光二极管单元XLED。根据本申请的一实施例，当第一传输晶体管410、第二传输晶体管420、第三传输晶体管430以及第四传输晶体管440皆不导通时，上拉晶体管450将脉冲宽度调制信号SPWM上拉至供应电压VDD而不导通调光晶体管460。

[0101] 根据本申请的一实施例，图4的发光二极管单元XLED为常闭，第一比特BIT_1、第二比特BIT_2、第三比特BIT_3以及第四比特BIT_4用以导通发光二极管单元XLED。根据本申请的一实施例，如图4所示，上拉晶体管450的栅极端是由脉冲宽度调制信号SPWM所控制。也就是，上拉晶体管450的栅极端是耦接至上拉晶体管450的漏极端。根据本申请的其他实施例，上拉晶体管450的栅极端可由其他信号控制，例如闩锁信号SL。

[0102] 根据本申请的另一实施例，脉冲宽度调制电路400可包括第一上拉晶体管以及第二上拉晶体管(图4并未显示)，分别由第一闩锁信号SL1以及第二闩锁信号SL2所控制，其中第一闩锁信号SL1用以驱动图4的发光二极管单元XLED，第二闩锁信号SL2用以驱动另一发光二极管单元(图4并未显示)。第一闩锁信号SL1以及第二闩锁信号SL2将于下文中详细叙述。

[0103] 根据本申请的一实施例，第一传输晶体管410、第二传输晶体管420、第三传输晶体管430或第四传输晶体管440是由第一致能信号EN_1、第二致能信号EN_2、第三致能信号EN_3或第四致能信号EN_4位于低电压位准所导通。换句话说，第一传输晶体管410、第二传输晶体管420、第三传输晶体管430以及第四传输晶体管440为低电压位准导通。

[0104] 图5是显示根据本申请的一实施例所述的闩锁电路的方块图。参考图1，数据闩锁电路110包括多个闩锁单元。根据本申请的一实施例，数据闩锁电路110的闩锁单元为图5的闩锁单元500。如图5所示，闩锁单元500根据数据信号SD的对应数据比特DB而产生控制比特CBIT，其中控制比特CBIT对应至图4的控制信号SC的第一比特BIT_1、第二比特BIT_2、第三比特BIT_3以及第四比特BIT_4的任一者。

[0105] 如图5所示，闩锁单元500包括第一晶体管M1、第一电容C1、第二晶体管M2、第三晶体管M3、第二电容C2以及第四晶体管M4。根据本申请的一实施例，数据信号SD包括多个数据比特DB，其中数据比特DB的每一者包括正数据DP以及负数据DN，负数据DN为正数据DP的反相。

[0106] 第一晶体管M1根据闩锁信号SL，将负数据DN自数据信号SD的数据比特DB提供至第一节点N1。第一电容C1是耦接于第一节点N1以及接地端之间，用以储存负数据DN。第二晶体管M2根据储存于第一电容C1的负数据DN，将控制信号SC的控制比特CBIT耦接至接地端。根据本申请的一实施例，图5的控制比特CBIT可为图4的控制信号SC的第一比特BIT_1、第二比特BIT_2、第三比特BIT_3以及第四比特BIT_4的任一者。

[0107] 根据本申请的一实施例，负数据DN的范围自低电压位准至高电压位准，其中低电压位准必须较接地端更低一个第二晶体管M2的临限电压的绝对值，使得当负数据DN位于低电压位准时，第二晶体管M2能够被完全导通。

[0108] 如图5所示，第三晶体管M3根据闩锁信号SL，自数据信号SD的数据比特DB提供正数据DP至第二节点N2。耦接于第二节点N2以及接地端的第二电容C2，用以储存正数据DP。第二晶体管M4根据第二节点N2的正数据DP，将供应电压VDD提供至控制信号SC的控制比特CBIT。

[0109] 根据本申请的一实施例，为了仅以P型晶体管实现闩锁单元500，需要第一电容C1以及第二电容C2形成一对存储器单元，第二晶体管M2以及第四晶体管M4形成互补型推拉式驱动器，用以产生控制信号SD的控制比特CBIT。

[0110] 图6是显示根据本申请的另一实施例所述的闩锁电路的方块图。如图6所示，闩锁单元600包括图5的第一晶体管M1、第一电容C1以及第二晶体管M2。根据本申请的一实施例，多个闩锁单元600是耦接至脉冲宽度调制电路60的第一比特BIT_1、第二比特BIT_2、第三比特BIT_3以及第四比特BIT_4的对应的一者，在此仅以一个闩锁单元600作为说明解释。

[0111] 根据本申请的一实施例，脉冲宽度调制电路60是对应至脉冲宽度调制电路400，包括第一传输晶体管61、第二传输晶体管62、第三传输晶体管64、上拉晶体管65以及调光晶体管66。

[0112] 根据本申请的一实施例，由于第二晶体管M2用以将控制比特CBIT下拉至接地端以导通调光晶体管66，当第一传输晶体管61、第二传输晶体管62、第三传输晶体管63以及第四传输晶体管64皆不导通时，需要上拉晶体管65将调光晶体管66常闭。根据本申请的一实施例，负数据DN的低电压位准较接地端更低一个第二晶体管M2的临限电压的绝对值。

[0113] 图7是显示根据本申请的另一实施例所述的闩锁电路的方块图。如图7所示，闩锁单元700包括第三晶体管M3、第二电容C2以及第四晶体管M4。如图7所示，多个闩锁单元700是耦接至脉冲宽度调制电路70的第一比特BIT_1、第二比特BIT_2、第三比特BIT_3以及第四比特BIT_4的对应的一者，在此仅以一个闩锁单元700作为说明解释。

[0114] 脉冲宽度调制电路70是对应至图4的脉冲宽度调制电路400，包括第一传输晶体管71、第二传输晶体管72、第三传输晶体管73、第四传输晶体管74、下拉晶体管75以及调光晶体管76。

[0115] 根据本申请的一实施例，由于图7的第四晶体管M4用以将控制比特CBIT上拉至供应电压VDD，当第一传输晶体管71、第二传输晶体管72、第三传输晶体管73以及第四传输晶体管74全部不导通时，需要下拉晶体管75将调光晶体管76常开。根据本申请的一实施例，由于第一比特BIT_1、第二比特BIT_2、第三比特BIT_3以及第四比特BIT_4在高电压位准时为高阻抗状态，因此图7的第一致能信号EN_1、第二致能信号EN_2、第三致能信号EN_3以及第四致能信号EN_4之间允许相互重叠。

[0116] 如图7所示，下拉晶体管75将脉冲宽度调制信号SPWM下拉至接地端。根据本申请的一实施例，如图7所示，下拉晶体管75的栅极端是耦接至接地端。根据本申请的其他实施例，下拉晶体管75的栅极端可由其他信号所控制，如闩锁信号SL。

[0117] 根据本申请的一实施例，由于闩锁单元700的第四晶体管M4用以将控制比特CBIT上拉至供应电压VDD，当第一传输晶体管71、第二传输晶体管72、第三传输晶体管73以及第四传输晶体管74皆不导通时，下拉晶体管75用以恒常的将脉冲调制宽度信号SPWM下拉至接地端。

[0118] 根据本申请的一实施例，当控制比特CBIT位于高电压位准时，由于控制比特CBIT位于高阻抗状态，第一致能信号EN_1、第二致能信号EN_2、第三致能信号EN_3以及第四致能信号EN_4之间允许相互重叠。

[0119] 图8是显示根据本申请的另一实施例所述的闩锁电路的方块图。将图8的闩锁单元800与图5的闩锁单元500相比，闩锁单元800更包括自举晶体管MBST以及自举电容CBST。

[0120] 如图8所示，自举晶体管MBST是耦接于第一节点N1以及第二晶体管M2的栅极端，自举晶体管MBST的栅极端是耦接至接地端。自举电容CBST是耦接于控制比特CBIT以及第二晶体管M2的栅极端。根据本申请的一实施例，负数据DN的低电压位准最低可低至闩锁单元800的接地端。

[0121] 根据本申请的一实施例，自举晶体管MBST以及自举电容CBST用以完全导通第二晶体管M2，使得控制比特CBIT可被下拉至接地端。然而，当闩锁信号SL导通第一晶体管M1之前控制比特CBIT位于低电压位准时，若自举电容CBST的两端的跨压很小，自举晶体管MBST以及自举电容CBST的功能将会受限。

[0122] 图9是显示根据本申请的另一实施例所述的发光二极管驱动阵列的方块图。如图9所示，发光二极管驱动阵列900包括第一发光二极管驱动电路910以及第二发光二极管驱动电路920。根据本申请的其他实施例，发光二极管驱动阵列900可包括多个发光二极管驱动电路。在此是以包括两个发光二极管驱动电路的发光二极管驱动阵列900作为说明解释，并非以任何形式限定于此。

[0123] 第一发光二极管驱动电路910用以根据数据信号SD以及第一闩锁信号SL1点亮第一发光二极管单元XLED1，第二发光二极管驱动电路920用以根据数据信号SD以及第二闩锁信号SL2点量第二发光二极管单元XLED2。

[0124] 根据本申请的一实施例，第二发光二极管单元XLED2在第一发光二极管单元XLED1之前点亮。换句话说，第二闩锁信号SL2在第一闩锁信号SL1之前致能。根据本申请的一实施例，第二发光二极管单元XLED2是临近于第一发光二极管单元XLED1，且在第一发光二极管单元XLED1之前点亮。因此，第二闩锁信号SL2可视为第一闩锁信号SL1之前的闩锁信号。

[0125] 如图9所示，第一发光二极管驱动电路910包括多个闩锁单元911，每一个闩锁单元911产生控制信号SC的对应比特(即，控制比特CBIT)至脉冲宽度调制电路912。根据本申请的一实施例，脉冲宽度调制电路912对应至图4的脉冲宽度调制电路400，在此不再重复赘述。

[0126] 如图9所示，脉冲宽度调制电路912包括上拉晶体管PU。根据本申请的一实施例，上拉晶体管PU是由脉冲宽度调制信号SPWM所控制。也就是，上拉晶体管PU的栅极端是耦接至其漏极端。根据本申请的另一实施例，上拉晶体管PU的栅极端是由第一闩锁信号SL1。根据本申请的另一实施例，上拉晶体管PU的栅极端是由第二闩锁信号SL2所控制。

[0127] 将图9的闩锁单元911与图8的闩锁单元800相比，闩锁单元911更包括第一设置晶体管MR1以及第二设置晶体管MR2。第一设置晶体管MR1用以根据第二闩锁信号SL2，将供应电压VDD提供至第一节点N1。第二设置晶体管MR2用以根据第二闩锁信号SL2，将接地端耦接至第二节点N2。

[0128] 根据本申请的一实施例，第二发光二极管单元XLED2在第一发光二极管单元XLED1之前导通。当第二发光二极管单元XLED2根据第二闩锁信号SL2而导通时，第二闩锁信号SL2也用以导通第一发光二极管驱动电路911中的闩锁单元911的第一设置晶体管MR1以及第二设置二极管MR2，来设置控制比特CBIT以及第一节点N1的电压。

[0129] 根据本申请的一实施例，当第一设置晶体管MR1以及第二设置晶体管MR2导通时，第一节点N1的电压被上拉至供应电压VDD，第二节点N2的电压被下拉至接地位准。因此，第二晶体管M2不导通，第四晶体管M4导通，使得控制比特CBIT上拉至供应电压VDD。换句话说，自举电容CBST的两端的电压皆被第二闩锁信号SL2设置为供应电压VDD。

[0130] 根据本申请的一实施例，当自举电容CBST被设置且位于低电压位准(即，接地位准)的负数据DN被第一闩锁信号SL1取样时，由于自举晶体管MBST不导通，第二晶体管M2的栅极端的电压等于自举晶体管MBST的临限电压的绝对值。

[0131] 由于控制比特CBIT的电压自供应电压VDD被下拉，加上控制比特CBIT的电压因自举电容CBST耦接而更加下降，使得第二晶体管M2的栅极端的电压可更进一步的下拉。因此，第二晶体管M2的栅极端的电压可低于0V，进而完全导通第二晶体管M2。此外，自举晶体管MBST用以电性分离第一节点N1以及第二晶体管M2的栅极端，使得第二晶体管M2的栅极端可通过自举电容CBST的交流耦合而更下拉至低于0V的电压。

[0132] 如图9所示，脉冲宽度调制电路912包括上拉晶体管PU。根据本申请的一实施例，上拉晶体管PU是由脉冲宽度调制信号SPWM所控制。也就是，上拉晶体管PU的栅极端是耦接至上拉晶体管PU的漏极端。根据本申请的另一实施例，上拉晶体管PU的栅极端是由第一闩锁信号SL1所控制(图9并未显示)。根据本申请的另一实施例，上拉晶体管PU的栅极端是由第二闩锁信号SL2所控制(图9并未显示)。

[0133] 图10是显示根据本申请的另一实施例所述的发光二极管驱动阵列的方块图。如图10所示，发光二极管驱动阵列1000包括第一发光二极管驱动电路1010以及第二发光二极管驱动电路1020。根据本申请的其他实施例，发光二极管驱动阵列1000可包括多个发光二极管驱动电路。在此是以包括两个发光二极管驱动电路的发光二极管驱动阵列1000作为说明解释，并非以任何形式限定于此。

[0134] 第一发光二极管驱动电路1010用以根据数据信号SD以及第一闩锁信号SL1而点亮第一发光二极管单元XLED1，第二发光二极管驱动电路1020用以根据数据信号SD以及第二闩锁信号SL2而点亮第二发光二极管单元XLED2。根据本申请的一实施例，第二发光二极管单元XLED2是点亮于第一发光二极管单元XLED1之前。

[0135] 将第一发光二极管驱动电路1010与图9的第一发光二极管驱动电路900相比，图9的闩锁单元911的第二设置晶体管MR2是由图10的闩锁单元1011的第三设置晶体管MR3所取代，脉冲宽度调制电路1020是对应至图4的脉冲宽度调制电路400。

[0136] 回应第二闩锁信号SL2，第三设置晶体管MR3将供应电压VDD提供至控制比特CBIT，其中第二闩锁信号SL2用以点亮第二发光二极管单元XLED2，而第二发光二极管单元XLED2是点亮于第一发光二极管单元XLED1被点亮之前。

[0137] 由于控制比特CBIT以及第二晶体管M2的栅极端的电压皆被设置为供应电压VDD，自举电容CBST的两端的电压皆设置为供应电压VDD。当负数据D位于低电压位准(即，接地位准)被第一闩锁信号SL1而被取样至第一节点N1时，第二晶体管M2导通，使得控制比特CBIT的电压自供应电压VDD而被下拉。当控制比特CBIT的电压下降时，该电压下降经自举电容CBST而被耦合至第二晶体管M2的栅极端，使得第二晶体管M2的栅极端更进一步被下拉至低于0V的电压，进而完全导通第二晶体管M2。

[0138] 图11是显示根据本申请的另一实施例所述的闩锁电路的方块图。将闩锁单元1100与图8的闩锁单元800相比，闩锁单元1100包括第一晶体管M1、第一电容C1、第二晶体管M2、自举晶体管MBST以及自举电容CBST，其中第三晶体管M3、第二电容C2以及第四晶体管M4予以省略。

[0139] 根据本申请的一实施例，负数据DN的低电压位准最低可为闩锁单元1100的接地位准。根据本申请的一实施例，由于闩锁单元800的第三晶体管M3、第二电容C2以及第四晶体管M4被省略，使得闩锁单元1100的面积得以下降，生产成本也可以跟着降低。

[0140] 根据本申请的一实施例，负数据DN的低电压位准可通过自举电容CBST以及自举晶体管MBST的帮助，而低至接地位准。

[0141] 图12是显示根据本申请的另一实施例所述的闩锁电路的方块图。将闩锁单元1200与图10的闩锁单元1011相比，闩锁单元1200包括第一晶体管M1、第一电容C1、第二晶体管M2、自举晶体管MBST、自举电容CBST、第一设置晶体管MR1以及第三设置晶体管MR3，其中第三晶体管M3、第二电容C2以及第四晶体管M4予以省略。

[0142] 根据本申请的一实施例，负数据DN的低电压位准可低至闩锁单元1200的接地位准。根据本申请的一实施例，由于闩锁单元1011的第三晶体管M3、第二电容C2以及第四晶体管M4被省略，使得闩锁单元1200的面积得以降低，生产生本也可跟着降低。

[0143] 图13是显示根据本申请的另一实施例所述的闩锁电路的方块图。将闩锁单元1300与图5的闩锁单元500相比，第三晶体管M3以及第二电容C2被置换为第五晶体管M5以及第六晶体管M6。

[0144] 根据本申请的一实施例，第五晶体管M5以及第六晶体管M6用以作为将负数据DN反相的反相器。因此，图5、图8、图9所示的正数据DP以及第二电容C2不再需要。根据本申请的一实施例，第六晶体管M6的栅极端是耦接至接地端。根据本申请的其他实施例，第六晶体管M6的栅极端可由其他信号所控制。

[0145] 根据本申请的一实施例，通过结合第五晶体管M5以及第六晶体管M6，正数据DP可省略，使得数据信号SD的输入输出介面得以节省。根据本申请的一实施例，负数据DN的低电压位准须低于接地位准第二晶体管M2的临限电压的绝对值，才能将第二晶体管M2完全导通。

[0146] 图14是显示根据本申请的另一实施例所述的闩锁电路的方块图。将闩锁单元1400与图13的闩锁单元1300相比，闩锁单元1400更包括自举电容CBST以及自举晶体管MBST。

[0147] 根据本申请的一实施例，因为自举电容CBST以及自举晶体管MBST的关系，图14的负数据DN的低电压位准可等于接地位准。自举电容CBST以及自举晶体管MBST的功能是如上所述，在此不再重复赘述。

[0148] 图15是显示根据本申请的另一实施例所述的闩锁电路的方块图。如图15所示，第六晶体管M6的栅极端是由第二闩锁信号SL2所控制，第一晶体管M1的栅极端是由第一闩锁信号SL1所控制。如图9、图10所示，第一闩锁信号SL1用以驱动第一发光二极管单元XLED1，第二闩锁信号SL2用以驱动第二发光二极管单元XLED2，其中第二发光二极管单元XLED2是在第一发光二极管单元XLED1点亮之前被点亮。

[0149] 将闩锁单元1500与图14的闩锁单元1400相比，闩锁单元1500更包括第七晶体管M7。如图15所示，第七晶体管M7根据第二闩锁信号SL2，将供应电压VDD提供至第一节点N1。由于第二发光二极管单元XLED2是在第一发光二极管单元XLED1点亮之前就被点亮，第二闩锁信号SL2亦于第一闩锁信号SL1之前被致能。

[0150] 因此，在第一闩锁信号SL1致能第一晶体管M1之前，第二闩锁信号SL2导通第六晶体管M6以及第七晶体管M7，使得第一节点N1耦接至供应电压VDD，并且第二节点N2耦接至接地端。换句话说，图9的第一设置晶体管MR1以及第二设置晶体管MR2的功能以及图10的第一设置晶体管MR1以及第三设置晶体管MR3的功能，可利用第七晶体管M7实现。

[0151] 如图5-图15所示，闩锁单元仅以P型晶体管实现。然而，闩锁单元也可仅以N型晶体管实现。

[0152] 图16是显示根据本申请的另一实施例所述的图3的脉冲宽度调制电路的方块图。根据本申请的一实施例，脉冲宽度调制电路1600是仅由N型晶体管实现。如图16所示，脉冲宽度调制电路1600包括第一传输晶体管1610、第二传输晶体管1620、第三传输晶体管1630、第四传输晶体管1640、下拉晶体管1650以及调光晶体管1660。

[0153] 第一传输晶体管1610、第二传输晶体管1620、第三传输晶体管1630、第四传输晶体管1640以及调光晶体管1660除了皆为N型晶体管之外，是分别对应至图4的第一传输晶体管410、第二传输晶体管420、第三传输晶体管430、第四传输晶体管440以及调光晶体管460。

[0154] 下拉晶体管1650用以将脉冲宽度调制信号SPWM下拉至接地位准。根据图16的实施例所示，下拉晶体管1650的栅极端是由脉冲宽度调制信号SPWM所控制。换句话说，下拉晶体管1650为栅极端耦接至漏极端的形式。

[0155] 根据本申请的其他实施例，下拉晶体管1650可由其他信号控制，如闩锁信号SL。根据本申请的另一实施例，脉冲宽度调制电路1600包括第一下拉晶体管以及第二下拉晶体管(图16并未显示)，其中第一下拉晶体管以及第二下拉晶体管分别由第一闩锁信号SL1以及第二闩锁信号SL2所控制。

[0156] 根据本申请的其他实施例，下拉晶体管1650可由上拉晶体管所取代。上拉晶体管用以将脉冲宽度调制信号SPWM上拉至供应电压VDD。

[0157] 图17是显示根据本申请的另一实施例所述的闩锁电路的方块图，其中闩锁单元仅由N型晶体管所实现。将闩锁单元1700与图8的闩锁单元800相比，闩锁单元800的所有P型晶体管皆取代为N型晶体管，并加入适当的调整而为闩锁单元1700。

[0158] 图17的自举晶体管MBST是耦接于第一节点N1以及第二晶体管M2的栅极端之间，自举晶体管MBST的栅极端是耦接至供应电压VDD。图17的自举晶体管CBST是耦接于第二晶体管M2的栅极端以及控制比特CBIT之间。

[0159] 图18是显示根据本申请的另一实施例所述的发光二极管驱动阵列的方块图，其中闩锁单元是由N型晶体管所实现。将闩锁单元1800与闩锁单元911相比，闩锁单元911的所有P型晶体管皆由N型晶体管所取代，而为闩锁单元1800。将闩锁单元1800与闩锁单元1700相比，闩锁单元1800更包括第一设置晶体管MR1以及第二设置晶体管MR2。

[0160] 如图18所示，第一设置晶体管MR1根据第二闩锁信号SL2，将第一节点N1耦接至接地端。第二设置晶体管MR2根据第二闩锁信号SL2，将供应电压VDD提供至第二节点N2。因此，自举电容CBST的两端的电压可同时设置为接地位准。

[0161] 图19是显示根据本申请的另一实施例所述的发光二极管驱动阵列的方块图。如图19所示，发光二极管驱动阵列1900包括第一发光二极管驱动电路1910以及第二发光二极管驱动电路1920。根据本申请的其他实施例，发光二极管驱动阵列1900可包括多个发光二极管驱动电路。在此仅以包括两个发光二极管驱动电路的发光二极管驱动阵列1900作为说明解释，并非以任何形式限定于此。

[0162] 第一发光二极管驱动电路1910用以根据数据信号SD以及第一闩锁信号SL1，点亮第一发光二极管单元XLED1。第二发光二极管驱动电路1920用以根据数据信号SD以及第二闩锁信号SL2，点亮第二发光二极管单元XLED2。根据本申请的一实施例，第二发光二极管单元XLED2是在第一发光二极管单元XLED1点亮之前被点亮。

[0163] 第一发光二极管驱动电路1910包括多个闩锁单元1911，每一个闩锁单元1911皆产生控制信号SD的对应的比特(即，控制比特CBIT)至脉冲宽度调制电路1912。根据本申请的一实施例，脉冲宽度调制电路1912对应至图16的脉冲宽度调制电路1600，在此不再重复赘述。

[0164] 将闩锁单元1911与图18的闩锁单元1800相比，图18的闩锁单元1800的第二设置晶体管MR2是由图19的闩锁单元1911的第三设置晶体管MR3所取代。回应第二闩锁信号SL2，第三设置晶体管MR3将控制比特CBIT耦接至接地端，其中第二闩锁信号SL2用以在第一发光二极管单元XLED1被点亮之前，点亮第二发光二极管单元XLED2。

[0165] 由于控制比特CBIT以及第二晶体管M2的栅极端的电压皆设置为供应电压VDD，自举电容CBST的两端的电压皆设置为接地位准。当正数据DP位于高电压位准(即，供应电压VDD)而被第一闩锁信号SL1取样至第一节点N1时，第二晶体管M2被导通，使得控制比特CBIT的电压自接地位准被上拉。当控制比特CBIT的电压上升时，上升的电压通过自举电容CBST耦合至第二晶体管M2的栅极端，使得第二晶体管M2的栅极端更被拉升至超过供应电压VDD，而将第二晶体管M2完全导通。

[0166] 图20是显示根据本申请的另一实施例所述的闩锁电路的方块图。将闩锁单元2000与图17的闩锁单元1700相比，闩锁单元2000包括自举电容CBST，并且第一晶体管M1、第一电容C1、第二晶体管M2、自举晶体管MBST以及自举电容CBST，其中第三晶体管M3、第二电容C2以及第四晶体管M4皆被省略。

[0167] 将闩锁单元2000与图11的闩锁单元1100相比，所有P型晶体管接替换成N型晶体管，并且加上一些适当的调整而为闩锁单元2000。

[0168] 图21是显示根据本申请的另一实施例所述的闩锁电路的方块图。将闩锁单元2100与闩锁单元1911相比，闩锁单元2100包括第一设置晶体管MR1、第三设置晶体管MR3、第一晶体管M1、第一电容C1、第二晶体管M2、自举晶体管MBST以及自举电容CBST，其中第三晶体管M3、第二电容C2以及第四晶体管M4皆被省略。将闩锁单元2100与闩锁单元1200相比，闩锁单元1200的所有P型晶体管皆替换为N型晶体管，并加入适当的调整而为闩锁单元2100。

[0169] 图22是显示根据本申请的另一实施例所述的闩锁电路的方块图。将闩锁单元2200与图13的闩锁单元1300相比，闩锁单元1300的所有P型晶体管皆替换成N型晶体管，并加入适当的调整而为闩锁单元2200。

[0170] 如图22所示，第五晶体管M5以及第六晶体管M6用以作为由第一晶体管M1所取样的正数据反相的反相器。第五晶体管M5的栅极端是由供应电压VDD所供电。根据本申请的其他实施例，第五晶体管M5的栅极端可由其他信号所控制。

[0171] 图23是显示根据本申请的另一实施例所述的闩锁电路的方块图。将闩锁单元2300与图22的闩锁单元2200相比，闩锁单元2300更包括自举电容CBST以及自举晶体管MBST。

[0172] 将闩锁单元2300与图14的闩锁单元1400相比，闩锁单元1400的所有P型晶体管皆替换成N型晶体管，并加入适当的调整。

[0173] 图24是显示根据本申请的另一实施例所述的闩锁电路的方块图。将闩锁单元2400与图15的闩锁单元1500相比，闩锁单元1500的所有P型晶体管皆替换成N型晶体管，并加入一些适当的调整。

[0174] 如图24所示，第五晶体管M5的栅极端是由第二闩锁信号SL2所控制，第一晶体管M1的栅极端是由第一闩锁信号SL1所控制。如图19所示，第一闩锁信号SL1用以驱动第一发光二极管单元XLED1，第二闩锁信号SL2用以驱动第二发光二极管单元XLED2，其中第二发光二极管单元XLED2是在第一发光二极管单元XLED1点亮之前被点亮。

[0175] 因此，第五晶体管M5用以根据第二闩锁信号SL2而将第一节点N1设置至供应电压VDD，第七晶体管M7用以根据第二闩锁信号SL2而将第二节点N2设置为接地位准。

[0176] 虽然本发明已以较佳实施例揭示如上，然其并非用以限定本发明，任何本领域技术人员，在不脱离本发明的精神和范围内，当可作些许的修改和完善，因此本发明的保护范围当以权利要求书所界定的为准。