一种用于delta-sigma调制器的离散型低功耗积分器

摘要

本发明公开了一种用于delta‑sigma调制器的离散型低功耗积分器，包括时钟产生子模块、第一反馈积分子模块、第二反馈积分子模块以及积分放大器，所述的时钟产生子模块包括第一输出端、第二输出端、第三输出端和第四输出端，所述时钟产生子模块电路通过其输出端与第一反馈积分子模块、第二反馈积分子模块以及积分放大器相连，并产生不同相位频率的时钟脉冲对所述的第一反馈积分子模块、第二反馈积分子模块以及积分放大器进行控制。本发明还提供了一种用时钟控制积分放大器使能端的方法，用于减小积分器的功耗。本发明的积分器可有效减少非线性失真，还能大大降低开关引起的电压过冲问题，利用本发明的积分器可使整个调制器的功耗极大降低。

权利要求

1.一种用于delta-sigma调制器的离散型低功耗积分器，其特征在于，包括时钟产生子模块、第一反馈积分子模块、第二反馈积分子模块以及积分放大器，所述的时钟产生子模块包括第一输出端、第二输出端、第三输出端和第四输出端，所述时钟产生子模块通过其输出端与第一反馈积分子模块、第二反馈积分子模块以及积分放大器相连，并产生不同相位频率的时钟脉冲对所述的第一反馈积分子模块、第二反馈积分子模块以及积分放大器进行控制；所述的第一输出端与第二输出端为具有相位差的时钟，第一输出端与第三输出端为非交叠时钟，第三输出端与第四输出端为具有相位差的时钟；所述的第一反馈积分子模块和第二反馈积分子模块均与delta-sigma调制器电路的反馈端和积分放大器相连，所述的积分放大器对所述的第一反馈积分子模块、第二反馈积分子模块电路输出的电压信号按设定的比例系数积分；

所述的积分放大器包括全差分运算放大器、第一积分电阻、第一积分电容、第一开关、第一耦合电容、第三开关、第二积分电阻、第二积分电容、第二开关、第二耦合电容、第十二开关、第十三开关；所述的第一积分电容的一端以及第一开关的一端与全差分运算放大器的反相端相连；所述的第一反馈积分子模块、第一积分电阻的一端与所述的第一开关的另一端相连；所述的第一积分电容另一端与全差分运算放大器的正输出端相连；所述的第一积分电阻另一端与调制器的负端输入信号相连；所述的第二积分电容的一端以及第二开关的一端与全差分运算放大器的正相端相连；所述的第二反馈积分子模块、第二积分电阻的一端与所述的第二开关的另一端相连；所述的第二积分电容另一端与全差分运算放大器的负输出端相连；所述的第二积分电阻另一端与调制器的正端输入信号相连，第三开关的一端与delta-sigma调制器的负端输入信号相连，第三开关的另一端与第一耦合电容的一端相连；所述的第一耦合电容的另一端与第二积分电阻、第二开关的一端相连；所述的第十三开关一端与delta-sigma调制器的正端输入信号相连，另一端与第二耦合电容的一端相连；

所述的第二耦合电容的另一端与第一积分电阻、第一开关的一端相连；所述的第十二开关一端与全差分运算放大器的使能端相连，另一端与外部的高电平相连；所述的全差分运算放大器在其使能端电平为高时处于工作状态，使能端电平为低时不工作；

所述的第一开关、第二开关与时钟产生子模块的第三输出相连，所述的第三开关、第十二开关、第十三开关与时钟产生子模块的第四输出相连；时钟产生子模块输出的时钟脉冲控制第一、第二、第三、第十二及第十三开关的闭合或断开，这五个开关在时钟脉冲为高电平时均闭合；

所述的第一反馈积分子模块包括第四开关、第五开关、第六开关、第七开关以及第一反馈电容，所述的第四开关与delta-sigma调制器电路的正反馈端相连，第五开关与delta-sigma调制器电路的负反馈端相连，所述的第五开关的另一端、第一反馈电容及第六开关的一端与第四开关的另一端相连，所述的第七开关的一端及第一开关的一端与第一反馈电容另一端相连，第六开关的另一端、第七开关的另一端与外部的共模电平相连；

所述的第二反馈积分子模块包括第八开关、第九开关、第十开关、第十一开关以及第二反馈电容，所述的第八开关与delta-sigma调制器电路的正反馈端相连，第九开关与delta-sigma调制器电路的负反馈端相连，所述的第九开关的另一端、第二反馈电容及第十开关的一端与第八开关的另一端相连，所述的第十一开关的一端及第二开关的一端与所述的第二反馈电容另一端相连，第十、第十一开关的另一端与外部的共模电平相连；

所述的第四开关与delta-sigma调制器电路一位量化器的负端相连，第五开关与delta-sigma调制器电路一位量化器的正端相连，所述的第六开关与时钟产生子模块的第二输出端相连，所述的第七开关与时钟产生子模块的第一输出端相连；第八开关与delta-sigma调制器电路一位量化器的正端相连，第九开关与delta-sigma调制器电路一位量化器的负端相连，所述的第十开关与时钟产生子模块的第二输出端相连，所述的第十一开关与时钟产生子模块的第一输出端相连。

说明书

一种用于delta-sigma调制器的离散型低功耗积分器

技术领域

[0001] 本发明属于集成电路领域，更具体的涉及一种用于delta-sigma调制器的离散型低功耗积分器。

背景技术

[0002] 模数转换器(ADC)在信号处理起到了连接数字和模拟世界桥梁的重要作用。在数字音频、图像编码、频率合成以及各类传感器领域有着广泛的应用。目前基于过采样和噪声整形技术的delta-sigma ADC主要用于高精度、低压低功耗的系统中。Delta-sigma调制器结构主要由三大模块构成：1)环形滤波器，决定了噪声传递函数；2)量化器，通常使用1位量化器，多位量化器虽然可以提高系统的噪声整形能力，但是会产生非线性影响，需要增加额外的动态器件匹配逻辑电路，用于校正改善线性度；3)反馈数模转换器(DAC)，通常量化器的位数和DAC的位数相同，大于1位时会产生非线性问题。

[0003] 基于环形滤波器中滤波器的工作模式，delta-sigma调制器的结构主要分为两类：1)连续时间(CT)delta-sigma调制，其带宽大、功耗低且自带抗混叠滤波器电路，减小了电路的复杂度，但是精度较低，对时钟抖动以及反馈延迟十分敏感，由工艺引起的电阻电容失配对性能也有严重的影响。2)开关电容(SC)delta-sigma调制，其相比于连续时间delta-sigma调制器，带宽较小(<1MHz)，但是精度高，设计方法和工艺技术都比较成熟。

[0004] 对于广泛使用的开关电容delta-sigma调制器，核心部分在于积分器的设计，由于传统结构的开关电容积分器使用了过多的开关，从而产生大量非线性的谐波失真。同时，由于开关本身具有非线性的导通电阻以及电荷泄露和时钟馈通等非理想因素，都将对调制器的整体性能产生严重的影响。

[0005] 因此，对delta-sigma调制器而言，提高积分器的前端输入的线性度、减小由开关引起的非线性失真等是提高调制器整体性能的关键所在，并且积分器同时决定了调制器的整体功耗，所以降低单个积分器的功耗和面积意味着整个调制器功耗和面积成本的极大降低。

发明内容

[0006] 为了解决上述技术问题，本发明提供一种用于delta-sigma调制器的离散型低功耗积分器，同时提出一种通过时钟控制来减小积分器功耗的方法以及减少开关个数在面积上对积分器进行改进。

[0007] 本发明采用以下技术方案实现：

[0008] 一种用于delta-sigma调制器的离散型低功耗积分器，包括时钟产生子模块、第一反馈积分子模块、第二反馈积分子模块以及积分放大器，所述的时钟产生子模块包括第一输出端、第二输出端、第三输出端和第四输出端，所述时钟产生子模块通过其输出端与第一反馈积分子模块、第二反馈积分子模块以及积分放大器相连，并产生不同相位频率的时钟脉冲对所述的第一反馈积分子模块、第二反馈积分子模块以及积分放大器进行控制；所述的第一输出端与第二输出端为具有相位差的时钟，第一输出端与第三输出端为非交叠时钟，第三输出端与第四输出端为具有相位差的时钟；所述的第一反馈积分子模块和第二反馈积分子模块均与delta-sigma调制器电路的反馈端和积分放大器相连，所述的积分放大器对所述的第一反馈积分子模块、第二反馈积分子模块电路输出的电压信号按设定的比例系数积分；

[0009] 所述的积分放大器包括全差分运算放大器、第一积分电阻、第一积分电容、第一开关、第一耦合电容、第三开关、第二积分电阻、第二积分电容、第二开关、第二耦合电容、第十二开关、第十三开关；所述的第一积分电容的一端以及第一开关的一端与全差分运算放大器的反相端相连；所述的第一反馈积分子模块、第一积分电阻的一端与所述的第一开关的另一端相连；所述的第一积分电容另一端与全差分运算放大器的正输出端相连；所述的第一积分电阻另一端与调制器的负端输入信号相连；所述的第二积分电容的一端以及第二开关的一端与全差分运算放大器的正相端相连；所述的第二反馈积分子模块、第二积分电阻的一端与所述的第二开关的另一端相连；所述的第二积分电容另一端与全差分运算放大器的负输出端相连；所述的第二积分电阻另一端与调制器的正端输入信号相连，第三开关的一端与delta-sigma调制器的负端输入信号相连，第三开关的另一端与第一耦合电容的一端相连；所述的第一耦合电容的另一端与第二积分电阻、第二开关的一端相连；所述的第十三开关一端与delta-sigma调制器的正端输入信号相连，另一端与第二耦合电容的一端相连；所述的第二耦合电容的另一端与第一积分电阻、第一开关的一端相连；所述的第十二开关一端与全差分运算放大器的使能端相连，另一端与外部的高电平相连；所述的全差分运算放大器在其使能端电平为高时处于工作状态，使能端电平为低时不工作。

[0010] 上述技术方案中，进一步地，所述的第一开关、第二开关与时钟产生子模块的第三输出相连，所述的第三开关、第十二开关、第十三开关与时钟产生子模块的第四输出相连；时钟产生子模块输出的时钟脉冲控制第一、第二、第三、第十二及第十三开关的闭合或断开，这五个开关在时钟脉冲为高电平时均闭合。

[0011] 更进一步地，所述的第一反馈积分子模块包括第四开关、第五开关、第六开关、第七开关以及第一反馈电容，所述的第四开关与delta-sigma调制器电路的正反馈端相连，第五开关与delta-sigma调制器电路的负反馈端相连，所述的第五开关的另一端、第一反馈电容及第六开关的一端与第四开关的另一端相连，所述的第七开关的一端及第一开关的一端与第一反馈电容另一端相连，第六开关的另一端、第七开关的另一端与外部的共模电平相连；

[0012] 所述的第二反馈积分子模块包括第八开关、第九开关、第十开关、第十一开关以及第二反馈电容，所述的第八开关与delta-sigma调制器电路的正反馈端相连，第九开关与delta-sigma调制器电路的负反馈端相连，所述的第九开关的另一端、第二反馈电容及第十开关的一端与第八开关的另一端相连，所述的第十一开关的一端及第二开关的一端与所述的第二反馈电容另一端相连，第十、第十一开关的另一端与外部的共模电平相连。

[0013] 更进一步地，所述的第四开关与delta-sigma调制器电路一位量化器的负端相连，第五开关与delta-sigma调制器电路一位量化器的正端相连，所述的第六开关与时钟产生子模块的第二输出端相连，所述的第七开关与时钟产生子模块的第一输出端相连；第八开关与delta-sigma调制器电路一位量化器的正端相连，第九开关与delta-sigma调制器电路一位量化器的负端相连，所述的第十开关与时钟产生子模块的第二输出端相连，所述的第十一开关与时钟产生子模块的第一输出端相连。

[0014] 本发明的有益效果在于：

[0015] 与传统技术相比，本发明改变了前端的输入结构，将第一级开关电容采样的方式变为电阻输入和电容耦合的方式。当只有电阻输入时，开关节点同样会产生较大的过冲现象，所以本发明在delta-sigma调制器的两个输入之间通过电容耦合的方式，减小了输入节点上的过冲，从而减小了非线性失真，同时也使得因开关非线性导通电阻引起的谐波失真大大减小。

[0016] 本发明的结构相比于传统开关电容型积分器结构，减少了开关的使用，这样不仅降低了因开关的电荷泄露和时钟馈通导致的失真，还减少了积分器的面积，从而使得整个调制器的面积极大地减小。

[0017] 本发明还提出一种时钟控制积分放大器使能端的方式，改变了传统开关电容型积分器的工作模式，通过时钟产生子模块的第四输出控制全差分运算放大器的使能端是否连接到高电平，使得仅在时钟产生子模块的第四输出为高电平时，全差分运算放大器才处于工作状态，从而使全差分运算放大器的平均功耗降低了一半；从调制器的角度看，由于全差分运算放大器的功耗占了调制器功耗的60％-70％，所以利用本发明的积分器可使整个调制器的功耗极大地降低。

附图说明

[0018] 图1是本发明实施例提供的时钟产生子模块电路结构图；

[0019] 图2是本发明实施例提供的开关电容积分器的示例电路结构图；

[0020] 图3是本发明实施例中时钟产生子模块的第一输出端(clk1)、第二输出端(clk1d)、第三输出端(clk2)和第四输出端(clk2d)输出时钟信号波形图；

[0021] 图4是传统开关电容积分器运放输入端的波形、电阻输入时运放输入端的波形以及本发明实例结构运放输入端的波形的对比图。

具体实施方式

[0022] 为了使本发明的目的和技术优点更加清楚明白，以下结合附图及实施例对本发明进行进一步的详细说明。以下实施例用于说明本发明，但不是限制本发明的范围。

[0023] 图2是本发明实施例提供的开关电容积分器的示例电路结构图，如图2所示，本发明提供一种适用于delta-sigma调制器的离散型低功耗积分器，其包括时钟产生子模块、第一反馈积分子模块、第二反馈积分子模块以及积分放大器。所述时钟产生子模块分别与第一反馈积分子模块、第二反馈积分子模块以及积分放大器相连，其产生不同相位频率的时钟脉冲对所述的第一、第二反馈积分子模块以及积分放大器进行控制。如图1所示，时钟产生子模块具有第一输出端clk1、第二输出端clk1d、第三输出端clk2和第四输出端clk2d。在本实例中第一输出端clk1、第二输出端clk1d、第三输出端clk2和第四输出端clk2的输出时钟脉冲频率均为50MHz。如图3所示，所述的时钟产生子模块的第一输出端clk1与第二输出端clk1d输出的时钟脉冲具有一定延时Td1为500ps，第一输出端clk1与第三输出端clk2为非交叠时钟，两个时钟的上升沿和下降沿分别相隔Tc为1ns左右，第三输出端clk2与第四输出端clk2d输出的时钟脉冲具有一定延时Td2为500ps。所述的第一反馈积分子模块、第二反馈积分子模块分别与delta-sigma调制器电路的反馈端和积分放大器相连，所述的积分放大器对所述的第一反馈积分子模块、第二反馈积分子模块电路输出的电压信号按设定的比例系数积分。

[0024] 其中积分放大器包括全差分运算放大器OP、第一积分电阻R1、第一积分电容Ci1、第一开关S1、第一耦合电容Cp1、第三开关S3、第二积分电阻R2、第二积分电容Ci2、第二开关S2、第二耦合电容Cp2、第十二开关S12、第十三开关S13。所述的第一积分电容Ci1的一端以及第一开关S1的一端与全差分运算放大器的反相端相连；所述的第一反馈积分子模块、第一积分电阻R1的一端与所述的第一开关S1的另一端相连；所述的第一积分电容Ci1另一端与全差分运算放大器的正输出端Voutp相连；所述的第一积分电阻R1另一端与delta-sigma调制器的负端输入信号inn相连；所述的第二积分电容Ci2的一端以及第二开关的一端与全差分运算放大器的正相端相连；所述的第二反馈积分子模块、第二积分电阻R2的一端与所述的第二开关S2的另一端相连；所述的第二积分电容Ci2另一端与全差分运算放大器的负输出端Voutn相连；所述的第二积分电阻R2另一端与delta-sigma调制器的正端输入信号inp相连，第三开关S3的一端与delta-sigma调制器的负端输入信号inn相连，第三开关S3的另一端与第一耦合电容Cp1的一端相连；所述的第一耦合电容Cp1的另一端与第二积分电阻R2、第二开关S2的一端相连；所述的十三开关S13一端与delta-sigma调制器的正端输入信号inp相连，另一端与第二耦合电容Cp2的一端相连；所述的第二耦合电容Cp2的另一端与第一积分电阻R1、第一开关S1的一端相连；所述的第十二开关S12一端与全差分运算放大器的使能端EN相连，另一端与外部的高电平VDD相连；所述的全差分运算放大器在其使能端电平为高时处于工作状态，使能端电平为低时不工作。

[0025] 所述的第一开关S1、第二开关S2与时钟产生子模块的第三输出clk2相连，所述的第三开关S3、第十二开关S12、第十三开关S13与时钟产生子模块的第四输出clk2d相连；时钟产生子模块输出的时钟脉冲控制第一、第二、第三、第十二及第十三开关的闭合或断开，这五个开关在时钟脉冲为高电平时均闭合。

[0026] 所述的第一反馈积分子模块包括第四开关S4、第五开关S5、第六开关S6、第七开关S7以及第一反馈电容Cf1，所述的第四开关S4与delta-sigma调制器电路的正反馈端Vrefp相连，第五开关S5与delta-sigma调制器电路的负反馈端Vrefn相连，第四开关S4的另一端与第五开关S5的另一端、第一反馈电容Cf1及第六开关S6的一端相连，所述的第一反馈电容Cf1另一端与第七开关S7的一端及第一开关S1的一端相连，第六、第七开关的另一端与外部的共模电平Vcm相连。所述的第二反馈积分子模块包括第八开关S8、第九开关S9、第十开关S10、第十一开关S11以及第二反馈电容Cf2，所述的第八开关S8与delta-sigma调制器电路的正反馈端Vrefp相连，第九开关S9与delta-sigma调制器电路的负反馈端Vrefn相连，第八开关S8的另一端与第九开关S9的另一端、第二反馈电容Cf2及第十开关S10的一端相连，所述的第二反馈电容Cf2另一端与第十一开关S11的一端及第二开关S2的一端相连，第十、第十一开关的另一端与外部的共模电平Vcm相连。所述的第四开关S4与delta-sigma调制器电路一位量化器的负端QB相连，第五开关S5与delta-sigma调制器电路一位量化器的正端Q相连，所述的第六开关S6与时钟产生子模块的第二输出clk1d相连，所述的第七开关S7与时钟产生子模块的第一输出clk1相连。第八开关S8与delta-sigma调制器电路一位量化器的正端Q相连，第九开关S9与delta-sigma调制器电路一位量化器的负端QB相连，所述的第十开关S10与时钟产生子模块的第二输出clk1d相连，所述的第十一开关S11与时钟产生子模块的第一输出clk1相连。

[0027] 如图2所示，下面将描述本发明适用于delta-sigma调制器的积分电路工作过程。当时钟产生子模块第一输出端clk1为高电平时，第二输出端clk1d会进入高电平，同时第三输出端clk2和第四输出端clk2d会进入到低电平，此时第三开关S3、第十二开关S12和第十三开关S13将会断开，两个反馈电容Cf1和Cf2两端均被连接到外部共模电平Vcm上。同时，全差分运算放大器OP的使能端EN无效，使得全差分运算放大器OP处于不工作状态，整个积分器停止工作。当时钟产生子模块第一输出端clk1为低电平时，第二输出端clk1d会进入到低电平,同时第三输出端clk2和第四输出端clk2d会进入到高电平，此时第三开关S3、第十二开关S12和第十三开关S13将会闭合导通，全差分运算放大器OP的使能端EN生效，使得全差分运算放大器OP处于工作状态。同时积分电阻R1到积分电容Ci1的通道被第一开关S1闭合导通，积分电阻R2到积分电容Ci2的通道被第二开关S2导通。耦合电容Cp1和Cp2对调制器的两个输入inn和inp产生耦合作用，反馈电容Cf1和Cf2的两端从外部共模电平Vcm上断开，整个积分器处于积分状态。

[0028] 通过分析，假定输入的时钟频率为Fs，n为积分器积分的周期数，Ci1、Cf1分别为本实例中图2提到的积分电容和反馈电容，Vrefp、Vrefn分别为delta-sigma调制器的正、负反馈端电压，Vcm为外部的共模电平，Cp为输入的耦合电容，Cs为等效的传统开关电容积分器中的采样电容，Vinp(t)、Vinn(t)分别为delta-sigma调制器的正端、负端输入电压，则本发明积分器的输出电压Voutp(Voutn)可以表示为：

[0029]

[0030] 与传统技术相比，本发明改变了前端的输入结构，将第一级开关电容采样的方式变为电阻输入和电容耦合的方式。当只有电阻输入时，没有电容耦合结构，即在图2结构中删去第三开关、第十三开关、第一耦合电容和第二耦合电容时，第一开关节点同样会产生较大的过冲现象，所以本发明在delta-sigma调制器的两个输入之间通过电容耦合的方式，减小了输入节点上的过冲，从而减小了非线性失真，同时也使得因开关非线性导通电阻引起的谐波失真大大减小。如图4所示，从上到下依次为传统开关电容积分器运放输入端的波形、上述只有电阻输入没有电容耦合结构时运放输入端的波形以及本发明结构运放输入端的波形，可以明显看出本发明相比于前两者，有效减小了节点信号的过冲现象。

[0031] 本发明所采用技术减小了积分器的面积和功耗，同时其输出可以与传统的开关电容型积分器进行等效。采用本发明的积分器所设计的delta-sigma调制器整体的线性度将好于传统技术，同时面积和功耗也将大大减小。

[0032] 以上结合最佳实施例对本发明进行了描述，但本发明并不局限于以上实施例的描述，凡在本发明的精神和原则之内所做的任何修改、等同替换和改进，均应包含在本发明的保护范围之内。