等离子处理装置

摘要

本发明提供等离子处理装置。使等离子处理装置具备如下要素而构成：真空容器；载置台，其具备在该真空容器的内部载置被处理样品的电极基材、覆盖该电极基材的外周部分的由绝缘性的材料形成的基座环、和绝缘环，该绝缘环被该基座环覆盖并包围电极基材的外周而配置，在上表面和与电极基材的外周对置的面的一部分形成薄膜电极；第1高频电力施加部，其对该载置台的电极基材施加第1高频电力；第2高频电力施加部，其对形成于绝缘环的薄膜电极施加第2高频电力；等离子产生单元，其在真空容器的内部使载置台的上部产生等离子；和控制部，其控制第1高频电力施加部、第2高频电力施加部和等离子产生单元。

权利要求

1.一种等离子处理装置，其特征在于，具备：真空容器；

载置台，其具备在所述真空容器的内部载置被处理样品的电极基材、覆盖所述电极基材的外周部分的由绝缘性的材料形成的基座环、以及绝缘环，该绝缘环配置为被所述基座环覆盖并包围所述电极基材的外周，跨上表面和与所述电极基材的外周对置的内周面的至少一部分形成了覆盖这些面的上表面的薄膜电极；

第1高频电力施加部，其对所述载置台的所述电极基材施加第1高频电力；

第2高频电力施加部，其对形成于所述绝缘环的所述薄膜电极施加第2高频电力；

等离子产生单元，其在所述真空容器的内部使所述载置台的上部产生等离子；和控制部，其控制所述第1高频电力施加部、所述第2高频电力施加部和所述等离子产生单元。

2.根据权利要求1所述的等离子处理装置，其特征在于，所述薄膜电极由电介质的膜覆盖表面。

3.根据权利要求2所述的等离子处理装置，其特征在于，所述薄膜电极由钨的膜形成，所述电介质的膜由氧化铝形成。

4.根据权利要求3所述的等离子处理装置，其特征在于，所述薄膜电极的所述钨的膜通过将钨热喷涂在所述绝缘环的表面而成形。

5.根据权利要求3所述的等离子处理装置，其特征在于，覆盖所述薄膜电极的表面的所述氧化铝的膜通过覆盖所述绝缘环的形成所述钨的膜的部分而热喷涂氧化铝而成形。

6.根据权利要求1～5中任一项所述的等离子处理装置，其特征在于，所述绝缘环的形成所述薄膜电极的部分当中的所述绝缘环的上表面和与所述电极基材的外周对置的面相交的部分以带圆的面连接。

7.根据权利要求1所述的等离子处理装置，其特征在于，所述载置台具有周边部分相对于中央部分而凹陷的阶梯差形状，所述绝缘环以搭载于所述载置台的周边部的凹陷的阶梯差形状部分的状态被所述基座环覆盖。

8.根据权利要求1所述的等离子处理装置，其特征在于，所述等离子产生单元具备：

电介质窗，其在所述真空容器的上部与所述载置台对置配置，由电介质材料形成；

电力提供部，其从所述真空容器的上部经由所述电介质窗对所述真空容器的内部提供高频电力；和磁场产生部，其配置于所述真空容器的外部，使所述真空容器的内部产生磁场。

说明书

等离子处理装置

技术领域

[0001] 本发明涉及等离子处理装置，特别涉及使等离子产生来对半导体基板等进行蚀刻处理的等离子处理装置。

背景技术

[0002] 伴随半导体器件的集成度的提升，电路结构微细化，制造工艺复杂化。在这样的状况下，为了抑制半导体器件的单价的上升，要求提高从1片晶片取得的半导体器件的收获率，谋求直到被处理晶片的外周缘为止都能成品率良好地制造性能良好的半导体器件。

[0003] 针对这样的要求，在等离子处理装置中，谋求通过用等离子处理装置进行处理而形成于被处理晶片上的半导体器件的性能在被处理晶片的面内从中心到周边部都是均匀的。

[0004] 在等离子处理装置即蚀刻装置中，伴随电路图案的微细化而要求纳米、亚纳米级的加工均匀性的精度。为了能遍及被处理晶片的整个面确保这样的纳米、亚纳米级的加工均匀性的精度，提升加工精度易于降低的被处理晶片的外周部附近的等离子处理的精度变得重要。

[0005] 在蚀刻处理装置中，在被处理晶片的外周部附近，由于电磁学、热力学上的要因，关于被处理的图案的加工形状精度等蚀刻处理的特性，相对于被处理晶片的中央部分，外周部附近偏差更易于变大。这点被处理晶片的尺寸(外径)越大呈现得越显著。其结果，等离子蚀刻处理的被处理晶片的外周部附近的加工形状相对于中央部附近的加工精度超出偏差的容许范围，发生不再能将形成于被处理晶片的外周部附近的半导体器件作为产品进行出厂的情形。

[0006] 作为防止这样的被处理晶片的外周部附近的加工形状相对于中央部附近的加工精度超出偏差的容许范围的手段，在专利文献1中记载了等离子处理装置，其在放置被处理晶片的基板电极的周围设置与基板电极同电位的高频环，减低高频偏置电力的变更的影响，改善被处理晶片的外周部附近的加工特性来提升处理的均匀性。

[0007] 另外，在专利文献2中记载了如下结构：在放置被处理晶片的样品台的基材的周围，在与样品台的基材电绝缘的状态下设置导体环，从对样品台的基材施加的高频电力不同的电源对导体环提供高频电力。

[0008] 现有技术文献

[0009] 专利文献

[0010] 专利文献1：JP特开2014‑17292号公报

[0011] 专利文献2：JP特开2016‑225376号公报

[0012] 在蚀刻处理装置中，在对被处理晶片以等离子进行处理时，形成于载置被处理晶片的基板电极的外周部附近的电场的形状给等离子处理的均匀性带来影响。在专利文献1记载的方法中，由于基板电极和高频环是同电位的，因此即使在对基板电极施加的高频电力为某条件的情况下将形成于基板电极的外周部附近的电场调整到理想的状态，在改变了对基板电极施加的高频电力的条件的情况下，也难以用高频环调整形成于基板电极的外周部附近的电场，难以直到外周部附近为止都均匀地对被处理晶片实施处理。

[0013] 另一方面，若晶片外周部的电场歪斜，就会在形成于晶片的表面与其上的等离子区域的边界的鞘区域的电场的等电位面出现不均匀或形状的倾斜。在鞘区域，由于离子在相对于等电位面成直角的方向上受到力，因此，若等电位面相对于晶片的面倾斜，入射到晶片的离子就会以受到与等电位面的倾斜相应的倾斜方向的力的状态入射到晶片。其结果，会在形成于晶片上的图案的形状出现分布，或出现由晶片外周部的绝缘体形成的环的消耗加速等问题。

[0014] 与此相对，在专利文献2记载的结构中，成为如下那样的结构：为了修正在样品台的基材(基板电极)的外周部产生的鞘区域中的电场的倾斜，在配置于样品台的基材的外周部的绝缘体的环上配置导体环(高频环电极)，对该导体环施加与对样品台的基材施加的高频电力分开控制的高频电力。

[0015] 但是，在夹着电介质对样品台的基材和导体环分别从不同电源施加高频电力的情况下，由于在样品台的基材与导体环之间产生的电容耦合而在对样品台的基材施加的高频电力与对导体环施加的高频电力之间产生干涉，从而会不能控制对电力比较小的导体环施加的高频电力，存在载置于样品台的基材的晶片外周部的电场歪斜的可能性。

发明内容

[0016] 本发明解决上述的现有技术的课题，即使使对基板电极施加的高频电力变化也能稳定地控制对高频环电极施加的高频电力，从而减小形成于基板电极的外周部附近的鞘区域的电场的形状给等离子处理的均匀性带来的影响，直到被处理晶片的外周部附近都使等离子处理的均匀性提升，能使能从1片晶片制造的合格品器件的数量更多。

[0017] 为了解决上述的课题，在本发明中，使等离子处理装置具备如下要素而构成：真空容器；载置台，其具备在该真空容器的内部载置被处理样品的电极基材、覆盖该电极基材的外周部分的由绝缘性的材料形成的基座环、以及绝缘环，该绝缘环配置为被该基座环覆盖并包围电极基材的外周，在上表面和与电极基材的外周对置的面的一部分形成了薄膜电极；第1高频电力施加部，其对该载置台的电极基材施加第1高频电力；第2高频电力施加部，其对形成于绝缘环的薄膜电极施加第2高频电力；等离子产生单元，其在真空容器的内部使载置台的上部产生等离子；和控制部，其控制第1高频电力施加部、第2高频电力施加部和等离子产生单元。

[0018] 发明的效果

[0019] 根据本发明，能从被处理晶片的中心部分到外周部附近都使等离子处理的均匀性提升，能够使能从1片晶片取得的合格品器件的数量(合格品的成品率)更多。

[0020] 另外，根据本发明，能延长配置于晶片外周部的环状构件的寿命，能减少部件更换的频度从而提高等离子处理装置的装置运行率。

附图说明

[0021] 图1是表示本发明的实施例所涉及的等离子处理装置的概略的结构的框图。

[0022] 图2是表示本发明的实施例所涉及的等离子处理装置的晶片载置用电极的结构的截面图。

[0023] 图3是表示本发明的实施例所涉及的等离子处理装置的晶片载置用电极的周边部的详细的结构的截面图。

[0024] 图4是表示本发明的实施例所涉及的等离子处理装置的晶片载置用电极的绝缘环和环电极的结构的截面图。

[0025] 图5是表示本发明的实施例所涉及的等离子处理装置的晶片载置用电极的周边部中的等离子鞘的状态的晶片载置用电极的周边部的截面图。

[0026] 附图标记的说明

[0027] 100  等离子蚀刻装置

[0028] 101  真空容器

[0029] 102  簇射板

[0030] 102a 气体提供部

[0031] 103  电介质窗

[0032] 104  处理室

[0033] 106  微波电源

[0034] 107  磁场产生线圈

[0035] 107a 磁场产生线圈用电源

[0036] 108  电极基材

[0037] 109  样品

[0038] 110  排气口

[0039] 111  静电吸附用电极

[0040] 113  下部基座环

[0041] 120  晶片载置用电极

[0042] 124  第1高频电源

[0043] 127  第2高频电源

[0044] 138  上部基座环

[0045] 139  绝缘环

[0046] 140  电介质膜

[0047] 160  控制部

[0048] 170  环电极

[0049] 171  薄膜电极

[0050] 172  电介质膜

具体实施方式

[0051] 在本发明中，为了提升设置为包围基板电极的周围的环电极的控制性，将在电介质的表面通过薄膜形成环电极，并将其距基板电极的距离设定得尽可能大，来减小在基板电极与环电极之间产生的电容耦合。其结果，在对基板电极和环电极从不同的电源分别施加高频电力时，能减小在距离比较近的基板电极与环电极之间产生的电容耦合引起的高频电力的干涉的程度，能提升环电极对表面电位的控制性。

[0052] 由此，减小形成于基板电极的外周部附近的鞘区域给等离子处理的均匀性带来的影响，直到被处理晶片的外周部附近都能均匀地进行等离子处理，从而能够使能从1片晶片取得的合格品器件的数量更多。

[0053] 另外，在本发明中，为了使基板电极与环电极之间的距离尽可能大来减低2个电极之间的电容耦合，在围绕基板电极的由绝缘性的材料形成的环状构件的表面热喷涂导电性的膜来形成环电极，但是，为了在等离子处理中防止在该导电性的热喷涂膜异常放电，设为在该导电性的热喷涂膜上热喷涂形成绝缘性材料的膜，用该绝缘性材料的膜覆盖导电性的热喷涂膜的结构。

[0054] 另外，其特征在于，不仅是与绝缘环的表面的样品台、晶片平行的面，该环电极还延伸到与设于晶片外周部的绝缘性的环和晶片对置的倾斜的部分。

[0055] 通过设为这样的结构，能减低晶片外周部的鞘区域的电场的歪斜，能直到被处理晶片的外周部附近都使等离子处理的均匀性提升，从而能够使能从1片晶片制造的合格品器件的数量更多。

[0056] 以下基于附图来详细说明本发明的实施方式。在用于说明本实施方式的全部附图中对具有相同功能的要素标注相同附图标记，原则上省略其重复说明。

[0057] 但本发明并不限定于以下所示的实施方式的记载内容来进行解释。只要是本领域技术人员就能容易理解：能在不脱离发明的思想或趣旨的范围内变更其具体的结构。

[0058] 【实施例1】

[0059] 在图1中，作为本实施例所涉及的等离子处理装置，示出对满足ECR(Electron Cyclotron Resonance，电子回旋共振)条件的磁场中提供微波来产生高密度的等离子从而对被处理晶片进行处理的等离子处理装置即等离子蚀刻装置100的示例。等离子蚀刻装置100具备：在内部具备形成等离子的处理室104的真空容器101；对该真空容器101的上部进行密闭的电介质窗103，在被电介质窗103密封的真空容器101的内部形成处理室104。电介质窗103由石英等形成。

[0060] 在真空容器101的下部配置排气口110，与未图示的真空排气单元连接。另一方面，在将真空容器101的上部密闭的电介质窗103的下方设置构成处理室104的顶板的圆板状的簇射板102。在电介质窗103与簇射板102之间配置从未图示的气体提供单元提供蚀刻处理用的气体的气体提供部102a。在簇射板102形成用于将从气体提供部102a提供的蚀刻处理用的气体提供到处理室104的多个气体导入孔102b。簇射板102例如由石英等电介质形成。

[0061] 另外，在真空容器101的外部安装：用于产生提供到真空容器101的内部的微波电力的微波电源106；和将该微波电源106和真空容器101的上部连接来形成将在微波电源106产生的微波运送到真空容器101的运送路径的波导管105。作为在微波电源106产生的微波，例如使用频率2.45GHz的微波。

[0062] 在真空容器101的外部，在真空容器101的上方、以及在真空容器101的外周在设有电介质窗103的部分的周边分别配置形成磁场的磁场产生线圈107。磁场产生线圈107与磁场产生线圈用电源107a连接。

[0063] 在真空容器101的内部，在处理室104的下部设置形成样品台的晶片载置用电极(第1电极)120。晶片载置用电极120被未图示的悬架单元支承在真空容器101的内部。

[0064] 在图2示出晶片载置用电极120的细节。晶片载置用电极120成为堆叠由导电性的材料形成的电极基材108、由电介质材料形成的绝缘板151、由导电性的材料形成的接地板152的状态。关于电极基材108的上表面，相对于中央部分，周边部分要低1阶，在相对于中央部分的上表面120a低1阶的周边部分形成面120b。

[0065] 电极基材108和绝缘板151的周围以及电极基材108的面120b被由电介质材料形成的下部基座环113、上部基座环138、绝缘环139覆盖。上部基座环138覆盖设置于电极基材108的面120b的绝缘环139的上表面以及侧面。

[0066] 作为形成绝缘板151、下部基座环113、上部基座环138、绝缘环139的电介质材料而使用陶瓷或石英等。

[0067] 电极基材108的上表面120a被电介质膜140被覆，电介质膜140的表面成为载置处理对象即样品(半导体晶片)109的载置面140a。载置面140a如图1所示那样与簇射板102以及电介质窗103对置。

[0068] 在形成于晶片载置用电极120的上表面120a的电介质膜140的内部如图3所示那样形成多个静电吸附用电极(导电体膜)111。该静电吸附用电极111通过供电线1261经由配置于真空容器101的外部的高频滤波器125与直流电源126连接。供电线1261在接地板152的部分穿过绝缘管1262的内部，在电极基材108的部分穿过绝缘管1263的内部，由此与接地板152以及电极基材108绝缘。

[0069] 在图3所示的结构中，静电吸附用电极111成为经由高频滤波器125与一个直流电源126连接的单极的结构，但也可以设为使用多个直流电源126对多个静电吸附用电极(导电体膜)111赋予不同极性的电位的双极的结构。

[0070] 晶片载置用电极120的电极基材108通过供电线1241经由匹配器129与第1高频电源124连接。第1高频电源124的一端接地。供电线1241在接地板152的部分穿过绝缘管1242的内部，由此与接地板152绝缘。

[0071] 另外，为了冷却电极基材108，在电极基材108的内部，用于流过从未图示的冷媒提供单元提供的冷媒的冷媒流路153绕着电极基材108的中心轴螺旋状形成。通过在冷媒流路153中从未图示的冷媒提供单元经由配管154提供以及回收冷媒，冷媒在冷媒流路153的内部进行循环。

[0072] 晶片载置用电极120的上表面120a(电极基材108的上表面)的外径形成得比载置于载置面140a的样品(半导体晶片)109的外径尺寸稍小。其结果，如图2以及图3所示那样，在将样品(半导体晶片)109载置于载置面140a的状态下，样品(半导体晶片)109的外周部分稍从载置面140a超出。

[0073] 另外，晶片载置用电极120的上表面120a的周围的外周部的面120b形成得比上表面120a低一阶。在该外周部的面120b如图2所示那样载有上部基座环138和绝缘环139。另外，从晶片载置用电极120的侧面延续到其下侧的绝缘板151的侧面被下部基座环113覆盖。由上部基座环138和下部基座环113覆盖电极基材108的外周面和外周部的面120b。

[0074] 另外，在被上部基座环138和绝缘环139包围的区域，绝缘环139在晶片载置用电极120的外周部的面120b上包围晶片载置用电极120的侧面而配置。在绝缘环139的上表面和内侧的面的一部分形成环电极170。

[0075] 在图4示出环电极170的细节。环电极170由形成于绝缘环139的上表面以及面向基材电极108的侧的内侧的面的一部分的薄膜电极171和覆盖该薄膜电极171的表面的电介质膜172的薄膜构成。薄膜电极171通过供电线1271如图2以及图3所示那样经由负载阻抗可变盒130和匹配器128与第2高频电源127连接。供电线1271在接地板152的部分穿过绝缘管1272的内部，在电极基材108的部分穿过绝缘管1273的内部，由此与接地板152以及电极基材108绝缘。

[0076] 微波电源106、磁场产生线圈用电源107a、第1高频电源124、直流电源126、第2高频电源127分别连接到控制部160，遵循存储于控制部160的程序而被控制。

[0077] 在这样的结构中，首先使用未图示的样品提供单元将样品(半导体晶片)109载置在晶片载置用电极120的上表面120a。接下来，在将真空容器101密闭的状态下，由控制部160使未图示的排气单元动作，来从排气口110将真空容器101的内部真空排气。

[0078] 若通过进行真空排气而真空容器101的内部到达给定的压力，则由控制部160使未图示的气体提供单元动作，从气体提供部102a对电介质窗103与簇射板102之间的空间提供给定的流量的蚀刻处理用的气体。提供到电介质窗103与簇射板102之间的空间的蚀刻处理用的气体穿过形成于簇射板102的多个气体导入孔102b而流到处理室104。

[0079] 接下来，在被提供蚀刻处理用的气体而处理室104的内部维持在给定的压力的状态下，由控制部160控制直流电源126，来经由供电线1261对静电吸附用电极(导电体膜)111施加直流的电压。由此在覆盖静电吸附用电极(导电体膜)111的电介质膜140的表面(载置面140a)产生静电，将样品(半导体晶片)109静电吸附在电介质膜140的表面(载置面140a)。

[0080] 在将样品(半导体晶片)109静电吸附于电介质膜140的表面(载置面140a)的状态下，由控制部160控制未图示的气体提供单元，来从晶片载置用电极120侧对形成于晶片载置用电极120的表面的电介质膜140的表面(载置面140a)与样品(半导体晶片)109之间提供传热用的气体(例如氦(He)等)。

[0081] 另外，由控制部160控制未图示的冷媒提供单元，来从配管154对冷媒流路153提供、回收冷媒，从而使冷媒在冷媒流路153的内部循环，由此冷却电极基材108。

[0082] 在将载置于该冷却的电极基材108上的样品(半导体晶片)109静电吸附于电介质膜140的表面，且被提供蚀刻处理用的气体而处理室104的内部成为给定的压力的状态下，由控制部160控制磁场产生线圈用电源107a，来使处理室104的内部产生所期望的磁场。进而，由控制部160控制微波电源106来使微波产生，将该产生的微波经由波导管105提供到真空容器101的内部。

[0083] 在此，通过磁场产生线圈用电源107a使处理室104的内部产生的磁场形成为对于从微波电源106提供的微波满足ECR条件的强度。由此，提供到处理室104的内部的蚀刻处理用的气体被激发，生成蚀刻处理用的气体的高密度的等离子。

[0084] 另一方面，由控制部160控制第1高频电源124来使高频电力产生，经由匹配器129对电极基材108施加第1高频电力，由此针对等离子116而在电极基材108产生偏置电位。由控制部160控制第1高频电源124来调整在电极基材108产生的偏置电位，由此能控制从密度比较高的等离子116被吸引到电极基材108的侧的离子化的蚀刻气体等的带电粒子的能量。

[0085] 该能量被控制的蚀刻处理用的气体的带电粒子与载置于电极基材108上的样品(半导体晶片)109的表面碰撞。在此，样品(半导体晶片)109的表面由不与蚀刻处理用的气体反应的材料或难以反应的材料形成掩模图案，样品(半导体晶片)109的表面的未被该掩模图案覆盖的部分被蚀刻。

[0086] 在蚀刻处理中，导入到处理室104的内部的蚀刻处理用的气体、通过蚀刻处理产生的反应性生物的粒子通过未图示的真空排气单元被从排气口110排气到外部。

[0087] 另外，蚀刻处理中、蚀刻处理用的气体的带电粒子与表面碰撞的样品109产生热。在样品109产生的热通过从未图示的气体提供单元提供到晶片载置用电极120的表面形成的电介质膜140与样品109之间的传热用的气体，从样品109的背面侧传递到被流过冷媒流路153的内部的冷媒冷却的电极基材108的侧。由此，样品109的温度被调节在所期望的温度范围内。通过在该状态下对样品109的表面进行蚀刻处理，能不给样品109带来热损伤地在样品109的表面形成所期望的图案。

[0088] 关于该样品109的表面的蚀刻处理，只要从等离子116入射到样品109的表面的蚀刻处理用的气体等带电粒子的入射量以及入射方向遍及样品109的表面整体是均匀的，就会对样品109的表面大致均匀地进行处理。

[0089] 但实际上，晶片载置用电极120为了不将由导电性的材料形成的电极基材108暴露于等离子116，电极基材108的外周部分被由电介质材料形成的下部基座环113、上部基座环138、绝缘环139覆盖，在电极基材108的中央部分和外周部分，在与等离子116之间形成的鞘区域117的形状、电场的分布中出现差异。

[0090] 如此地，由于电极基材108的中央部分和外周部分在鞘区域117的形状、电场的分布中出现差异，因此在载置于晶片载置用电极120的样品109的上表面，在比较远离上部基座环138的中央部和比较接近上部基座环138的周边部，样品109与等离子116之间的鞘区域117中产生的电场不一样，出现分布。其结果，在样品109的中心部附近和周边部附近，蚀刻处理的条件(带电粒子的入射量以及入射方向)不同，不能进行均匀的蚀刻处理，在样品109的面内，蚀刻处理中出现分布。

[0091] 与此相对，在本实施例中，如图4所示那样，在配置于电极基材108的周围的绝缘环139的表面的上表面和内侧的面的一部分形成薄膜电极171，对其从第2高频电源127经由匹配器128和负载阻抗可变盒130施加高频电力，由此能使在样品109的表面的中央部和周边部产生的电场的分布的差异尽可能小。

[0092] 第2高频电源127是与对电极基材108施加高频电力的第1高频电源124不同的电源，对薄膜电极171施加与对电极基材108施加的高频电力独立的电力。

[0093] 在此，在专利文献2中记载了：通过对被由电介质形成的基座环覆盖表面的导体环从高频电源施加高频电力，来使高频效率良好地贡献于晶片的外周部分或外周缘部。

[0094] 但是，在导体环与金属制的基材之间产生电容耦合。通过该导体环与基材之间的电容耦合产生的耦合电容C根据介于其间而存在的绝缘体的介电常数以及厚度而改变，但由于对导体环赋予某种程度的厚度来形成，因此在对导体环限定高度方向的位置的情况下，必须将介于其间存在的绝缘体的厚度减薄导体环的厚度相应的量。因此，为了减小导体环与基材之间的耦合电容C而存在由绝缘体的厚度引起的极限。

[0095] 其结果，在专利文献2的结构中，在对导体环和电极即基材从不同的高频电源独立施加高频电力的情况下，对导体环施加的比较小的高频电力因导体环与基材之间的电容耦合而受到对电极即基材施加的比较大的高频电力的影响，形成于导体环的周围的电场的控制性降低，从而存在得不到所期望的电场分布的可能性。

[0096] 与此相对，在本实施例中，如图4所示那样，用形成于由电介质形成的绝缘环139的表面的环电极170实现相当于专利文献2记载的导体环的功能。即，在本实施例中，作为环电极170，通过设为在绝缘环139的表面形成薄膜电极171并用电介质膜172覆盖其表面的结构，相对于专利文献2记载的结构，本实施例中，成为将与电极基材108的外周部的面120b的间隔取大相当于专利文献2的导体环的厚度的相应量的结构。

[0097] 由此，能使本实施例中的薄膜电极171与电极基材108的外周部的面120b之间的耦合电容C小于专利文献2记载的结构中的导体环与基材的相当于本实施例中的面120b的部分之间的耦合电容。

[0098] 其结果，在本实施例中，在对薄膜电极171和电极基材108从不同的高频电源独立施加高频电力的情况下，由于在对薄膜电极171施加的比较小的高频电力中，能减小薄膜电极171与电极基材108之间的电容耦合引起的对电极基材108施加的比较大的高频电力的影响，因此能稳定地控制形成于薄膜电极171的周围的电场。

[0099] 另外，通过用电介质膜172覆盖薄膜电极171的表面，在使处理室104的内部产生等离子、对薄膜电极171从第1高频电源127施加第2高频电力时，能防止在薄膜电极171产生异常放电，能防止样品109的周边部中的鞘区域的形状、鞘区域的电场的分布中出现错乱。

[0100] 关于薄膜电极171，在绝缘环139的表面热喷涂钨(W)而形成钨的薄膜。另外，通过覆盖绝缘环139的表面的被热喷涂钨的薄膜的部分而热喷涂氧化铝，由氧化铝的薄膜形成电介质膜172。

[0101] 另外，将绝缘环139的上表面和与该上表面连接的内侧的侧面相交的部分173如图4所示那样设为将角部做圆的R形状。通过将薄膜电极171形成在包括角部做圆的R形状的部分在内的绝缘环139的上表面和与该上表面连接的内侧的侧面，在对薄膜电极171施加高频电力时，能防止电场集中在角部做圆的R形状的部分。通过如此地防止电场的集中，能不给样品109的周边部中的鞘区域的形状、鞘区域的电场的分布带来影响，或减少影响。

[0102] 由控制部160控制第2高频电源127来经由负载阻抗可变盒130和匹配器128通过供电线1271对如此形成的环电极170的薄膜电极171施加第2高频电力。同时，从第1高频电源124经由匹配器129通过供电线1241对电极基材108施加第1高频电力。

[0103] 在此，通过薄膜电极171与电极基材108的外周部的面120b之间的电容耦合产生的耦合电容C和与电极基材108的外周部的面120b对置的薄膜电极171的面积成正比，和电极基材108的外周部的面120b与薄膜电极171的间隔成反比。

[0104] 在图4所示的环电极170的结构中，在绝缘环139的左侧侧面1391的上部也形成薄膜电极171，但在该部分，由于薄膜电极171与电极基材108的侧面对置的部分的面积和与电极基材108的外周部的面120b对置的部分的面积相比足够小，因此形成于薄膜电极171与电极基材108之间的电容耦合能视作被薄膜电极171与电极基材108的外周部的面120b之间的电容耦合所引起的耦合电容C支配。

[0105] 通过设为这样的结构并由控制部160控制第2高频电源127，如图5所示那样，在晶片载置用电极120的外周部附近，能减少第1高频电力的影响引起的形状的时间上的变化而稳定地形成在从样品109的周边部延续到上部基座环138的部分的等离子116区域与样品109之间形成的鞘区域117。

[0106] 另外，薄膜电极171由于形成在包括绝缘环139的角部做圆的部分在内的绝缘环139的上表面和内侧的面，因此不会发生电场的集中，能减低载置于晶片载置用电极120的样品109的外周部电场的歪斜。其结果，能从样品109的中心部分到周边部分使形成于样品
109的上表面的等离子116的鞘区域117的电场分布大致均匀。

[0107] 由此，能使从等离子116由样品109的中心部分到周边部分入射的带电粒子的入射方向为大致相同方向，能抑制在样品109上蚀刻而形成的图案的形状的在样品109中心部附近和周边部附近的偏差。

[0108] 另外，通过消除电场的集中，不再发生上部基座环138的局部的消耗，能延长上部基座环138的寿命。其结果，能减少上部基座环138的更换的频度，能提高等离子蚀刻装置100的装置运行率。

[0109] 在上述的实施例中，对于环电极170，说明了在由电介质形成的绝缘环139的表面热喷涂钨(W)来形成导体薄膜、在其上热喷涂氧化铝来形成电介质膜172的结构，但也可以代替热喷涂钨(W)而形成的导体薄膜，使用沿着绝缘环139的表面成形的薄的金属的板，在其表面热喷涂氧化铝，使用由此得到的导体薄膜。

[0110] 根据本实施例，由于直到晶片外周部都能均匀地实施等离子处理，因此能对晶片在面内且均匀地进行处理，能谋求半导体元件的成品率提升。

[0111] 另外，在配置于晶片载置用电极120的电极基材108的外周部而直接暴露于等离子的上部基座环138，由于能防止电场的集中，因此能延长上部基座环138的寿命。

[0112] 以上基于实施例说明了由本发明者做出的发明，但本发明并不限定于所述实施例，能在不脱离其要旨的范围内进行种种变更可能，这点不言自明。例如上述的实施例为了易于理解地说明本发明而详细进行了说明，但不一定限定于具体说明的全部结构。另外，能对实施例的结构的一部分追加、删除、置换公知的结构。