一种显示面板及显示装置

摘要

本发明公开了一种显示面板及显示装置，通过使阈值补偿电路包括：第一阈值补偿晶体管、第二阈值补偿晶体管以及屏蔽电容；其中，通过设置第一阈值补偿晶体管和第二阈值补偿晶体管，可以相当于增加了晶体管的沟道区的长度L，由于晶体管的电流I与沟道区的长度L成反比，因此在沟道区的长度L增大时，晶体管的电流I可以减小，从而可以降低从节点N4流入节点N1的电荷量。并且，通过设置屏蔽电容，可以利用屏蔽电容存储电荷的作用，以使节点N4的电荷被存储到屏蔽电容中。这样在扫描信号线上的信号切换时，可以避免节点N4的电荷注入节点N1，从而可以使驱动晶体管的栅极的电压保持稳定，进而提高显示面板的显示均一性。

权利要求

1.一种显示面板，包括：衬底基板，位于所述衬底基板上的多个子像素、多条扫描信号线；一行子像素对应至少一条所述扫描信号线；各所述子像素包括像素电路；所述像素电路包括阈值补偿电路和驱动晶体管；其特征在于，所述阈值补偿电路包括：第一阈值补偿晶体管、第二阈值补偿晶体管以及屏蔽电容；

所述第一阈值补偿晶体管的栅极和所述第二阈值补偿晶体管的栅极均与对应的扫描信号线电连接，所述第一阈值补偿晶体管的第一极与所述驱动晶体管的栅极电连接，所述第一阈值补偿晶体管的第二极与所述第二阈值补偿晶体管的第一极电连接，所述第二阈值补偿晶体管的第二极与所述驱动晶体管的第二极电连接；

所述屏蔽电容的第一电极仅与所述第一阈值补偿晶体管的第二极电连接，所述屏蔽电容的第二电极与固定电压信号端电连接；

所述屏蔽电容的第二电极在所述衬底基板的正投影与所述第一阈值补偿晶体管电连接的扫描信号线在所述衬底基板的正投影不交叠；

所述像素电路还包括：复位晶体管；其中，所述复位晶体管的栅极与对应的扫描信号线电连接，所述复位晶体管的第一极与参考电压信号线电连接，所述复位晶体管的第二极与所述驱动晶体管的栅极电连接；并且，所述复位晶体管的栅极电连接的扫描信号线与所述第一阈值补偿晶体管电连接的扫描信号线不同。

2.如权利要求1所述的显示面板，其特征在于，所述第一阈值补偿晶体管的有源层包括第一源极区、第一漏极区以及位于所述第一源极区和所述第一漏极区之间的第一沟道区；

其中，所述第一源极区作为所述第一阈值补偿晶体管的第一极，所述第一漏极区作为所述第一阈值补偿晶体管的第二极；

所述第二阈值补偿晶体管的有源层包括第二源极区、第二漏极区以及位于所述第二源极区和所述第二漏极区之间的第二沟道区；其中，所述第二源极区作为所述第二阈值补偿晶体管的第一极，所述第二漏极区作为所述第二阈值补偿晶体管的第二极；

所述显示面板还包括：与每一所述子像素一一对应的屏蔽层；其中，针对同一所述子像素，所述第一漏极区和所述第二源极区中的至少一个在所述衬底基板的正投影与所述屏蔽层在所述衬底基板的正投影具有交叠区；

所述屏蔽层为所述屏蔽电容的第二电极，与所述屏蔽层具有交叠区的所述第一漏极区和所述第二源极区中的至少一个为所述屏蔽电容的第一电极。

3.如权利要求2所述的显示面板，其特征在于，所述像素电路还包括：与所述驱动晶体管的栅极电连接的存储电容；其中，所述驱动晶体管的栅极作为所述存储电容的第一电极，所述存储电容的第二电极位于所述驱动晶体管的栅极背离所述衬底基板一侧；

所述屏蔽层包括第一屏蔽层；所述第一屏蔽层与所述存储电容的第二电极同层且绝缘设置。

4.如权利要求2所述的显示面板，其特征在于，所述显示面板还包括：位于所述第一阈值补偿晶体管的有源层与所述衬底基板之间的缓冲层；

所述屏蔽层包括第二屏蔽层；所述第二屏蔽层位于所述衬底基板与所述缓冲层之间。

5.如权利要求2-4任一项所述的显示面板，其特征在于，所述显示面板还包括：多条数据线，一列子像素对应至少一条数据线；所述像素电路还包括：数据写入晶体管；其中，所述数据写入晶体管的栅极与对应的扫描信号线电连接，所述数据写入晶体管的第一极与对应的所述数据线电连接，所述数据写入晶体管的第二极与所述驱动晶体管的第一极电连接；

各所述数据线位于所述屏蔽层背离所述衬底基板一侧。

6.如权利要求5所述的显示面板，其特征在于，一条所述数据线在所述衬底基板的正投影与相邻列子像素中的屏蔽层在所述衬底基板的正投影具有交叠区域。

7.如权利要求1-4任一项所述的显示面板，其特征在于，所述显示面板还包括：参考电压信号线和第一电源线；所述像素电路还包括：第一发光控制晶体管和复位晶体管；

所述第一发光控制晶体管的栅极与发光控制信号端电连接，所述第一发光控制晶体管的第一极与所述第一电源线电连接，所述第一发光控制晶体管的第二极与所述驱动晶体管的第一极电连接；

所述复位晶体管的栅极与对应的扫描信号线电连接，所述复位晶体管的第一极与所述参考电压信号线电连接，所述复位晶体管的第二极与所述驱动晶体管的栅极电连接。

8.如权利要求7所述的显示面板，其特征在于，所述固定电压信号端与所述第一电源线电连接。

9.如权利要求7所述的显示面板，其特征在于，所述固定电压信号端与所述参考电压信号线电连接。

10.一种显示装置，其特征在于，包括如权利要求1-9任一项所述的显示面板。

说明书

一种显示面板及显示装置

技术领域

[0001] 本发明涉及显示技术领域，特别涉及一种显示面板及显示装置。

背景技术

[0002] 有机发光二极管(Organic Light Emitting Diode，OLED)显示器是当今平板显示器研究领域的热点之一，与液晶显示器(Liquid Crystal Display，LCD)相比，OLED显示器
具有低能耗、生产成本低、自发光、宽视角及响应速度快等优点。其中，用于控制发光器件发
光的像素电路是OLED显示器的核心技术内容，具有重要的研究意义。然而，由于驱动晶体管
的栅极的电压不稳定，导致发光不稳定，从而造成亮度不均的问题。

发明内容

[0003] 本发明实施例提供一种显示面板及显示装置，用以改善由于漏电流导致的驱动晶体管的栅极电压不稳定的问题。

[0004] 本发明实施例提供了一种显示面板，包括：衬底基板，位于所述衬底基板上的多个子像素、多条扫描信号线；一行子像素对应至少一条所述扫描信号线；各所述子像素包括像
素电路；所述像素电路包括阈值补偿电路和驱动晶体管；所述阈值补偿电路包括：第一阈值
补偿晶体管、第二阈值补偿晶体管以及屏蔽电容；

[0005] 所述第一阈值补偿晶体管的栅极和所述第二阈值补偿晶体管的栅极均与对应的扫描信号线电连接，所述第一阈值补偿晶体管的第一极与所述驱动晶体管的栅极电连接，
所述第一阈值补偿晶体管的第二极与所述第二阈值补偿晶体管的第一极电连接，所述第二
阈值补偿晶体管的第二极与所述驱动晶体管的第二极电连接；

[0006] 所述屏蔽电容的第一电极与所述第一阈值补偿晶体管的第二极电连接，所述屏蔽电容的第二电极与固定电压信号端电连接；

[0007] 所述屏蔽电容的第二电极在所述衬底基板的正投影与所述第一阈值补偿晶体管电连接的扫描信号线在所述衬底基板的正投影不交叠。

[0008] 本发明实施例还提供了一种显示装置，包括上述显示面板。

[0009] 本发明有益效果如下：

[0010] 本发明实施例提供的显示面板及显示装置，通过使阈值补偿电路包括：第一阈值补偿晶体管、第二阈值补偿晶体管以及屏蔽电容；其中，通过设置第一阈值补偿晶体管和第
二阈值补偿晶体管，可以相当于增加了晶体管的沟道区的长度L，由于晶体管的电流I与沟
道区的长度L成反比，因此在沟道区的长度L增大时，晶体管的电流I可以减小，从而可以降
低从节点N4流入节点N1的电荷量。并且，通过设置屏蔽电容，可以利用屏蔽电容存储电荷的
作用，以使节点N4的电荷被存储到屏蔽电容中。这样在扫描信号线上的信号切换时，可以避
免节点N4的电荷注入节点N1，从而可以使驱动晶体管的栅极的电压保持稳定，进而提高显
示面板的显示均一性。

附图说明

[0011] 图1为相关技术中的像素电路的结构示意图；

[0012] 图2为图1所示的像素电路对应的信号时序图；

[0013] 图3为本发明实施例中的显示面板的结构示意图；

[0014] 图4为本发明实施例中的像素电路的结构示意图；

[0015] 图5为图4所示的像素电路对应的信号时序图；

[0016] 图6为本发明实施例中的像素电路的布局结构示意图；

[0017] 图7为图6所示的像素电路的布局结构示意图中沿AA’方向上的剖视结构示意图；

[0018] 图8为本发明实施例中的另一种像素电路的布局结构示意图；

[0019] 图9为图8所示的像素电路的布局结构示意图中沿AA’方向上的剖视结构示意图；

[0020] 图10为本发明实施例中的又一种像素电路的布局结构示意图；

[0021] 图11为图10所示的像素电路的布局结构示意图中沿AA’方向上的剖视结构示意图；

[0022] 图12为本发明实施例中的又一种像素电路的布局结构示意图；

[0023] 图13为图12所示的像素电路的布局结构示意图中沿AA’方向上的剖视结构示意图；

[0024] 图14为本发明实施例中的显示装置的结构示意图。

具体实施方式

[0025] 为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例的附图，对本发明实施例的技术方案进行清楚、完整地描述。显然，所描述的实施例是本发
明的一部分实施例，而不是全部的实施例。并且在不冲突的情况下，本发明中的实施例及实
施例中的特征可以相互组合。基于所描述的本发明的实施例，本领域普通技术人员在无需
创造性劳动的前提下所获得的所有其他实施例，都属于本发明保护的范围。

[0026] 除非另外定义，本发明使用的技术术语或者科学术语应当为本发明所属领域内具有一般技能的人士所理解的通常意义。本发明中使用的“第一”、“第二”以及类似的词语并
不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。“包括”或者“包含”等
类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件
及其等同，而不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理
的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。

[0027] 需要注意的是，附图中各图形的尺寸和形状不反映真实比例，目的只是示意说明本发明内容。并且自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功
能的元件。

[0028] 如图1所示，像素电路可以包括：开关晶体管M01～M06、驱动晶体管M0以及电容C0。图1所示的像素电路对应的电路时序图如图2所示。其具体工作过程与相关技术中的基本相
同，在此不作赘述。

[0029] 在实际应用中，开关晶体管M04可以设置为双栅结构型晶体管。也就是说，开关晶体管M04可以包括：子晶体管M041和子晶体管M042。在T02阶段中，信号S02为低电平信号，可
以使子晶体管M041和子晶体管M042均打开，则会有电流从节点N3经子晶体管M042、子晶体
管M041后流向节点N1，这样使得节点N4存在电荷。然而，在信号S02由低电平信号切换为高
电平信号的瞬间，由于子晶体管M041不是立刻截止的，这样导致会有存储在节点N4的电荷
注入到节点N1，从而导致节点N1的电压发生变化，即造成驱动晶体管M0的栅极电压发生变
化，进而造成亮度变化。由于显示面板不同区域中节点N1的电压变化不同，从而导致显示面
板存在显示不均一的问题。

[0030] 具体地，在T03阶段中，驱动晶体管M0产生的驱动发光器件L发光的电流I满足公式：I＝k(Vdd-VN1-|Vth|)2，其中，k为结构参数，Vdd代表第一电源线PVDD上的电压，VN1代
表节点N1的电压，Vth代表驱动晶体管M0的阈值电压。若在信号S02由低电平信号切换为高
电平信号的瞬间，存储在节点N4的电荷注入到节点N1，从而导致节点N1的电压VN1会升高。
根据上述电流I满足的公式可知，VN1升高，电流I下降，从而导致发光器件的亮度出现衰减
的问题。

[0031] 需要说明的是，在理想状态下，在信号S02由低电平信号切换为高电平信号时，子晶体管M042、M041可以处于关闭状态。然而，在实际应用中，子晶体管M042、M041并不会立刻
截止，这样使得节点N4和N1通过子晶体管M041进行导通，从而会有存储在节点N4的电荷注
入到节点N1。

[0032] 本发明实施例提供了一种显示面板，如图3与图4所示，可以包括：衬底基板10，位于衬底基板10上的多个子像素spx、多条扫描信号线；一行子像素spx对应至少一条扫描信
号线；各子像素spx包括像素电路001；像素电路001包括阈值补偿电路002和驱动晶体管M0；
阈值补偿电路002可以包括：第一阈值补偿晶体管M41、第二阈值补偿晶体管M42以及屏蔽电
容CF。

[0033] 第一阈值补偿晶体管M41的栅极和第二阈值补偿晶体管M42的栅极均与对应的扫描信号线电连接，第一阈值补偿晶体管M41的第一极与驱动晶体管M0的栅极电连接，第一阈
值补偿晶体管M41的第二极与第二阈值补偿晶体管M42的第一极电连接，第二阈值补偿晶体
管M42的第二极与驱动晶体管M0的第二极电连接；其中，节点N4连接于第一阈值补偿晶体管
M41的第二极与第二阈值补偿晶体管M42的第一极之间。

[0034] 屏蔽电容CF的第一电极与第一阈值补偿晶体管M41的第二极电连接，屏蔽电容CF的第二电极与固定电压信号端电连接；

[0035] 屏蔽电容CF的第二电极在衬底基板10的正投影与第一阈值补偿晶体管M41电连接的扫描信号线在衬底基板10的正投影不交叠。

[0036] 本发明实施例提供的上述显示面板，通过使阈值补偿电路包括：第一阈值补偿晶体管、第二阈值补偿晶体管以及屏蔽电容；其中，通过设置第一阈值补偿晶体管和第二阈值
补偿晶体管，可以相当于增加了晶体管的沟道区的长度L，由于晶体管的电流I与沟道区的
长度L成反比，因此在沟道区的长度L增大时，晶体管的电流I可以减小，从而可以降低从节
点N4流入驱动晶体管的栅极(即节点N1)的电荷量。并且，通过设置屏蔽电容，可以利用屏蔽
电容存储电荷的作用，以使节点N4的电荷被存储到屏蔽电容中。这样在扫描信号线上的信
号切换时，可以避免节点N4的电荷注入节点N1，从而可以使驱动晶体管的栅极的电压保持
稳定，进而提高显示面板的显示均一性。

[0037] 需要说明的是，固定电压信号端可以加载固定电压值的电压信号，这样可以使屏蔽电容的第二电极的电压恒定，进一步避免节点N4的电荷注入节点N1。并且，由于屏蔽电容
的第二电极的电压恒定，还可以避免屏蔽电容的第二电极的电压对节点N4的电荷造成干
扰，进一步保证节点N4的电荷保持稳定，提高显示效果。

[0038] 在具体实施时，在本发明实施例中，如图3和图4所示，子像素spx还可以包括发光器件L。其中，发光器件L可以包括层叠设置的阳极、发光功能层以及阴极。在实际应用中，可
以使像素单元PX包括红色子像素，绿色子像素、以及蓝色子像素，以通过红绿蓝混色实现图
像显示功能。也可以使像素单元PX包括红色子像素、绿色子像素、蓝色子像素、以及白色子
像素，以通过红绿蓝白混色实现图像显示功能。

[0039] 示例性地，发光功能层可以包括电致发光材料。进一步地，发光功能层还可以包括空穴注入层、空穴传输层、电子注入层、电子传输层等膜层。当然，在实际应用中，可以根据
实际应用环境来设计确定发光功能层的具体结构，在此不作限定。

[0040] 在具体实施时，发光器件L可以包括：有机发光二极管(Organic Light Emitting Diode，OLED)以及量子点发光二极管(Quantum Dot Light Emitting Diodes，QLED)中的至
少一种。其中，发光器件L为OLED时，OLED的阳极为发光器件L的第一极，OLED的阴极为发光
器件L的第二极。另外，一般发光器件L具有发光阈值电压，在发光器件L两端的电压大于或
等于发光阈值电压时进行发光。在实际应用中，可以根据实际应用环境来设计确定发光器
件L的具体结构，在此不作限定。

[0041] 在具体实施时，在本发明实施例中，如图3与图4所示，一行子像素对应两条扫描信号线，上述多条扫描信号线可以具有第一扫描信号线S1和第二扫描信号线S2，一行子像素
对应一条第一扫描信号线S1和一条第二扫描信号线S2。并且，显示面板还可以包括：多条发
光控制信号线EM、多条数据线DATA、第一电源线PVDD、多条参考电压信号线VREF；一行子像
素spx对应一条发光控制信号线EM；一行子像素spx对应一条参考电压信号线VREF，一列子
像素对应一条数据线DATA。

[0042] 在具体实施时，在本发明实施例中，如图4所示，像素电路001还可以包括：第一发光控制晶体管M1、数据写入晶体管M2、初始化晶体管M3、复位晶体管M5、第二发光控制晶体
管M6以及存储电容CST；其中，

[0043] 第一发光控制晶体管M1的栅极与对应的发光控制信号线EM电连接，第一发光控制晶体管M1的第一极与第一电源线PVDD电连接，第一发光控制晶体管M1的第二极与驱动晶体
管M0的第一极电连接。

[0044] 数据写入晶体管M2的栅极与对应的第二扫描信号线S2电连接，数据写入晶体管M2的第一极与对应的数据线电连接，数据写入晶体管M2的第二极与驱动晶体管M0的第一极电
连接。

[0045] 初始化晶体管M3的栅极与对应的第一扫描信号线S1电连接，初始化晶体管M3的第一极与参考电压信号线VREF电连接，初始化晶体管M3的第二极与发光器件L的第一极电连
接。

[0046] 第一阈值补偿晶体管M41的栅极和第二阈值补偿晶体管M42的栅极均与对应的第二扫描信号线S2电连接。

[0047] 复位晶体管M5的栅极与对应的第一扫描信号线S1电连接，复位晶体管M5的第一极与参考电压信号线VREF电连接，复位晶体管M5的第二极与驱动晶体管M0的栅极电连接。

[0048] 第二发光控制晶体管M6的栅极与对应的发光控制信号线EM电连接，第二发光控制晶体管M6的第一极与驱动晶体管M0的第二极电连接，第二发光控制晶体管M6的第二极与发
光器件L的第一极电连接。

[0049] 存储电容CST的第一电极与驱动晶体管M0的栅极电连接，存储电容CST的第二电极与第一电源线PVDD电连接。

[0050] 发光器件L的第二极与第二电源端电连接。

[0051] 示例性地，上述晶体管可以均设置为P型晶体管。或者，上述晶体管也可以均设置为N型晶体管，在此不作限定。并且，可以根据晶体管的类型与其栅极加载的电压的类型，将
第一极设置为源极，第二极设置为漏极；或者，将第一极设置为漏极，第二极设置为源极，这
可以根据实际应用环境来确定，在此不作限定。

[0052] 在具体实施时，第一电源线的电压可以为高电压，第二电源端的电压可以为低电压或接地电压。当然，在实际应用中，上述电压的具体数值可以根据实际应用环境来设计确
定，在此不作限定。

[0053] 在具体实施时，上述各晶体管可以是薄膜晶体管(TFT，Thin Film Transistor)，也可以是金属氧化物半导体场效应管(MOS，Metal Oxide Scmiconductor)，在此不作限定。

[0054] 在具体实施时，图5示意出了图4所示的像素电路的信号时序图。其中，s1代表第一扫描信号线S1上的信号，s2代表第二扫描信号线S2上的信号，em代表发光控制信号线EM上
的信号。具体地，一帧时间可以包括：T1～T3阶段。

[0055] 在T1阶段中，由于信号s2为高电平信号，因此数据写入晶体管M2、第一阈值补偿晶体管M41以及第二阈值补偿晶体管M42均截止。由于信号em为高电平信号，因此第一发光控
制晶体管M1和第二发光控制晶体管M6均截止。由于信号s1为低电平信号，因此，初始化晶体
管M3和复位晶体管M5均导通。

[0056] 导通的初始化晶体管M3将参考电压信号线VREF上的信号提供给发光器件L的第一端，以对发光器件L进行复位。导通的复位晶体管M5将参考电压信号线VREF上的信号提供给
驱动晶体管M0的栅极，以对驱动晶体管M0的栅极进行复位。

[0057] 在T2阶段中，由于信号em为高电平信号，因此第一发光控制晶体管M1和第二发光控制晶体管M6均截止。由于信号s1为高电平信号，因此，初始化晶体管M3和复位晶体管M5均
截止。由于信号s2为低电平信号，因此数据写入晶体管M2、第一阈值补偿晶体管M41以及第
二阈值补偿晶体管M42均导通。

[0058] 导通的数据写入晶体管M2将数据线DATA上的电压Vdata提供给驱动晶体管M0的第一极。并且导通的第一阈值补偿晶体管M41与第二阈值补偿晶体管M42可以将驱动晶体管M0
的栅极和第二极电连接，以使驱动晶体管M0形成二极管连接结构，从而使得驱动晶体管M0
的第一极的电压Vdata通过二极管结构的驱动晶体管M0对驱动晶体管M0的栅极进行充电，
在驱动晶体管M0的栅极的电压变为Vdata-|Vth|时，驱动晶体管M0截止，并通过存储电容
CST存储驱动晶体管M0的栅极的电压。其中，Vth代表驱动晶体管M0的阈值电压。

[0059] 在T3阶段中，由于信号s1为高电平信号，因此，初始化晶体管M3和复位晶体管M5均截止。由于信号s2为高电平信号，因此数据写入晶体管M2、第一阈值补偿晶体管M41以及第
二阈值补偿晶体管M42均截止。由于信号em为低电平信号，因此第一发光控制晶体管M1和第
二发光控制晶体管M6均导通。

[0060] 导通的第一发光控制晶体管M1将第一电源线PVDD上的电压Vdd提供给驱动晶体管M0的第一极，并且，驱动晶体管M0的栅极电压为Vdata-|Vth|。则驱动晶体管M0产生驱动发
光器件L发光的电流IL可以满足公式：IL＝k(Vdd-Vdata)2。并且，电流IL可以通过导通的第
二发光控制晶体管M6提供给发光器件L的阳极，以及发光器件L的阴极加载低电压信号，以
使发光器件L发光。

[0061] 本发明实施例中的显示面板，通过屏蔽电容CF存储电荷的作用，在信号s2由低电平信号切换为高电平信号时，可以使节点N4的电荷被存储到屏蔽电容CF中。从而可以避免
节点N4的电荷注入节点N1，从而可以使驱动晶体管M0的栅极的电压保持稳定，以使电流IL
保持稳定，进而提高显示面板的显示均一性。

[0062] 示例性地，为了降低漏电流对驱动晶体管M0的栅极电压的影响，在具体实施时，如图4所示，复位晶体管M5可以设置为双栅型结构的晶体管。具体地，复位晶体管M5可以包括：
第一初始化晶体管M51和第二初始化晶体管M52；其中，第一初始化晶体管M51和第二初始化
晶体管M52的栅极均与第一扫描信号线S1电连接，第一初始化晶体管M51的第一极与参考电
压信号线VREF电连接，第一初始化晶体管M51的第二极与第二初始化晶体管M52的第一极电
连接，第二初始化晶体管M52的第二极与驱动晶体管M0的栅极电连接。

[0063] 示例性地，下面结合图6与图7进行说明。其中，图6为上述像素电路在衬底基板10上的布局(Layout)示意图。图7为图6所示的布局示意图中沿AA’方向的剖视结构示意图。

[0064] 示例性地，图6和图7示意出了上述像素电路中的有源半导体层400、第一导电层100、第二导电层200以及第三导电层300的层叠位置关系的示意图。其中，需要说明的是，显
示面板还可以包括：位于有源半导体层400与第一导电层100之间的栅绝缘层610，位于第一
导电层100与第二导电层200之间的层间介质层620，以及位于第二导电层200与第三导电层
300之间的层间绝缘层630。进一步地，显示面板还可以包括：位于第一阈值补偿晶体管M41
的有源层与衬底基板10之间的缓冲层640，即缓冲层640位于有源半导体层400与衬底基板
10之间，以提高有源半导体层400的附着力。

[0065] 在具体实施时，在本发明实施例中，结合图6与图7所示，有源半导体层400可采用半导体材料并通过图案化形成。有源半导体层400可用于制作上述的各晶体管的有源层，各
有源层可以包括源极区、漏极区以及源极区和漏极区之间的沟道区。例如，第一阈值补偿晶
体管M41的有源层包括第一源极区M41-S、第一漏极区M41-D以及位于第一源极区M41-S和第
一漏极区M41-D之间的第一沟道区M41-A；其中，第一源极区M41-S作为第一阈值补偿晶体管
M41的第一极，第一漏极区M41-D作为第一阈值补偿晶体管M41的第二极。第二阈值补偿晶体
管M42的有源层包括第二源极区M42-S、第二漏极区M42-D以及位于第二源极区M42-S和第二
漏极区M42-D之间的第二沟道区M42-A；其中，第二源极区M42-S作为第二阈值补偿晶体管
M42的第一极，第二漏极区M42-D作为第二阈值补偿晶体管M42的第二极。

[0066] 示例性地，图7示出了第一阈值补偿晶体管M41的有源层的第一源极区M41-S、第一漏极区M41-D以及第一沟道区M41-A。第二阈值补偿晶体管M42的有源层的第二源极区M42-
S、第二漏极区M42-D以及第二沟道区M42-A。第二发光控制晶体管M6的有源层的源极区M6-S
(作为第二发光控制晶体管M6的第一极)、漏极区M6-D(作为第二发光控制晶体管M6的第二
极)以及沟道区M6-A。数据写入晶体管M2的有源层的源极区M2-S(作为数据写入晶体管M2的
第一极)。

[0067] 示例性地，在具体实施时，可以使第一漏极区M41-D和第二源极区M42-S设置为一体结构。当然，在实际应用中，可以根据实际应用环境来设计确定，在此不作限定。

[0068] 示例性地，可以使上述晶体管的有源层一体设置。示例性地，有源半导体层400可采用非晶硅、多晶硅、氧化物半导体材料等制作。需要说明的是，上述的源极区和漏极区可
为掺杂有n型杂质或p型杂质的区。

[0069] 在具体实施时，在本发明实施例中，结合图6与图7所示，第一导电层100可以包括：第一扫描信号线S1、第二扫描信号线S2、发光控制信号线EM、上述像素电路中的各个晶体管
的栅极以及存储电容CST的第一电极。例如，图6与图7示出了第一扫描信号线S1、第二扫描
信号线S2、发光控制信号线EM、第一阈值补偿晶体管M41的栅极M41-G、第二阈值补偿晶体管
M42的栅极M42-G、第二发光控制晶体管M6的栅极M6-G。并且，驱动晶体管M0的栅极(图7未示
出)可以作为存储电容CST的第一电极。其中，在垂直于衬底基板10所在平面的方向上，第一
扫描信号线S1、第二扫描信号线S2、发光控制信号线EM与有源半导体层400具有交叠区域。
针对第一扫描信号线S2和有源半导体层400的交叠区域，交叠区域中的第一扫描信号线S2
可以为第一阈值补偿晶体管M41的栅极M41-G和第二阈值补偿晶体管M42的栅极M42-G，交叠
区域中的有源半导体层400可以为第一阈值补偿晶体管M41的沟道区M41-A和第二阈值补偿
晶体管M42的沟道区M42-A。其余同理，在此不作赘述。

[0070] 在具体实施时，在本发明实施例中，结合图6与图7所示，第二导电层200可以包括：参考电压信号线VREF、电极导电部CST-2、第一阳极连接层220。该电极导电部CST-2作为存
储电容CST的第二电极。也就是说，存储电容CST的第二电极位于驱动晶体管M0的栅极背离
衬底基板10一侧。

[0071] 在具体实施时，在本发明实施例中，结合图6与图7所示，第三导电层300可以包括：数据线DATA，第一电源线PVDD以及用于使上述晶体管、存储电容CST电连接的连接部以及第
二阳极连接层。例如，图6和图7示出了数据线DATA，第一电源线PVDD、使第一阈值补偿晶体
管M41的第一源极区M41-S和驱动晶体管M0的栅极电连接的连接部320以及第二阳极连接层
310。其中，连接部320的一端通过贯穿栅绝缘层610、层间介质层620以及层间绝缘层630的
过孔632与第一阈值补偿晶体管M41的第一源极区M41-S电连接，连接部320的另一端通过贯
穿层间介质层620以及层间绝缘层630的过孔与驱动晶体管M0的栅极电连接。第二阳极连接
层310的一端通过贯穿层间绝缘层630的过孔与第一阳极连接层220电连接，第一阳极连接
层220通过贯穿层间介质层620和栅绝缘层610的过孔与第二发光控制晶体管M6的漏极区
M6-D电连接。并且，第三导电层300背离衬底基板10一侧还设置有平坦化层，平坦化层背离
衬底基板10一侧依次设置发光器件L的阳极、发光功能层阳极阴极。其中，阳极用过贯穿平
坦化层的过孔与第二阳极连接层310电连接。

[0072] 在具体实施时，在本发明实施例中，结合图6与图7所示，针对对应同一行子像素的第一扫描信号线S1、第二扫描信号线S2、参考电压信号线VREF以及发光控制信号线EM，第二
扫描信号线S2在衬底基板10的正投影位于第一扫描信号线S1在衬底基板10的正投影和发
光控制信号线EM在衬底基板10的正投影之间。驱动晶体管所在区域在衬底基板10的正投影
位于第二扫描信号线S2在衬底基板10的正投影与发光控制信号线EM在衬底基板10的正投
影之间。第一扫描信号线S1在衬底基板10的正投影位于参考电压信号线VREF在衬底基板10
的正投影与第二扫描信号线S2在衬底基板10的正投影之间。当然，在实际应用中，还可以根
据实际应用环境来设计确定上述信号线的实施方式，在此不作限定。

[0073] 在具体实施时，在本发明实施例中，第一导电层100、第二导电层200以及第三导电层300的材料可以为金属材料，例如，金、银、铜、铝、钼等，在此不作限定。

[0074] 需要说明的是，上述有源半导体层400、第一导电层100、第二导电层200以及第三导电层300的实施方式可以与相关技术中的基本相同，在此不作详细赘述。

[0075] 示例性地，在具体实施时，在本发明实施例中，结合图6与图7所示，显示面板还可以包括：与每一子像素一一对应的屏蔽层；其中，针对同一子像素，第一漏极区和第二源极
区中的至少一个在衬底基板10的正投影与屏蔽层在衬底基板10的正投影具有交叠区。并
且，屏蔽层为屏蔽电容CF的第二电极，与屏蔽层具有交叠区的第一漏极区和第二源极区中
的至少一个为屏蔽电容CF的第一电极。示例性地，一条数据线在衬底基板10的正投影与相
邻列子像素中的屏蔽层在衬底基板10的正投影具有交叠区域。示例性地，第一电源线PVDD
在衬底基板10的正投影与屏蔽层在衬底基板10的正投影也具有交叠区域。

[0076] 示例性地，在具体实施时，在本发明实施例中，结合图6与图7所示，屏蔽层可以包括第一屏蔽层210；第一屏蔽层210与存储电容CST的第二电极(即电极导电部CST-2)同层且
绝缘设置。即第一屏蔽层210位于第二导电层200。这样可以采用同一构图工艺即可以形成
第一屏蔽层210和第二导电层200中的其他结构，从而可以降低工艺制备难度，降低成本。

[0077] 示例性地，在具体实施时，在本发明实施例中，结合图6与图7所示，显示面板可以包括：与每一子像素一一对应的第一屏蔽层210；其中，各数据线位于第一屏蔽层210背离衬
底基板10一侧。针对同一子像素，第一漏极区M41-D和第二源极区M42-S中的至少一个在衬
底基板10的正投影与第一屏蔽层210在衬底基板10的正投影具有交叠区。并且，第一屏蔽层
210设置为屏蔽电容CF的第二电极，与第一屏蔽层210具有交叠区的第一漏极区和第二源极
区中的至少一个设置为屏蔽电容CF的第一电极。并且，第一电源线PVDD在衬底基板10的正
投影与第一屏蔽层210在衬底基板10的正投影也可以具有交叠区域。

[0078] 示例性地，在具体实施时，在本发明实施例中，结合图6与图7所示，第一漏极区M41-D和第二源极区M42-S设置为一体结构，则第一屏蔽层210在衬底基板10的正投影可以
与第一漏极区M41-D和第二源极区M42-S形成的一体结构在衬底基板10的正投影具有交叠
区域。并且，第一屏蔽层210在衬底基板10的正投影与第一扫描信号线S1和第二扫描信号线
S2在衬底基板10的正投影不交叠。这样可以避免第一屏蔽层210对第一扫描信号线S1和第
二扫描信号线S2上传输的信号造成干扰。

[0079] 需要说明的是，在具体实施时，在本发明实施例中，可以使固定电压信号端与第一屏蔽层210电连接，以对第一屏蔽层210加载固定电压值的电压信号。

[0080] 示例性地，在具体实施时，在本发明实施例中，可以使固定电压信号端与第一电源线PVDD电连接。例如，如图6与图7所示，第一电源线PVDD通过贯穿层间绝缘层630的过孔631
与第一屏蔽层210电连接，以使第一屏蔽层210上加载第一电源线PVDD上传输的电压。这样
可以采用显示面板中通过设置的传输固定电压值信号的第一电源线PVDD为第一屏蔽层210
传输信号，从而可以不用额外的设置传输固定电压值信号的信号线，进而降低布线设计难
度，降低工艺制备难度。

[0081] 示例性地，在具体实施时，在本发明实施例中，结合图6与图7所示，一条数据线DATA在衬底基板10的正投影与相邻列子像素对应的第一屏蔽层210在衬底基板10的正投影
具有交叠区域。并且，针对与第一屏蔽层210在衬底基板10的正投影具有交叠区域的数据线
DATA和第一电源线PVDD，第一电源线PVDD位于该数据线DATA以及与该数据线DATA对应的子
像素之间。例如，一列子像素对应一条第一电源线PVDD，则可以使同一列子像素对应一条第
一电源线PVDD和一条数据线DATA，并且一列子像素中的每个子像素一一对应一个第一屏蔽
层210，那么可以有每相邻的两列子像素，由左侧指向右侧的行方向上，第一列子像素对应
的第一电源线PVDD和数据线DATA在衬底基板10的正投影与第二列子像素对应的第一屏蔽
层210在衬底基板10的正投影具有交叠区域。且，第一列子像素对应的第一电源线PVDD通过
贯穿层间绝缘层630的过孔与第二列子像素对应的第一屏蔽层210电连接。由于连接部320
需要通过过孔632与第一阈值补偿晶体管M41的第一源极区M41-S电连接，因此通过使第一
列子像素对应的第一电源线PVDD与第二列子像素对应的第一屏蔽层210电连接，可以避免
对过孔632的影响，从而可以不用调整过孔632的位置，直接采用相关技术中的制备方式制
备过孔632，进而降低工艺制备难度和设计难度。

[0082] 本发明实施例提供了又一种显示面板，其结构示意图如图8和图9所示。其针对上述实施例中的实施方式进行了变形。下面仅说明本实施例与上述实施例的区别之处，其相
同之处在此不作赘述。

[0083] 在具体实施时，在本发明实施例中，如图8和图9所示，屏蔽层也可以包括第二屏蔽层220；其中，可以使第二屏蔽层220位于衬底基板10与缓冲层640之间。也就是说，可以在衬
底基板10与缓冲层640之间设置第四导电层，该第四导电层可以包括多个间隔设置的第二
屏蔽层220。

[0084] 具体地，在具体实施时，在本发明实施例中，如图8和图9所示，显示面板还可以包括：与每一子像素spx一一对应的第二屏蔽层220；其中，针对同一子像素，第一漏极区M41-D
和第二源极区M42-S中的至少一个在衬底基板10的正投影与第二屏蔽层220在衬底基板10
的正投影具有交叠区。并且，第二屏蔽层220为屏蔽电容CF的第二电极，与第二屏蔽层220具
有交叠区的第一漏极区和第二源极区中的至少一个为屏蔽电容CF的第一电极。并且，第一
电源线PVDD在衬底基板10的正投影与第二屏蔽层220在衬底基板10的正投影也具有交叠区
域。

[0085] 示例性地，在具体实施时，在本发明实施例中，结合图8与图9所示，第一漏极区M41-D和第二源极区M42-S可以设置为一体结构，则第二屏蔽层220在衬底基板10的正投影
可以与第一漏极区M41-D和第二源极区M42-S形成的一体结构在衬底基板10的正投影具有
交叠区域。并且，第二屏蔽层220在衬底基板10的正投影与第一扫描信号线S1和第二扫描信
号线S2在衬底基板10的正投影不交叠。

[0086] 需要说明的是，在具体实施时，在本发明实施例中，固定电压信号端与第二屏蔽层220电连接，以对第二屏蔽层220加载固定电压值的电压信号。示例性地，可以使固定电压信
号端与第一电源线PVDD电连接。例如，如图8与图9所示，可以使第一电源线PVDD通过贯穿缓
冲层640、栅绝缘层610、层间介质层620以及层间绝缘层630的过孔633与第二屏蔽层220电
连接，以使第二屏蔽层220上加载第一电源线PVDD上传输的电压。

[0087] 示例性地，在具体实施时，在本发明实施例中，结合图8与图9所示，一条数据线DATA在衬底基板10的正投影与相邻列子像素对应的第二屏蔽层220在衬底基板10的正投影
具有交叠区域。并且，针对与第二屏蔽层220在衬底基板10的正投影具有交叠区域的数据线
DATA和第一电源线PVDD，第一电源线PVDD位于该数据线DATA以及与该数据线DATA对应的子
像素之间。例如，可以使一列子像素对应一条第一电源线PVDD，则可以使同一列子像素对应
一条第一电源线PVDD和一条数据线DATA，并且可以使一列子像素中的每个子像素一一对应
一个第二屏蔽层220，那么可以有每相邻的两列子像素，由左侧指向右侧的行方向上，可以
使第一列子像素对应的第一电源线PVDD和数据线DATA在衬底基板10的正投影与第二列子
像素对应的第二屏蔽层220在衬底基板10的正投影具有交叠区域。且，可以使第一列子像素
对应的第一电源线PVDD通过贯穿缓冲层640、栅绝缘层610、层间介质层620以及层间绝缘层
630的过孔633与第二列子像素对应的第二屏蔽层220电连接。由于连接部320需要通过过孔
632与第一阈值补偿晶体管M41的第一源极区M41-S电连接，因此通过使第一列子像素对应
的第一电源线PVDD与第二列子像素对应的第二屏蔽层220电连接，可以避免对过孔632的影
响，从而可以不用调整过孔632的位置，直接采用相关技术中的制备方式制备过孔632，进而
降低工艺制备难度和设计难度。

[0088] 需要说明的是，图8和图9所示的有源半导体层400、第一导电层100、第二导电层200以及第三导电层300的实施方式可以与上述实施例中的结构基本相同，在此不作详细赘
述。

[0089] 本发明实施例提供了又一种显示面板，其结构示意图如图10和图11所示。其针对上述实施例中的实施方式进行了变形。下面仅说明本实施例与上述实施例的区别之处，其
相同之处在此不作赘述。

[0090] 在具体实施时，在本发明实施例中，如图10和图11所示，可以使显示面板既具有第一屏蔽层210，又具有第二屏蔽层220。这样可以提高屏蔽电容CF的存储能力，进一步避免节
点N4的电荷注入节点N1，从而可以使驱动晶体管的栅极的电压保持稳定，进而提高显示面
板的显示均一性。

[0091] 示例性地，在具体实施时，在本发明实施例中，如图10和图11所示，可以使第一屏蔽层210在衬底基板10的正投影覆盖第二屏蔽层220在衬底基板10的正投影。也可以使第二
屏蔽层220在衬底基板10的正投影覆盖第一屏蔽层210在衬底基板10的正投影。可选地，如
图10和图11所示，可以使第一屏蔽层210在衬底基板10的正投影与第二屏蔽层220在衬底基
板10的正投影重叠。这样可以降低第一屏蔽层210与第二屏蔽层220的设计难度和工艺制备
难度。当然，在实际应用中，可以根据实际应用环境来设计确定第一屏蔽层210和第二屏蔽
层220实施方式，在此不作限定。

[0092] 示例性地，在具体实施时，在本发明实施例中，第一屏蔽层210的实施方式可以与上述实施例中的实施方式基本相同，在此不作赘述。

[0093] 示例性地，在具体实施时，在本发明实施例中，如图10和图11所示，第一电源线PVDD可以通过贯穿层间绝缘层630的过孔634与第一屏蔽层210电连接，第一屏蔽层210可以
通过贯穿层间介质层620、栅绝缘层610以及缓冲层640的过孔635与第二屏蔽层220电连接。

[0094] 需要说明的是，图10和图11所示的有源半导体层400、第一导电层100、第二导电层200以及第三导电层300的实施方式可以与上述实施例中的结构基本相同，在此不作详细赘
述。

[0095] 本发明实施例提供了又一种显示面板，其结构示意图如图12和图13所示。其针对上述实施例中的实施方式进行了变形。下面仅说明本实施例与上述实施例的区别之处，其
相同之处在此不作赘述。

[0096] 在具体实施时，在本发明实施例中，如图12和图13所示，屏蔽层也可以包括第三屏蔽层230。该第三屏蔽层230与存储电容CST的第二电极(即电极导电部CST-2)同层且绝缘设
置。即第三屏蔽层230可以位于第二导电层200。具体地，显示面板还可以包括：与每一子像
素一一对应的第三屏蔽层230；其中，各数据线可以位于第三屏蔽层230背离衬底基板10一
侧。针对同一子像素，第一漏极区M41-D和第二源极区M42-S中的至少一个在衬底基板10的
正投影与第三屏蔽层230在衬底基板10的正投影具有交叠区。并且，第三屏蔽层230为屏蔽
电容CF的第二电极，与第三屏蔽层230具有交叠区的第一漏极区和第二源极区中的至少一
个为屏蔽电容CF的第一电极。并且，第一电源线PVDD在衬底基板10的正投影与第三屏蔽层
230在衬底基板10的正投影也具有交叠区域。

[0097] 示例性地，在具体实施时，在本发明实施例中，结合图12和图13所示，第一漏极区M41-D和第二源极区M42-S为一体结构，则第三屏蔽层230在衬底基板10的正投影可以与第
一漏极区M41-D和第二源极区M42-S形成的一体结构在衬底基板10的正投影具有交叠区域。
并且，第三屏蔽层230在衬底基板10的正投影与第一扫描信号线S1和第二扫描信号线S2在
衬底基板10的正投影不交叠。

[0098] 示例性地，在具体实施时，在本发明实施例中，以对第三屏蔽层230加载固定电压值的电压信号。示例性地，可以使固定电压信号端与参考电压信号线VREF电连接。例如，如
图12与图13所示，可以使第三屏蔽层230直接与参考电压信号线VREF电连接，以使第三屏蔽
层230上加载参考电压信号线VREF上传输的固定电压值的电压信号。

[0099] 进一步地，在具体实施时，在本发明实施例中，如图12与图13所示，可以将每一条参考电压信号线VREF向下方延伸出突出的部分，以使该突出的部分形成第三屏蔽层230。这
样可以使同一行子像素对应的第三屏蔽层230和参考电压信号线VREF设置为一体结构。并
且，这样还可以使参考电压信号线VREF和第三屏蔽层230均位于第二导电层200，因此，可以
在制备显示面板时，将原本形成参考电压信号线VREF的图形进行设置，以同时形成参考电
压信号线VREF和第三屏蔽层230。从而可以降低工艺制备难度，提高工艺制备效率，降低成
本。

[0100] 示例性地，在具体实施时，在本发明实施例中，结合图12和图13所示，可以使一条数据线DATA在衬底基板10的正投影与相邻列子像素对应的第三屏蔽层230在衬底基板10的
正投影具有交叠区域。并且，针对与第三屏蔽层230在衬底基板10的正投影具有交叠区域的
数据线DATA和第一电源线PVDD，第一电源线PVDD位于该数据线DATA以及与该数据线DATA对
应的子像素之间。例如，一列子像素对应一条第一电源线PVDD，则可以使同一列子像素对应
一条第一电源线PVDD和一条数据线DATA，并且一列子像素中的每个子像素一一对应一个第
三屏蔽层230，那么可以有每相邻的两列子像素，由左侧指向右侧的行方向上，第一列子像
素对应的第一电源线PVDD和数据线DATA在衬底基板10的正投影与第二列子像素对应的第
三屏蔽层230在衬底基板10的正投影具有交叠区域。

[0101] 进一步地，在具体实施时，在本发明实施例中，如图12与图13所示，第三屏蔽层230的形状设置为折线型(例如第三屏蔽层230的形状为“L”型)。由于连接部320需要通过过孔
632与第一阈值补偿晶体管M41的第一源极区M41-S电连接，因此通过使第三屏蔽层230的形
状设置为折线型，可以避免对过孔632的影响，从而可以不用调整过孔632的位置，直接采用
相关技术中的制备方式制备过孔632，进而降低工艺制备难度和设计难度。

[0102] 需要说明的是，图12和图13所示的有源半导体层400、第一导电层100、第二导电层200以及第三导电层300的实施方式可以与上述实施例中的结构基本相同，在此不作详细赘
述。

[0103] 基于同一发明构思，本发明实施例还提供了一种显示装置，包括本发明实施例提供的上述显示面板。该显示装置解决问题的原理与前述显示面板相似，因此该显示装置的
实施可以参见前述显示面板的实施，重复之处在此不再赘述。

[0104] 在具体实施时，在本发明实施例中，显示装置可以为如图14所示的全面屏的手机。当然，在具体实施时，显示装置还可以为车载显示装置、平板电脑、电视机、显示器、笔记本
电脑、数码相框、导航仪等任何具有显示功能的产品或部件。对于该显示装置的其它必不可
少的组成部分均为本领域的普通技术人员应该理解具有的，在此不做赘述，也不应作为对
本发明的限制。

[0105] 本发明实施例提供的显示面板及显示装置，通过使阈值补偿电路包括：第一阈值补偿晶体管、第二阈值补偿晶体管以及屏蔽电容；其中，通过设置第一阈值补偿晶体管和第
二阈值补偿晶体管，可以相当于增加了晶体管的沟道区的长度L，由于晶体管的电流I与沟
道区的长度L成反比，因此在沟道区的长度L增大时，晶体管的电流I可以减小，从而可以降
低从节点N4流入节点N1的电荷量。并且，通过设置屏蔽电容，可以利用屏蔽电容存储电荷的
作用，以使节点N4的电荷被存储到屏蔽电容中。这样在扫描信号线上的信号切换时，可以避
免节点N4的电荷注入节点N1，从而可以使驱动晶体管的栅极的电压保持稳定，进而提高显
示面板的显示均一性。

[0106] 显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围
之内，则本发明也意图包含这些改动和变型在内。