驱动电路及显示面板

摘要

本申请提供一种驱动电路及显示面板，在驱动电路结构中，时钟信号线群组包括多条时钟信号线，多条时钟信号线并排设置，相邻两时钟信号线之间具有第一间距；非高频信号线设置在所述时钟信号线群组的两侧；冗余时钟信号线设置在时钟信号线群组和非高频信号线之间；冗余时钟信号线接入的信号与时钟信号线接入的信号的频率和振幅相同。本申请通过增设冗余时钟信号线，使得时钟信号线群组中的时钟信号线受到的侧向电容耦合情况均相同，达到各个时钟信号线负载平衡的效果。

权利要求

1.一种驱动电路，其特征在于，包括：

信号发生器；

驱动电路单元；

时钟信号线群组，所述时钟信号线群组包括多条时钟信号线，所述时钟信号线的输入端电性连接于所述信号发生器，所述时钟信号线的输出端电性连接于所述驱动电路单元，多条所述时钟信号线并排设置，相邻的两所述时钟信号线之间具有第一间距；

非高频信号线，所述非高频信号线的输入端电性连接于所述信号发生器，所述非高频信号线设置在所述时钟信号线群组的两侧；以及冗余时钟信号线，所述冗余时钟信号线的输入端电性连接于所述信号发生器；所述冗余时钟信号线设置在所述时钟信号线群组和所述非高频信号线之间；所述冗余时钟信号线接入的信号的频率和振幅与所述时钟信号线接入的信号的频率和振幅相同；

所述冗余时钟信号线与相邻的所述时钟信号线具有第二间距，所述第二间距等于所述第一间距。

2.根据权利要求1所述的驱动电路，其特征在于，所述冗余时钟信号线与所述时钟信号线的厚度相等。

3.根据权利要求1所述的驱动电路，其特征在于，所述冗余时钟信号线的宽度小于或等于所述时钟信号线的宽度。

4.根据权利要求1所述的驱动电路，其特征在于，所述冗余时钟信号线的材料和所述时钟信号线的材料一致。

5.根据权利要求1所述的驱动电路，其特征在于，所述非高频信号线与相邻的所述冗余时钟信号线具有第三间距，所述第三间距等于所述第二间距。

6.根据权利要求1所述的驱动电路，其特征在于，所述非高频信号线为低频信号线或直流信号线。

7.根据权利要求6所述的驱动电路，其特征在于，所述非高频信号线为低频信号线，所述低频信号线的输出端电性连接于所述驱动电路单元或公共电极。

8.一种显示面板，其特征在于，包括如权利要求1-7任一项所述的驱动电路，所述驱动电路设于所述显示面板的非显示区。

说明书

驱动电路及显示面板

技术领域

[0001] 本申请涉及一种显示技术领域，特别涉及一种驱动电路及显示面板。

背景技术

[0002] 在现有1Gate 1Data（同一行子像素和同一条扫描线连接，同一列子像素与同一条数据线连接）架构的8K（分辨率为7680*4320）显示面板对信号变化的敏感性极高，而目前8K
显示面板中时钟信号线一般竖直排布在面板两侧，左右两侧的时钟信号线的旁边设置有低
频信号线A或直流信号线。如图1所示，时钟信号线CK1与时钟信号线CK6所受的侧向耦合效
应与中间时钟信号线CK2到时钟信号线CK5信号线不完全一致，因此会出现两侧时钟信号线
信号线负载与中间时钟信号线负载不同的情况，进而导致显示面板的水平线类不良。

发明内容

[0003] 本申请实施例提供一种驱动电路及显示面板，以解决现有的时钟信号线负载不同导致显示面板的水平线类不良的技术问题。

[0004] 本申请实施例提供一种驱动电路，其包括：

[0005] 信号发生器；

[0006] 驱动电路单元；

[0007] 时钟信号线群组，所述时钟信号线群组包括多条时钟信号线，所述时钟信号线的输入端电性连接于所述信号发生器，所述时钟信号线的输出端电性连接于所述驱动电路单
元；多条所述时钟信号线并排设置，相邻的两所述时钟信号线之间具有第一间距；

[0008] 非高频信号线，所述非高频信号线的输入端电性连接于所述信号发生器，所述非高频信号线设置在所述时钟信号线群组的两侧；以及

[0009] 冗余时钟信号线，所述冗余时钟信号线的输入端电性连接于所述信号发生器；所述冗余时钟信号线设置在所述时钟信号线群组和所述非高频信号线之间；所述冗余时钟信
号线与相邻的所述时钟信号线具有第二间距；所述第二间距等于所述第一间距，所述冗余
时钟信号线接入的信号的频率和振幅与所述时钟信号线接入的信号的频率和振幅相同。

[0010] 在本申请实施例的所述驱动电路中，所述冗余时钟信号线的宽度小于或等于所述时钟信号线的宽度。

[0011] 在本申请实施例的所述驱动电路中，所述冗余时钟信号线的材料和所述时钟信号线的材料一致。

[0012] 在本申请实施例的所述驱动电路中，所述冗余时钟信号线的材料为金属、金属合金和金属氧化物中的一种。

[0013] 在本申请实施例的所述驱动电路中，所述非高频信号线与相邻的所述冗余时钟信号线具有第三间距，所述第三间距等于第二间距。

[0014] 在本申请实施例的所述驱动电路中，所述非高频信号线为低频信号线或直流信号线。

[0015] 在本申请实施例的所述驱动电路中，所述非高频信号线为低频信号线，所述低频信号线的输出端电性连接于所述驱动电路单元或公共电极。

[0016] 本申请还涉及一种显示面板，其包括驱动电路，所述驱动电路设于所述显示面板的非显示区，其中，所述驱动电路包括：

[0017] 信号发生器；

[0018] 驱动电路单元；

[0019] 时钟信号线群组，所述时钟信号线群组包括多条时钟信号线，所述时钟信号线的输入端电性连接于所述信号发生器，所述时钟信号线的输出端电性连接于所述驱动电路单
元；多条所述时钟信号线并排设置，相邻的两所述时钟信号线之间具有第一间距；

[0020] 非高频信号线，所述非高频信号线的输入端电性连接于所述信号发生器，所述非高频信号线设置在所述时钟信号线群组的两侧；以及

[0021] 冗余时钟信号线，所述冗余时钟信号线的输入端电性连接于所述信号发生器，所述冗余时钟信号线的输出端空置；所述冗余时钟信号线设置在所述时钟信号线群组和所述
非高频信号线之间；所述冗余时钟信号线与相邻的所述时钟信号线具有第二间距；所述第
二间距等于所述第一间距，所述冗余时钟信号线接入的信号的频率和振幅与所述时钟信号
线接入的信号的频率和振幅相同。

[0022] 在本申请实施例的所述的显示面板中，所述冗余时钟信号线的宽度小于或等于所述时钟信号线的宽度。

[0023] 在本申请实施例的所述的显示面板中，所述冗余时钟信号线的材料和所述时钟信号线的材料一致。

[0024] 需要说明的是，本实施例的显示面板的驱动电路的结构与上述实施例的驱动电路的结构一致。

[0025] 本申请的驱动电路及显示面板通过在时钟信号线群组和非高频信号线之间增设冗余时钟信号线，冗余时钟信号线接入的信号与时钟信号线接入的信号的频率振幅相同，
且不接入面内；这样的设置使得时钟信号线群组中的时钟信号线受到的侧向电容耦合情况
均相同，达到各个时钟信号线负载平衡的效果，且画面显示无水平线不良的目的。

附图说明

[0026] 为了更清楚地说明本申请实施例或现有技术中的技术方案，下面对实施例中所需要使用的附图作简单的介绍。下面描述中的附图仅为本申请的部分实施例，对于本领域普
通技术人员而言，在不付出创造性劳动的前提下，还可以根据这些附图获取其他的附图。

[0027] 图1为现有技术的驱动电路的信号线布线的部分结构示意图；

[0028] 图2为本申请实施例的驱动电路的结构示意图；

[0029] 图3为图2中B部分的放大图;

[0030] 图4为图3中AA线的截面示意图；

[0031] 图5为本申请实施例的显示面板的结构示意图。

具体实施方式

[0032] 下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于
本申请中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施
例，都属于本申请保护的范围。

[0033] 在本申请的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”、“顺时针”、“逆时针”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特
定的方位构造和操作，因此不能理解为对本申请的限制。此外，术语“第一”、“第二”仅用于
描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。
由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个所述特征。在
本申请的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。

[0034] 在本申请的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可
以是机械连接，也可以是电连接或可以相互通讯；可以是直接相连，也可以通过中间媒介间
接相连，可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术
人员而言，可以根据具体情况理解上述术语在本申请中的具体含义。

[0035] 在本申请中，除非另有明确的规定和限定，第一特征在第二特征之“上”或之“下”可以包括第一和第二特征直接接触，也可以包括第一和第二特征不是直接接触而是通过它
们之间的另外的特征接触。而且，第一特征在第二特征“之上”、“上方”和“上面”包括第一特
征在第二特征正上方和斜上方，或仅仅表示第一特征水平高度高于第二特征。第一特征在
第二特征“之下”、“下方”和“下面”包括第一特征在第二特征正下方和斜下方，或仅仅表示
第一特征水平高度小于第二特征。

[0036] 下文的公开提供了许多不同的实施方式或例子用来实现本申请的不同结构。为了简化本申请的公开，下文中对特定例子的部件和设置进行描述。当然，它们仅仅为示例，并
且目的不在于限制本申请。此外，本申请可以在不同例子中重复参考数字和/或参考字母，
这种重复是为了简化和清楚的目的，其本身不指示所讨论各种实施方式和/或设置之间的
关系。此外，本申请提供了的各种特定的工艺和材料的例子，但是本领域普通技术人员可以
意识到其他工艺的应用和/或其他材料的使用。

[0037] 请参照图2和图3，图2为本申请实施例的驱动电路结构的结构示意图；图3为图2中B部分的放大图。

[0038] 本申请实施例提供一种驱动电路100，其包括信号发生器11、驱动电路单元12、时钟信号线群组13、非高频信号线14和冗余时钟信号线15。

[0039] 时钟信号线群组13包括多条时钟信号线131，多条时钟信号线131并排设置，相邻的两所述时钟信号线131之间具有第一间距D1。时钟信号线131的输入端电性连接于信号发
生器11，时钟信号线131的输出端电性连接于驱动电路单元12。

[0040] 非高频信号线14的输入端电性连接于信号发生器11。非高频信号线14设置在所述时钟信号线群组13的两侧。

[0041] 冗余时钟信号线15的输入端电性连接于所述信号发生器11，冗余时钟信号线15的输出端空置。所述冗余时钟信号线15设置在时钟信号线群组13和非高频信号线14之间。冗
余时钟信号线15与相邻的时钟信号线131具有第二间距D2。

[0042] 第二间距D2等于第一间距D1。冗余时钟信号线15接入的信号的频率和振幅与时钟信号线接入131的信号的频率和振幅相同。

[0043] 本申请实施例的驱动电路100通过在时钟信号线群组13和非高频信号线14之间增设冗余时钟信号线15，使得第一间距D1等于第二间距D2，冗余时钟信号线15接入的信号与
时钟信号线131接入的信号的频率振幅相同，且不接入面内。由于侧向耦合电容跟两个信号
线之间的距离以及信号线的接入电压有关，即在其他条件相同的情况下，二者之间的距离
越大，其耦合电容越小；在其他条件相同的情况下，二者接入的电压信号越大，其耦合电容
越大。因此增设了冗余时钟信号线15，以使每个时钟信号线131与其相邻的两个信号线之间
的距离均相等，以及冗余时钟信号线15和时钟信号线131接入相同的接入电压，以确保时钟
信号线群组13中的时钟信号线131受到的侧向电容耦合情况均相同，达到各个时钟信号线
131负载平衡的效果，且画面显示无水平线不良的目的。

[0044] 在一些实施例中，冗余时钟信号线15的输出端也可以连接其他元件或电路。只要冗余时钟信号线15接入的信号不影响整个电路结构即可。

[0045] 在本申请实施例的驱动电路100中，所述冗余时钟信号线15的宽度小于或等于所述时钟信号线131的宽度。由于冗余时钟信号线15、时钟信号线群组13均设置在驱动电路
100的边框区，因此冗余时钟信号线15的设置便于缩短边框宽度。在本实施例中，冗余时钟
信号线15的宽度小于时钟信号线131的宽度，进一步缩短边框的宽度。

[0046] 另外，冗余时钟信号线15的材料和所述时钟信号线131的材料一致。当冗余时钟信号线15和时钟信号线131均处于信号传输状态时，二者材料的一致性促使时钟信号线131的
耦合效应更加趋于相同，从而使得各时钟信号线15的负载趋于相同。

[0047] 可选的，冗余时钟信号线15的材料为金属、金属合金和金属氧化物中的一种。比如，铜、钼合金和氧化铟锡等。

[0048] 在本实施例中，由于侧向耦合电容的大小还涉及二者相对面的面积大小，面积越大侧向耦合电容的大小越大。请参照图4，因此设置冗余时钟信号线15和时钟信号线131的
厚度相等，以使每条时钟信号线131与其相邻的信号线的相对面的面积趋于相等，进而使得
每条时钟信号线131与其相邻的信号线的耦合电容相同。

[0049] 具体的，将与一冗余时钟信号线15距离最近的时钟信号线131设定为第一时钟信号线，将与该第一时钟信号线距离最近的时钟信号线131设定为第二时钟信号线。为了使冗
余时钟信号线15和第一时钟信号线之间的电容耦合效应，与相邻的两条时钟信号线131之
间的电容耦合效应趋于相同，可以将冗余时钟信号线15面向第一时钟信号线一侧的形状和
面积大小等同于第一时钟信号线面向第二时钟信号线一侧的形状和面积大小。

[0050] 进一步的，冗余时钟信号线15两个侧面的形状和面积大小与时钟信号线131两个侧面的形状和面积大小均对应相同。

[0051] 在本申请实施例的驱动电路100中，所述非高频信号线14与相邻的冗余时钟信号线15具有第三间距D3，第三间距D3等于第二间距D2。在实现窄边框时，第二间距D2一般为最
小距离，这样的设置保证第三距离D3为最小距离，以进一步缩短边框宽度。

[0052] 在一些实施例中，第三间距D3也可以是大于第二间距D2，避免非高频信号线14影响最边缘的时钟信号线131。

[0053] 可选的，所述非高频信号线14为低频信号线或直流信号线。在本申请实施例的驱动电路100中，所述非高频信号线14为低频信号线，驱动电路单元12为栅极驱动电路单元，
所述低频信号线14的输出端电性连接于栅极驱动电路单元12或公共电极（图中未示出）。当
然低频信号线14的输出端连接的元件也可以是其他，比如可以是像素电极，等等。

[0054] 当然在一些实施例中，驱动电路单元12也可以是源极驱动电路单元。

[0055] 另外，在本实施例以时钟信号线131的数量为六条，冗余时钟信号线15的数量为两条为例进行展示，但并不限于此。只要时钟信号线群组13的两侧至少各有一条冗余时钟信
号线15即可。

[0056] 在本实施例的工作过程中，信号发生器11向每个时钟信号线131和冗余时钟信号线15发生相同频率和振幅的时钟信号，且向非高频信号线14发生低频信号。

[0057] 此时，由于第一间距D1和第二间距D2相等，因此每个时钟信号线131受到的侧向电容耦合趋于相同，进而使得每个时钟信号线131的负载趋于平衡。

[0058] 最后，时钟信号线131将时钟信号传输至栅极驱动电路单元12，冗余时钟信号线15中的时钟信号不接入栅极驱动电路单元12。

[0059] 本申请还涉及一种显示面板1000，在本实施例中，如附图5，所述显示面板1000设有显示区AA以及围绕所述显示区AA设置的非显示区NA，在所述非显示区NA设置有驱动电路
200，其中，所述驱动电路200包括：

[0060] 信号发生器；

[0061] 驱动电路单元；

[0062] 时钟信号线群组，所述时钟信号线群组包括多条时钟信号线，所述时钟信号线的输入端电性连接于所述信号发生器，所述时钟信号线的输出端电性连接于所述驱动电路单
元；多条所述时钟信号线并排设置，相邻的两所述时钟信号线之间具有第一间距；

[0063] 非高频信号线，所述非高频信号线的输入端电性连接于所述信号发生器，所述非高频信号线设置在所述时钟信号线群组的两侧；以及

[0064] 冗余时钟信号线，所述冗余时钟信号的输入端电性连接于所述信号发生器，所述冗余时钟信号的输出端空置；所述冗余时钟信号线设置在所述时钟信号线群组和所述非高
频信号线之间；所述冗余时钟信号线与相邻的所述时钟信号线具有第二间距；所述第二间
距等于所述第一间距，所述冗余时钟信号线接入的信号的频率和振幅与所述时钟信号线接
入的信号的频率和振幅相同。

[0065] 在本申请实施例的所述的显示面板1000中，所述冗余时钟信号线的宽度小于或等于所述时钟信号线的宽度。

[0066] 在本申请实施例的所述的显示面板1000中，所述冗余时钟信号线的材料和所述时钟信号线的材料一致。

[0067] 需要说明的是，本实施例的显示面板1000的驱动电路200的结构与上述实施例的驱动电路100的结构一致。

[0068] 本申请的驱动电路及显示面板通过在时钟信号线群组和非高频信号线之间增设冗余时钟信号线，冗余时钟信号线接入的信号与时钟信号线接入的信号的频率振幅相同，
且不接入面内；这样的设置使得时钟信号线群组中的时钟信号线受到的侧向电容耦合情况
均相同，达到各个时钟信号线负载平衡的效果，且画面显示无水平线不良的目的。

[0069] 以上对本申请实施例所提供的一种驱动电路及显示面板进行了详细介绍，本文中应用了具体个例对本申请的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助
理解本申请的技术方案及其核心思想；本领域的普通技术人员应当理解：其依然可以对前
述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些
修改或者替换，并不使相应技术方案的本质脱离本申请各实施例的技术方案的范围。