MEMS麦克风系统

摘要

一种MEMS麦克风包括：基体；下部膜，其支撑在基体上；上部膜，其悬在下部膜上方；第一电极，其支撑在下部膜上；以及第二电极，其支撑在上部膜上。下部膜和上部膜围成腔，第一电极和第二电极位于腔中。下部膜和上部膜均由碳氮化硅(SiCN)形成。第一电极和第二电极均由多晶硅形成。

权利要求

1.一种MEMS麦克风，所述MEMS麦克风包括：基体；

下部膜，其支撑在基体上；

上部膜，其悬在下部膜上方；

第一电极，其支撑在下部膜上；以及第二电极，其支撑在上部膜上，对电极组件，其位于腔内，对电极组件包括：中间膜，其在下部膜和上部膜之间延伸，第三电极，其位于中间膜的面对第一电极的第一侧上，以及第四电极，其位于中间膜的面对第二电极的第二侧上，其中，第一电极和第三电极形成第一电容传感器，第二电极和第四电极形成第二电容传感器，

其中，下部膜和上部膜围成腔，第一电极和第二电极位于腔中，下部膜和上部膜是封闭的膜且对于灰尘颗粒和湿气基本上是无孔的，其中，下部膜和上部膜均由碳氮化硅(SiCN)形成，并且其中，第一电极和第二电极均由多晶硅形成。

2.根据权利要求1所述的MEMS麦克风，其中，下部膜、上部膜、第一电极和第二电极均由至少一个薄膜形成，下部膜、上部膜、第一电极和第二电极的各个薄膜具有250nm至500nm的厚度。

3.根据权利要求1所述的MEMS麦克风，其中，中间膜由碳氮化硅(SiCN)形成，并且其中，第三电极和第四电极均由多晶硅形成。

4.根据权利要求1所述的MEMS麦克风，其中，上部膜和下部膜中的至少一个包括蚀刻通入孔，在制造工艺期间，蚀刻剂经由蚀刻通入孔被引入到腔中，并且所述MEMS麦克风还包括：氮化物层，其沉积在具有蚀刻通入孔的上部膜和下部膜中的所述至少一个上，以密封蚀刻通入孔，

其中，氮化物层在低压下沉积，所述低压等于或小于1.3mbar。

5.根据权利要求1所述的MEMS麦克风，所述MEMS麦克风还包括：泄漏孔通道，其延伸穿过上部膜和下部膜。

6.根据权利要求1所述的MEMS麦克风，所述MEMS麦克风还包括：多个柱，其从上部膜延伸到下部膜，每个柱具有由碳氮化硅(SiCN)形成的围绕氧化物芯的壁。

7.一种制造MEMS麦克风的方法，所述方法包括：在基体上沉积第一碳氮化硅(SiCN)层，第一碳氮化硅(SiCN)层形成用于MEMS麦克风的下部膜；

在第一碳氮化硅(SiCN)层上沉积第一多晶硅层；

使第一多晶硅层图案化，以形成第一电极；

在第一碳氮化硅(SiCN)层和第一电极上沉积多个牺牲氧化物层；

在所述多个牺牲氧化物层上沉积第二多晶硅层；

使第二多晶硅层图案化，以形成第二电极；以及在第二电极和所述多个牺牲氧化物层上沉积第二碳氮化硅(SiCN)层，第二碳氮化硅(SiCN)层形成用于MEMS麦克风的上部膜，在第一碳氮化硅(SiCN)层和第二碳氮化硅(SiCN)层之间形成对电极组件，对电极组件包括：

中间膜，其布置在下部膜和上部膜之间，第三电极，其位于中间膜的面对第一电极的第一侧上，以及第四电极，其位于中间膜的面对第二电极的第二侧上，其中，第一电极和第三电极形成第一电容传感器，第二电极和第四电极形成第二电容传感器，

下部膜和上部膜是封闭的膜且对于灰尘颗粒和湿气基本上是无孔的。

8.根据权利要求7所述的方法，所述方法还包括：执行气相蚀刻工艺，以去除牺牲氧化物，释放上部膜和下部膜。

9.根据权利要求8所述的方法，所述方法还包括：经由形成在下部膜和上部膜中的至少一个中的蚀刻通入孔引入蚀刻剂；以及在下部膜和上部膜中的所述至少一个上沉积氮化物层，以密封蚀刻通入孔，其中，沉积氮化物层的步骤在低压下进行，所述低压小于1.3mbar。

10.根据权利要求7所述的方法，其中，所述中间膜由至少一个碳氮化硅(SiCN)层形成，并且

其中，第三电极和第四电极均由多晶硅形成。

11.根据权利要求10所述的方法，其中，第一间隙氧化物层沉积在第一电极和第三电极之间，并且

其中，第二间隙氧化物层沉积在第二电极和第四电极之间。

12.根据权利要求7所述的方法，所述方法还包括：在上部膜和下部膜之间形成柱，每个柱具有由碳氮化硅(SiCN)形成的围绕氧化物芯的壁。

说明书

MEMS麦克风系统

[0001] 相关申请的交叉引用

[0002] 本申请要求Herms等人于2017年9月22日提交的名称为“MEMS MICROPHONE SYSTEM”的第62/561,947号美国临时申请的优先权，所述美国临时申请的公开内容通过引
用全部合并于此。

技术领域

[0003] 本公开涉及微机电系统(MEMS：microelectromechanical system)、特别是涉及MEMS麦克风。

背景技术

[0004] 先前已知的MEMS麦克风芯片设计包括通过厚的穿孔外延层形成的固定电极，在固定电极下方是具有经由氧化物间隔件附接的锚定结构和弹簧的图案化多晶硅膜。为了制造
这样的芯片，多晶硅和牺牲氧化物层被沉积，然后牺牲氧化物层通过气相蚀刻被蚀刻掉。因
此，膜被释放并且自由运动。然而，制造工艺导致膜的前侧被打开并且容易受到颗粒和湿气
污染。

[0005] 较新的MEMS芯片已被设计为较少地受到颗粒污染。例如，已开发出一种Pancake设计(基于“Steel City”方法)，其使用两个完全封闭的、柔性的、机械联接的膜，并且多晶硅
电极位于两个膜之间。由于声压引起的膜位移导致内部电极内的电容变化，这进而可以从
ASIC读出。

[0006] 根据pancake方法，MEMS芯片的制造工艺通常需要湿法化学蚀刻工艺来释放膜。关键的是，MEMS芯片然后要经过无摩擦的干燥工艺。这样的干燥工艺会是复杂且精细的。

[0007] 所需要的是一种制造防颗粒MEMS麦克风芯片的方法，所述防颗粒MEMS麦克风芯片不需要湿法化学蚀刻并且具有已知的MEMS麦克风设计的附加优点。

附图说明

[0008] 图1是在制造MEMS麦克风的工艺中在第一氧化物层已沉积在其上并被图案化之后的晶片的示意性剖面图。

[0009] 图2是在第一SiCN膜层已沉积到第一氧化物层上之后的图1的晶片的示意性剖面图。

[0010] 图3是在第一多晶硅层已沉积到第一SiCN膜层上并被图案化以形成第一电极之后的图2的晶片的示意性剖面图。

[0011] 图4是在第二氧化物层已沉积在其上并被抛光之后的图3的晶片的示意性剖面图。

[0012] 图5是在第三氧化物层已沉积在其上之后的图4的晶片的示意性剖面图。

[0013] 图6是在第二多晶硅层已沉积在其上并被图案化以形成第二电极之后的图5的晶片的示意性剖面图。

[0014] 图7是在第四氧化物层已沉积在其上并被抛光之后的图6的晶片的示意性剖面图。

[0015] 图8是在沟槽被形成直到第一SiCN层之后的图7的晶片的示意性剖面图。

[0016] 图9是在第二SiCN层已沉积在第四氧化物层上以及沟槽的壁上之后的图8的晶片的示意性剖面图。

[0017] 图10是在第五氧化物层已沉积在其上之后的图9的晶片的示意性剖面图。

[0018] 图11是在抛光步骤之后的图10的晶片的示意性剖面图。

[0019] 图12是在第三SiCN层已沉积在其上之后并且在第三多晶硅层已沉积在其上并被图案化以形成第三电极之后的图11的晶片的示意性剖面图。

[0020] 图13是在对第二SiCN层和第三SiCN层穿孔之后的图12的晶片的示意性剖面图。

[0021] 图14是在第六氧化物层已沉积在其上并被抛光之后的图13的晶片的示意性剖面图。

[0022] 图15是在第七氧化物层已沉积在其上之后的图14的晶片的示意性剖面图。

[0023] 图16是在第四多晶硅层已沉积在其上并被图案化以形成第四电极之后的图15的晶片的示意性剖面图。

[0024] 图17是在第七氧化物层已沉积在其上并且沟槽已被形成为延伸直到第三SiCN层之后的图16的晶片的示意性剖面图。

[0025] 图18是在第四SiCN层已沉积在其上之后的图17的晶片的示意性剖面图。

[0026] 图19是在第八氧化物层已沉积在其上并被抛光之后的图18的晶片的示意性剖面图。

[0027] 图20是在第五SiCN层已沉积在其上并被穿孔之后并且在保护层已沉积在第五SiCN层的顶部上之后的图19的晶片的示意性剖面图。

[0028] 图21是在晶片被翻转过来之后的图20的晶片的示意性剖面图。

[0029] 图22是在背侧蚀刻步骤之后的图21的晶片的示意性剖面图。

[0030] 图23是在氧化物蚀刻步骤之后的图22的晶片的示意性剖面图。

[0031] 图24是在低压下沉积氮化物层以封闭蚀刻通入孔之后的图23的晶片的示意性剖面图。

具体实施方式

[0032] 为了促进对本公开的原理的理解，现在将参考附图中示出的实施例以及在以下所撰写的说明书中描述的实施例。理解的是，由此并不意图限制本公开的范围。还理解的是，
本公开包括对所示实施例的任何变型和修改，并且包括本公开所属领域的普通技术人员通
常会想到的本公开的原理的其他应用。

[0033] 本公开涉及一种防颗粒MEMS麦克风，所述防颗粒MEMS麦克风使用薄膜方法并且使用碳氮化硅(SiCN：silicon carbonitride)材料作为膜材料。作为SiCN的替代物，还考虑了
富硅氮化物(SiRiN：silicon rich nitride)。如下面所讨论的，MEMS传感器包括通过“上
部”膜和“下部”膜以及相应的侧壁围成的腔。腔将用于电容感测的电极封装在真空中。将电
极封装在封闭的膜之间的真空中提供了防颗粒和湿气不敏感性。

[0034] 电极利用诸如多晶硅的导电材料形成，并且支撑在利用SiCN(或者可替代地，SiRiN)形成的上部膜和下部膜上。SiCN为MEMS麦克风提供了有利的性能。SiCN是致密的且
耐HF酸蚀刻，HF酸是用于氧化物的主要蚀刻剂。因此，SiCN对于用于端点检测的氧化硅具有
高蚀刻选择性。SiCN还具有在100Mpa‑400Mpa的范围内的张应力，其非常适合基于MEMS的麦
克风的要求(估计目标值约为100‑200MPa张应力)。在干燥的气氛下，在室温下测得的SiCN
的电气层电阻为1019Ω/sq。当MEMS麦克风的机械组件将要从电气功能分离时，这种高值是
有用的。

[0035] 现在将参考图1至图24描述使用SiCN作为膜材料的基于薄膜的MEMS麦克风10。下面讨论的所有氧化物层和氮化物层均沉积为约250nm‑500nm的厚度。如图1所示，该工艺以
第一氧化物层14在基体或晶片12上的沉积和图案化开始。然后，第一SiCN层16沉积到第一
氧化物层14上，以用作装置10的下部柔性膜(图2)。

[0036] 第一多晶硅层18沉积到第一SiCN层16上并被图案化，以在下部膜上形成第一电极(图3)。然后，第二氧化物层20沉积到第一氧化物层14和第一电极18上。如图4中可见，第二
氧化物层20被抛光，以去除位于第一电极18的顶部上的氧化物。

[0037] 参照图5，第三氧化物层22沉积到第二氧化物层20上。然后，第二多晶硅层24沉积到第三氧化物层22上并被图案化，以形成第二电极(图6)。然后，第四氧化物层26沉积到第
三氧化物层22和第二电极24上，第四氧化物层26被抛光，以去除氧化物的在第二电极24上
的部分(图7)。第二电极24是电极18的对电极，从而第一电极18和第二电极24形成第一电容
传感器。电极18、24之间以及沟槽28之间的区域中的第二氧化物层22是用于第一电容传感
器的间隙氧化物。

[0038] 如图8所示，图案化步骤被实施以形成多个沟槽28，沟槽28延伸穿过氧化物层20、22、26直到第一SiCN层16。现参照图9，然后，第二SiCN层30沉积到第四氧化物层26上。如图9
中可见，第二SiCN层30也沉积到沟槽28中，并且衬里于沟槽28的壁上。当间隙氧化物被去除
以在电极18、24之间形成间隙时，第二SiCN层30将支撑第二电极24。

[0039] 现参照图10，第五氧化物层32沉积到第二SiCN层30上，以填充沟槽28。然后，第五氧化物层32被抛光，使得仅保留沟槽28中的氧化物(图11)。然后，第三SiCN层34沉积到第二
SiCN层30上并且沉积在氧化物填充的沟槽28上方(图12)。然后，第三多晶硅层36沉积到第
三SiCN层34上并被图案化，以形成第三电极(图12)。图案化步骤还被实施以形成穿孔38，穿
孔38延伸穿过第二SiCN层30和第三SiCN层34直到第四氧化物层26。

[0040] 现参照图14，第六氧化物层40沉积到第三SiCN层34和第三电极36上。如图14中可见，第六氧化物层40被抛光，以去除氧化物的在第三电极36上的部分。参照图15，然后，第七
氧化物层42沉积到抛光后的第六氧化物层40和第三电极36上(图15)。

[0041] 然后，第四多晶硅层44沉积到第七氧化物层上并被图案化，以形成第四电极(图16)。第二SiCN层30和第三SiCN层34形成中间膜，所述中间膜是对电极组件的一部分。第三
电极36支撑在第三SiCN层上，并且是第四电极44的对电极，使得第三电极36和第四电极44
形成第二电容传感器。电极36、44之间以及沟槽28之间的区域中的第七氧化物层42是用于
第二电容传感器的间隙氧化物。

[0042] 参照图17，第八氧化物层46沉积到第七氧化物层42和第四电极44上，然后被抛光。然后，图案化步骤被实施以形成延伸直到第三SiCN层34的多个沟槽48。在第三SiCN层34上
面的沟槽48在本文中将被称为上部沟槽，位于第一SiCN层和第二SiCN层之间的沟槽28在本
文中将被称为下部沟槽。如图17中可见，上部沟槽48中的每个与下部沟槽28对正。

[0043] 然后，第四SiCN层50沉积到第八氧化物层46和第四电极44上(图18)。如图18中可见，第四SiCN层50还沉积到上部沟槽48中，以衬里于沟槽的壁上。第九氧化物层52沉积到第
四SiCN层50上，以填充上部沟槽48，并且被抛光，使得仅保留沟槽中的氧化物。

[0044] 参照图20，然后，第五SiCN层54沉积到第四SiCN层50上并且沉积在氧化物填充的上部沟槽52上方。第四SiCN层和第五SiCN层形成装置的上部膜。图案化步骤还被实施以形
成穿孔56，穿孔56延伸穿过第四SiCN层50和第五SiCN层54直到第八氧化物层46。这些穿孔
56将在随后的步骤中用作用于蚀刻内部氧化物的蚀刻通入孔。如图21中可见，厚的氧化物
保护层58形成在第五SiCN层54上，以保护上部层，使得晶片可以被翻转过来。

[0045] 当装置10被翻转过来时，执行背侧蚀刻工艺，所述背侧蚀刻工艺去除晶片12的在有源区域下方的部分，以释放下部膜16的底侧(图22)。现参照图23，然后，装置10被翻转回
过来，从而可以执行氧化物蚀刻，以从腔64内去除包括间隙氧化物层和其他氧化物层的氧
化物。蚀刻剂利用气相蚀刻工艺经由SiCN层50、54中的蚀刻氧化物孔38、56被引入。

[0046] 参照图24，然后，氮化物保护层60在较低的压力下、例如在1.3mbar或小于1.3mbar下沉积在第五SiCN层54上，以密封蚀刻通入孔56。这使得以也为1.3mbar或小于1.3mbar的
低压气氛来密封腔。

[0047] 如图23和图24中可见，从最中央氧化物填充的沟槽之间除去氧化物形成了延伸穿过上部膜和下部膜的通道62。该通道62用作用于气压平衡并用于控制装置的频率特性的泄
漏孔。

[0048] 上部膜(SiCN层50、54)和下部膜(SiCN层16)封闭装置的两侧，从而封装腔64，电容器电极18、24、36、44位于腔64中。由于下部膜和上部膜至少对于灰尘颗粒和湿气而言基本
上是无孔的，因此装置是防颗粒且对湿气不敏感的。氧化物填充的沟槽28、48被对正，以在
腔内形成柱，所述柱保持膜之间的间隔。柱结合SiCN支撑层的使用，能够实现较宽的装置几
何形状。

[0049] 请注意的是，参考图1至图24描绘和描述的工艺不应被认为是对整体工艺的限制。可以使用附加的步骤或较少的步骤。出于诸如读出电路、其他装置制造等的各种原因，可以
包括附加的层沉积和图案化步骤。

[0050] 如上所述，所有的氧化物层和氮化物层沉积为约250nm‑500nm的厚度。SiCN可以使用诸如等离子增强化学气相沉积(PECVD：plasma‑enhanced chemical vapor deposition)
或低压化学气相沉积(LPCVD：low pressure chemical vapor deposition)的化学气相沉
积工艺来沉积。氧化物可以以任何合适的方式来沉积。SiCN可以使用气相蚀刻工艺和六氟
化硫(SF6：sulfur hexafluoride)基蚀刻材料来构成。取决于设计中设置的制造公差，氧化
物层的构成还可以使用HF蚀刻以及等离子或湿法化学蚀刻工艺来进行。

[0051] 在图1至图24中描述的工艺中，SiRiN可以用作SiCN的替代物。在如上所述地将SiCN用于膜层和将SiRiN用于膜层之间的主要区别在于，利用背侧蚀刻工艺释放膜可能不
得不通过湿法化学蚀刻而不是气相蚀刻来进行。如果使用湿法化学蚀刻，则必须使用无摩
擦干燥工艺来干燥装置。

[0052] 上述的将SiCN膜用于MEMS麦克风的薄膜方法与先前已知的装置和工艺相比具有许多优点。例如，SiCN材料的耐HF性允许使用现有技术的气相蚀刻工艺来释放膜。省去了具
有非常精细、无摩擦干燥工艺要求的湿法蚀刻释放工艺。

[0053] 与当前的麦克风工艺中的多晶硅膜相比，电气功能与机械膜分离。结果是，电源线变得更小，这减少了组合的电寄生阻抗。此外，通过将电极和机械膜分离，能够轻松实现每
个膜多个电极，这允许扩展功能(对高SPL的不同灵敏度范围、可能的压力传感器功能等)。

[0054] 在先前已知的防颗粒麦克风制造工艺中的晶片处理通常需要约35个掩模面。上述工艺需要约16个掩模面，因此与先前已知的工艺相比，该工艺可以以更低的复杂度执行。与
其他防颗粒麦克风设计(例如，“Steel City‑Pancake”方法)相比，SiCN层的抗张强度可用
于减少分析评估能力中的感应应力梯度不对称性。SiCN的使用还能够通过使用拉伸材料
(SiCN)而非压缩材料并避免高温外延工艺来减少MEMS内的机械不对称性。

[0055] 尽管已经在附图和前面的描述中详细示出和描述了本公开，但是其应被认为是示例性的，并且在特性上是非限制性的。理解的是，仅呈现了优选实施例，并且期望保护落入
本公开的精神内的所有改变、变型和其他的应用。