本发明公开了一种CMOS器件的沟道区的应力调节方法，包括步骤：步骤一、对半导体衬底进行弯曲。步骤二、在半导体衬底中形成浅沟槽隔离结构，半导体衬底的弯曲结构对浅沟槽隔离结构产生第一应力作用。步骤三、将半导体衬底由弯曲结构恢复为拉平结构，浅沟槽隔离结构的第一应力释放并对形成于有源区中的沟道区形成第二应力，沟道区的第二应力被调节为能增加CMOS器件的载流子迁移率。步骤四、在所述有源区中形成所述CMOS器件。本发明还公开了一种CMOS器件的沟道区的应力调节结构。本发明能调节CMOS器件的沟道区的应力，提高沟道区的载流子的迁移率，从而提高器件的性能。
1.一种CMOS器件的沟道区的应力调节结构，其特征在于：在半导体衬底上形成有浅沟槽隔离结构，由所述浅沟槽隔离结构隔离出有源区，所述CMOS器件形成于所述有源区中；
所述CMOS器件包括源区、漏区、栅极结构和沟道区，所述源区和所述漏区自对准形成在所述栅极结构两侧，所述沟道区位于所述源区和所述漏区之前且被所述栅极结构覆盖；
所述沟道区的应力调节结构由所述半导体衬底的弯曲结构和所述浅沟槽隔离结构组合而成；
在所述浅沟槽隔离结构形成之前，所述半导体衬底呈弯曲结构；
在所述浅沟槽隔离结构形成过程中，所述半导体衬底的弯曲结构对所述浅沟槽隔离结构产生第一应力作用；
在形成所述浅沟槽隔离结构之后，所述半导体衬底由弯曲结构恢复为拉平结构，所述浅沟槽隔离结构的第一应力释放并对所述沟道区形成第二应力，所述沟道区的第二应力被调节为能增加所述CMOS器件的载流子迁移率。
2.如权利要求1所述的CMOS器件的沟道区的应力调节结构，其特征在于：所述半导体衬底包括硅衬底。
3.如权利要求2所述的CMOS器件的沟道区的应力调节结构，其特征在于：所述CMOS器件包括NMOS和PMOS。
4.如权利要求3所述的CMOS器件的沟道区的应力调节结构，其特征在于：对于NMOS，在所述浅沟槽隔离结构形成之前，所述半导体衬底的弯曲结构为下凹型弯曲结构，所述第一应力为压应力，所述第二应力为拉应力。
5.如权利要求3所述的CMOS器件的沟道区的应力调节结构，其特征在于：对于PMOS，在所述浅沟槽隔离结构形成之前，所述半导体衬底的弯曲结构为上凸型弯曲结构，所述第一应力为拉应力，所述第二应力为压应力。
6.如权利要求2所述的CMOS器件的沟道区的应力调节结构，其特征在于：所述浅沟槽隔离结构包括采用HARP工艺填充于浅沟槽中的场氧化层。
7.如权利要求6所述的CMOS器件的沟道区的应力调节结构，其特征在于：所述浅沟槽隔离结构还包括形成于所述浅沟槽内侧表面的线性氧化层，所述场氧化层填充在形成有所述线性氧化层的所述浅沟槽中。
8.如权利要求1所述的CMOS器件的沟道区的应力调节结构，其特征在于：所述CMOS器件的工艺节点为28nm以下。
9.一种CMOS器件的沟道区的应力调节方法，其特征在于，包括如下步骤：步骤一、提供半导体衬底，对所述半导体衬底进行弯曲使所述半导体衬底呈弯曲结构；
步骤二、采用浅沟槽隔离工艺在所述半导体衬底中形成浅沟槽隔离结构，所述半导体衬底的弯曲结构对所述浅沟槽隔离结构产生第一应力作用；
由所述浅沟槽隔离结构隔离出有源区，所述CMOS器件形成于所述有源区中；
步骤三、将所述半导体衬底由弯曲结构恢复为拉平结构，所述浅沟槽隔离结构的第一应力释放并对形成于所述有源区中的沟道区形成第二应力，所述沟道区的第二应力被调节为能增加CMOS器件的载流子迁移率；
步骤四、在所述有源区中形成所述CMOS器件，包括：形成所述CMOS器件的栅极结构；
自对准在所述栅极结构的两侧形成源区和漏区；所述沟道区位于所述源区和所述漏区之前且被所述栅极结构覆盖。
10.如权利要求9所述的CMOS器件的沟道区的应力调节方法，其特征在于：所述半导体衬底包括硅衬底。
11.如权利要求10所述的CMOS器件的沟道区的应力调节方法，其特征在于：所述CMOS器件包括NMOS和PMOS。
12.如权利要求11所述的CMOS器件的沟道区的应力调节方法，其特征在于：对于NMOS，步骤一中，所述半导体衬底的弯曲结构为下凹型弯曲结构；所述第一应力为压应力，所述第二应力为拉应力。
13.如权利要求11所述的CMOS器件的沟道区的应力调节方法，其特征在于：对于PMOS，步骤一中，所述半导体衬底的弯曲结构为上凸型弯曲结构，所述第一应力为拉应力，所述第二应力为压应力。
14.如权利要求10所述的CMOS器件的沟道区的应力调节方法，其特征在于：步骤二中，所述浅沟槽隔离工艺包括：
采用HARP工艺在形成有所述线性氧化层的所述浅沟槽中填充场氧化层。
15.如权利要求9所述的CMOS器件的沟道区的应力调节方法，其特征在于：所述CMOS器件的工艺节点为28nm以下。
CMOS器件的沟道区的应力调节结构及应力调节方法
技术领域
[0001] 本发明涉及半导体集成电路制造领域，特别是涉及一种CMOS器件的沟道区的应力调节结构。本发明还涉及一种CMOS器件的沟道区的应力调节方法。
背景技术
[0002] CMOS器件包括NMOS和PMOS，随着CMOS器件尺寸的持续减小，工艺过程引入应力的影响越来越重要，机械应力对改善CMOS器件性能的研究越来越被关注，有研究表明浅沟道
隔离(shallow trench isolation，STI)的压应力可以降低NMOS对电荷的驱动力，而对PMOS
没有影响。同时提高NMOS和PMOS的源或漏区域的跨导(Gm)发现，NMOS来自SiN的机械应力会
降低，PMOS的来自SiN的机械应力会增加，近些年越来越多的研究利用局部机械应力来提升
MOSFET的性能。
[0003] 现有在工艺过程引入应力的方法中，有研究通过在STI工艺过程成增加一层缓冲层的方式，来降低STI引入应力对器件的影响。现有一种方法为通过在STI填充的过程中增
加一层SiN的过渡层来释放STI对沟道的应力，STI填充过程包括：形成浅沟槽，在浅沟槽的
内侧表面形成线性氧化层(liner oxdiation)，进行氮化硅沉积(SiN Dep)，采用高深宽比
工艺(HARP)在浅沟槽中填充场氧化层。
[0004] 现有另一种方法为通过在CMOS器件的晶体管周围加入一圈多晶硅来减少STI对沟道区产生的压应力，以达到增加NMOS器件离子迁移率的目的。
[0005] 随着器件尺寸的减小，器件对于沟道区应力的敏感度会越来越高，控制或利用沟道区应力对器件性能的影响将是大势所趋。
发明内容
[0006] 本发明所要解决的技术问题是提供一种CMOS器件的沟道区的应力调节结构，能调节CMOS器件的沟道区的应力，提高沟道区的载流子的迁移率，从而提高器件的性能。为此，
本发明还提供一种CMOS器件的沟道区的应力调节方法。
[0007] 为解决上述技术问题，本发明提供的CMOS器件的沟道区的应力调节结构中，在半导体衬底上形成有浅沟槽隔离结构，由所述浅沟槽隔离结构隔离出有源区，所述CMOS器件
形成于所述有源区中。
[0008] 所述CMOS器件包括源区、漏区、栅极结构和沟道区，所述源区和所述漏区自对准形成在所述栅极结构两侧，所述沟道区位于所述源区和所述漏区之前且被所述栅极结构覆
盖。
[0009] 所述沟道区的应力调节结构由所述半导体衬底的弯曲结构和所述浅沟槽隔离结构组合而成。
[0010] 在所述浅沟槽隔离结构形成之前，所述半导体衬底呈弯曲结构。
[0011] 在所述浅沟槽隔离结构形成过程中，所述半导体衬底的弯曲结构对所述浅沟槽隔离结构产生第一应力作用。
[0012] 在形成所述浅沟槽隔离结构之后，所述半导体衬底由弯曲结构恢复为拉平结构，所述浅沟槽隔离结构的第一应力释放并对所述沟道区形成第二应力，所述沟道区的第二应
力被调节为能增加所述CMOS器件的载流子迁移率。
[0013] 进一步的改进是，所述半导体衬底包括硅衬底。
[0014] 进一步的改进是，所述CMOS器件包括NMOS和PMOS。
[0015] 进一步的改进是，对于NMOS，在所述浅沟槽隔离结构形成之前，所述半导体衬底的弯曲结构为下凹型弯曲结构，所述第一应力为压应力，所述第二应力为拉应力。
[0016] 进一步的改进是，对于PMOS，在所述浅沟槽隔离结构形成之前，所述半导体衬底的弯曲结构为上凸型弯曲结构，所述第一应力为拉应力，所述第二应力为压应力。
[0017] 进一步的改进是，所述浅沟槽隔离结构包括采用HARP工艺填充于浅沟槽中的场氧化层。
[0018] 进一步的改进是，所述浅沟槽隔离结构还包括形成于所述浅沟槽内侧表面的线性氧化层，所述场氧化层填充在形成有所述线性氧化层的所述浅沟槽中。
[0019] 进一步的改进是，所述CMOS器件的工艺节点为28nm以下。
[0020] 为解决上述技术问题，本发明提供的CMOS器件的沟道区的应力调节方法包括如下步骤：
[0021] 步骤一、提供半导体衬底，对所述半导体衬底进行弯曲使所述半导体衬底呈弯曲结构。
[0022] 步骤二、采用浅沟槽隔离工艺在所述半导体衬底中形成浅沟槽隔离结构，所述半导体衬底的弯曲结构对所述浅沟槽隔离结构产生第一应力作用。
[0023] 由所述浅沟槽隔离结构隔离出有源区，所述CMOS器件形成于所述有源区中。
[0024] 步骤三、将所述半导体衬底由弯曲结构恢复为拉平结构，所述浅沟槽隔离结构的第一应力释放并对形成于所述有源区中的沟道区形成第二应力，所述沟道区的第二应力被
调节为能增加CMOS器件的载流子迁移率。
[0025] 步骤四、在所述有源区中形成所述CMOS器件，包括：
[0026] 形成所述CMOS器件的栅极结构。
[0027] 自对准在所述栅极结构的两侧形成源区和漏区；所述沟道区位于所述源区和所述漏区之前且被所述栅极结构覆盖。
[0028] 进一步的改进是，所述半导体衬底包括硅衬底。
[0029] 进一步的改进是，所述CMOS器件包括NMOS和PMOS。
[0030] 进一步的改进是，对于NMOS，步骤一中，所述半导体衬底的弯曲结构为下凹型弯曲结构；所述第一应力为压应力，所述第二应力为拉应力。
[0031] 进一步的改进是，对于PMOS，步骤一中，所述半导体衬底的弯曲结构为上凸型弯曲结构，所述第一应力为拉应力，所述第二应力为压应力。
[0032] 进一步的改进是，步骤二中，所述浅沟槽隔离工艺包括：
[0033] 形成浅沟槽。
[0034] 在所述浅沟槽的内侧表面形成线性氧化层。
[0035] 采用HARP工艺在形成有所述线性氧化层的所述浅沟槽中填充场氧化层。
[0036] 进一步的改进是，所述CMOS器件的工艺节点为28nm以下。
[0037] 本发明结合在浅沟槽隔离结构形成前对半导体衬底进行弯曲产生对浅沟槽隔离的第一应力以及在浅沟槽隔离结构形成后对半导体衬底进行拉平使浅沟槽隔离的第一应
力释放并转化为沟道区的第二应力，沟道区的第二应力被调节为能增加CMOS器件的载流子
迁移率，所以，本发明能调节CMOS器件的沟道区的应力，提高沟道区的载流子的迁移率，从
而提高器件的性能。
附图说明
[0038] 下面结合附图和具体实施方式对本发明作进一步详细的说明：
[0039] 图1是本发明实施例CMOS器件的沟道区的应力调节方法的流程图；
[0040] 图2A‑图3是本发明实施例CMOS器件的沟道区的应力调节方法各步骤中的器件结构示意图。
具体实施方式
[0041] 本发明实施例CMOS器件的沟道区的应力调节结构中，在半导体衬底1上形成有浅沟槽隔离结构，由所述浅沟槽隔离结构隔离出有源区，所述CMOS器件形成于所述有源区中。
[0042] 所述半导体衬底1包括硅衬底。所述CMOS器件包括NMOS和PMOS。所述CMOS器件的工艺节点为28nm以下。
[0043] 所述CMOS器件包括源区、漏区、栅极结构和沟道区，所述源区和所述漏区自对准形成在所述栅极结构两侧，所述沟道区位于所述源区和所述漏区之前且被所述栅极结构覆
盖。本发明实施例中，所述栅极结构由栅介质层和栅极导电材料层叠加而成，所述栅介质层
的材料包括氧化层或高介电常数层，所述栅极导电材料层为多晶硅栅或者为金属栅。
[0044] 所述沟道区的应力调节结构由所述半导体衬底1的弯曲结构和所述浅沟槽隔离结构组合而成。
[0045] 在所述浅沟槽隔离结构形成之前，所述半导体衬底1呈弯曲结构。
[0046] 在所述浅沟槽隔离结构形成过程中，所述半导体衬底1的弯曲结构对所述浅沟槽隔离结构产生第一应力作用。
[0047] 在形成所述浅沟槽隔离结构之后，所述半导体衬底1由弯曲结构恢复为拉平结构，所述浅沟槽隔离结构的第一应力释放并对所述沟道区形成第二应力，所述沟道区的第二应
力被调节为能增加所述CMOS器件的载流子迁移率。
[0048] 如图2B所示，对于NMOS，在所述浅沟槽隔离结构形成之前，所述半导体衬底1的弯曲结构为下凹型弯曲结构，所述第一应力为压应力，所述第二应力为拉应力。
[0049] 如图2A所示，对于PMOS，在所述浅沟槽隔离结构形成之前，所述半导体衬底1的弯曲结构为上凸型弯曲结构，所述第一应力为拉应力，所述第二应力为压应力。
[0050] 如图3所示，所述浅沟槽隔离结构包括采用HARP工艺填充于浅沟槽2中的场氧化层4。
[0051] 所述浅沟槽隔离结构还包括形成于所述浅沟槽2内侧表面的线性氧化层3，所述场氧化层4填充在形成有所述线性氧化层3的所述浅沟槽2中。
[0052] 本发明实施例结合在浅沟槽隔离结构形成前对半导体衬底1进行弯曲产生对浅沟槽隔离的第一应力以及在浅沟槽隔离结构形成后对半导体衬底1进行拉平使浅沟槽隔离的
第一应力释放并转化为沟道区的第二应力，沟道区的第二应力被调节为能增加CMOS器件的
载流子迁移率，所以，本发明实施例能调节CMOS器件的沟道区的应力，提高沟道区的载流子
的迁移率，从而提高器件的性能。
[0053] 如图1所示，是本发明实施例CMOS器件的沟道区的应力调节方法的流程图；如图2A至图3所示，是本发明实施例CMOS器件的沟道区的应力调节方法各步骤中的器件结构示意
图；本发明实施例CMOS器件的沟道区的应力调节方法包括如下步骤：
[0054] 步骤一、提供半导体衬底1，对所述半导体衬底1进行弯曲使所述半导体衬底1呈弯曲结构。
[0055] 所述半导体衬底1包括硅衬底。所述CMOS器件包括NMOS和PMOS。所述CMOS器件的工艺节点为28nm以下。
[0056] 如图2B所示，对于NMOS，所述半导体衬底1的弯曲结构为下凹型弯曲结构；所述第一应力为压应力，所述第二应力为拉应力。
[0057] 如图2A所示，对于PMOS，所述半导体衬底1的弯曲结构为上凸型弯曲结构，所述第一应力为拉应力，所述第二应力为压应力。
[0058] 步骤二、采用浅沟槽隔离工艺在所述半导体衬底1中形成浅沟槽隔离结构，所述半导体衬底1的弯曲结构对所述浅沟槽隔离结构产生第一应力作用。
[0059] 由所述浅沟槽隔离结构隔离出有源区，所述CMOS器件形成于所述有源区中。
[0060] 所述浅沟槽隔离工艺包括：
[0061] 形成浅沟槽2。通常，所述浅沟槽2的形成工艺中采用了硬质掩膜层，首先在所述半导体衬底1的表面形成有氧化层101和氮化层102叠加形成的硬质掩膜层，之后，光刻定义出
浅沟槽2的形成区；之后，依次对所述氮化层102、所述氧化层101和所述半导体衬底1进行刻
蚀形成所述浅沟槽2。
[0062] 在所述浅沟槽2的内侧表面形成线性氧化层3。
[0063] 采用HARP工艺在形成有所述线性氧化层3的所述浅沟槽2中填充场氧化层4。通常，所述场氧化层4还延伸到所述浅沟槽2外部的所述硬质掩膜层的表面，之后还包括采用回刻
或化学进行研磨工艺将所述浅沟槽2的外部的所述场氧化层4去除以及将所述浅沟槽2区域
内的所述场氧化层4的顶部表面和所述硬质掩膜层的表面相平；之后，还包括去除所述硬质
掩膜层的工艺。
[0064] 步骤三、将所述半导体衬底1由弯曲结构恢复为拉平结构，所述浅沟槽隔离结构的第一应力释放并对形成于所述有源区中的沟道区形成第二应力，所述沟道区的第二应力被
调节为能增加CMOS器件的载流子迁移率。
[0065] 步骤四、在所述有源区中形成所述CMOS器件，形成所述CMOS器件的分步骤包括：
[0066] 形成所述CMOS器件的栅极结构。本发明实施例方法中，所述栅极结构由栅介质层和栅极导电材料层叠加而成，所述栅介质层的材料包括氧化层或高介电常数层，所述栅极
导电材料层为多晶硅栅或者为金属栅。
[0067] 自对准在所述栅极结构的两侧形成源区和漏区；所述沟道区位于所述源区和所述漏区之前且被所述栅极结构覆盖。
[0068] 以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应
视为本发明的保护范围。
